

# Sprawozdanie

## Inżynieria Układów Programowalnych

Nazwa ćwiczenia	Prosty stoper
Numer ćwiczenia	7
Imię	Mateusz
Nazwisko	Gabryel
Numer indeksu	181329
Kierunek	Elektronika i Telekomunikacja
Numer grupy dziekańskiej	3

### Opis działania zadania:

Układ po zaprogramowaniu, umożliwia pomiar czasu z dokładnością do setnych części sekundy. W układzie został zastosowany blok sterowania wyświetlaczem z zadania numer 6 oraz moduł dzielnika częstotliwości z zadania numer 5. Układ posiada dwa przyciski:

- BTN0 – kolejne jego naciśnięcia wywołują: START, STOP RESET
- BTN 3 – reset asynchroniczny

Czas na wyświetlaczu LED jest wyświetlany w postaci: SS.DD, a przekroczenie czasu 59.99 sekund jest sygnalizowane wyświetleniem specjalnego symbolu oznaczającego przepełnienie „--.-.--”. Układ został zabezpieczony przed drganiem przycisku BTN0.

Numer indeksu studenta: 181329

Dwie ostatnie cyfry: 29

Podczas wykonanej symulacji, zatrzymanie stopera zostało wykonane według instrukcji, czyli po czasie 1,29 sekund.

# Opis pliku top\_stoper.vhd:

1.

2.

3.

4.

5.

```
1  -- Mateusz Gabryel 181329 EiT 3
2  library IEEE;
3  use IEEE.STD_LOGIC_1164.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5  use IEEE.STD_LOGIC_ARITH.ALL;
6  use IEEE.NUMERIC_STD.ALL;
7  use STD.STANDARD.ALL;
8
9
10 ENTITY top_stoper IS
11     PORT ( clk_i : in STD_LOGIC;
12           rst_i : in STD_LOGIC;
13           start_stop_button_i : in STD_LOGIC;
14           led7_an_o : out STD_LOGIC_VECTOR (3 downto 0);
15           led7_seg_o : out STD_LOGIC_VECTOR (7 downto 0)
16         );
17 END top_stoper;
18
19 ARCHITECTURE Behavioral OF top_stoper IS
20
21 COMPONENT top_divider IS
22     PORT ( clk_i : in STD_LOGIC;
23           rst_i : in STD_LOGIC;
24           clk_divider : out STD_LOGIC
25         );
26 END COMPONENT;
27
28 COMPONENT top_display IS
29     PORT ( led7_seg_o : out STD_LOGIC_VECTOR(7 downto 0);
30           led7_an_o : out STD_LOGIC_VECTOR(3 downto 0);
31           digit_i : in STD_LOGIC_VECTOR(31 downto 0);
32           display_clk : in STD_LOGIC;
33           rst_i : in STD_LOGIC
34         );
35 END COMPONENT;
36
37 COMPONENT top_part IS
38     PORT ( part : in STD_LOGIC_VECTOR(3 downto 0);
39           digit_i : out STD_LOGIC_VECTOR(6 downto 0)
40         );
41 END COMPONENT;
42
43 signal digit_i : STD_LOGIC_VECTOR (31 downto 0) := "11000000110000001100000011000000";
44 signal clk_o : STD_LOGIC;
45 type stan_lista IS (START, STOP, RESET);
46 signal stan, n_stan : stan_lista := RESET;
47 signal ms_AN0 : STD_LOGIC_VECTOR (3 downto 0) := "0000"; -- jednosci ms
48 signal ms_AN1 : STD_LOGIC_VECTOR (3 downto 0) := "0000"; -- dziesiatki ms
49 signal s_AN2 : STD_LOGIC_VECTOR (3 downto 0) := "0000"; -- jednosci s
50 signal s_AN3 : STD_LOGIC_VECTOR (3 downto 0) := "0000"; -- dziesiatki s
51 signal counter : INTEGER := 0; -- licznik
52 signal rst_o : STD_LOGIC := '1';
53 signal rst_n : STD_LOGIC := '0';
54 signal s_sync, s_sync_old : STD_LOGIC := '0';
55 signal s_stable : STD_LOGIC := '0';
56
57 BEGIN
58
59     divider: top_divider
60         PORT MAP ( clk_i => clk_i,
61                   rst_i => '0',
62                   clk_divider => clk_o
63         );
64
65     display: top_display
66         PORT MAP ( led7_seg_o => led7_seg_o,
67                   led7_an_o => led7_an_o,
68                   digit_i => digit_i,
69                   display_clk => clk_o,
70                   rst_i => rst_i
71         );
72
73     AN0: top_part
74         PORT MAP ( part => ms_AN0,
75                   digit_i => digit_i(7 downto 1)
76         );
77
78     AN1: top_part
79         PORT MAP ( part => ms_AN1,
80                   digit_i => digit_i(15 downto 9)
81         );
82
83     AN2: top_part
84         PORT MAP ( part => s_AN2,
85                   digit_i => digit_i(23 downto 17)
86         );
87
88     AN3: top_part
89         PORT MAP ( part => s_AN3,
90                   digit_i => digit_i(31 downto 25)
91         );
92
93     PROCESS(clk_i)
94         variable opoznienie : INTEGER;
95         BEGIN
96
97             if(rising_edge(clk_i)) then
98                 stan <= n_stan;
99                 s_sync <= start_stop_button_i;
100                 s_sync_old <= s_stable;
101
102                 if (s_sync = s_stable) then
103                     opoznienie := 0;
104                 else
105                     opoznienie := opoznienie + 1;
106                 end if;
107                 if (opoznienie = 1000000) then
108                     s_stable <= s_sync;
109                     opoznienie := 0;
110                 end if;
111
112                 if(stan = START) then
113                     if(s_AN3 = "1111" and s_AN2 = "1111" and ms_AN1 = "1111" and ms_AN0 = "1111") then -- start/reset po przespelnieniu
114                         counter <= 0;
115                     else
116                         counter <= counter + 1;
117                     end if;
118
119                     if(counter = 1000000) then
120                         counter <= 0;
121                         ms_AN0 <= ms_AN0 + 1;
122                     end if;
123
124                     if(ms_AN0 = "1010") then -- 9 na AN0 - czyli na jednosci ms
125                         ms_AN0 <= "0000";
126                         ms_AN1 <= ms_AN1 + 1;
127                     end if;
128
129                     if(ms_AN1 = "1010") then -- 9 na AN1 - czyli na dziesiatki ms
130                         ms_AN1 <= "0000";
131                         s_AN2 <= s_AN2 + 1;
132                     end if;
133
134                     if(s_AN2 = "1010") then -- 9 na AN2 - czyli na jednosci s
135                         s_AN2 <= "0000";
136                         s_AN3 <= s_AN3 + 1;
137                     else if(s_AN3 = "0101" and s_AN2 = "1001" and ms_AN1 = "1001" and ms_AN0 = "1001") then -- przespelnienie
138                         s_AN3 <= "1111";
139                         s_AN2 <= "1111";
140                         ms_AN1 <= "1111";
141                         ms_AN0 <= "1111";
142                         counter <= 0;
143                     end if;
144
145                     elsif(stan = STOP) then -- STOP, zatrzymanie
146                         counter <= 0;
147                     elsif(stan = RESET) then -- RESET, wyzerowanie
148                         counter <= 0;
149                         ms_AN0 <= "0000";
150                         ms_AN1 <= "0000";
151                         s_AN2 <= "0000";
152                         s_AN3 <= "0000";
153                     end if;
154                 end if;
155             end if;
156         END PROCESS;
157
158     BEGIN
159         if (rst_i = '1') then
160             rst_o <= '0';
161             rst_n <= '1';
162         elsif (rst_i = '0') then
163             rst_o <= '1';
164             rst_n <= '0';
165         end if;
166
167         if (s_stable = '1' and s_sync_old = '0') then
168             CASE stan IS
169                 WHEN START => n_stan <= STOP;
170                 WHEN STOP => n_stan <= RESET;
171                 WHEN RESET => n_stan <= START;
172             END CASE;
173         elsif (rst_o = '0' and rst_n = '1') then
174             n_stan <= RESET;
175         else
176             n_stan <= stan;
177         end if;
178     END PROCESS;
179
180     digit_i(0) <= '1'; -- wyłączenie kropki dla AN0
181     digit_i(8) <= '1'; -- wyłączenie kropki dla AN1
182     digit_i(16) <= '0'; -- włączenie kropki dla AN2
183     digit_i(24) <= '1'; -- wyłączenie kropki dla AN3
184
185 END Behavioral;
```

1. Deklaracja użycia biblioteki IEEE oraz deklaracja użycia pakietów i ich składników.

2. Deklaracja przydziału portów:

- clk\_i: zegar wejściowy
- rst\_i: reset asynchroniczny
- start\_stop\_button\_i: przyciski BTN0
- led7\_an\_o: pojedyncza część wyświetlacza LED
- led7\_seg\_o: segmenty pojedynczego wyświetlacza

3. Zabezpieczenie przed drganiami.

4. Liczenie oraz przejście na następne segmenty wyświetlacza, realizacja przepętnienia.

5. Obsługa wciśnień przycisków oraz włączenie i wyłączenie kropek dziesiętnych.

**Do prawidłowego działania układu na płycie FPGA jest potrzebny plik constraint iup7.xdc:**

```
1 # Clock signal
2 set_property -dict { PACKAGE_PIN E3      IOSTANDARD LVCMOS33 } [get_ports { clk_i }]; #IO_L12P_T1_MRCC_35 Sch=clk100mhz
3 create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports { clk_i }];
4 #virtual Buttons
5 set_property -dict { PACKAGE_PIN C17      IOSTANDARD LVCMOS33 } [get_ports { start_stop_button_i }]; # virtual BTN0
6 set_property -dict { PACKAGE_PIN G17      IOSTANDARD LVCMOS33 } [get_ports { rst_i }];           # virtual BTN3
7 #7-segment display
8 #segments (active low)
9 set_property -dict { PACKAGE_PIN T10      IOSTANDARD LVCMOS33 } [get_ports { led7_seg_o[7] }]; #IO_L24N_T3_A00_D16_14 Sch=ca
10 set_property -dict { PACKAGE_PIN R10      IOSTANDARD LVCMOS33 } [get_ports { led7_seg_o[6] }]; #IO_25_14 Sch=cb
11 set_property -dict { PACKAGE_PIN K16      IOSTANDARD LVCMOS33 } [get_ports { led7_seg_o[5] }]; #IO_25_15 Sch=cc
12 set_property -dict { PACKAGE_PIN K13      IOSTANDARD LVCMOS33 } [get_ports { led7_seg_o[4] }]; #IO_L17P_T2_A26_15 Sch=cd
13 set_property -dict { PACKAGE_PIN P15      IOSTANDARD LVCMOS33 } [get_ports { led7_seg_o[3] }]; #IO_L13P_T2_MRCC_14 Sch=ce
14 set_property -dict { PACKAGE_PIN T11      IOSTANDARD LVCMOS33 } [get_ports { led7_seg_o[2] }]; #IO_L19P_T3_A10_D26_14 Sch=cf
15 set_property -dict { PACKAGE_PIN L18      IOSTANDARD LVCMOS33 } [get_ports { led7_seg_o[1] }]; #IO_L4P_T0_D04_14 Sch=cg
16 set_property -dict { PACKAGE_PIN H15      IOSTANDARD LVCMOS33 } [get_ports { led7_seg_o[0] }]; #IO_L19N_T3_A21_VREF_15 Sch=dp
17 #digits (active low)
18 set_property -dict { PACKAGE_PIN J17      IOSTANDARD LVCMOS33 } [get_ports { led7_an_o[0] }]; #IO_L23P_T3_F0E_B_15 Sch=an[0]
19 set_property -dict { PACKAGE_PIN J18      IOSTANDARD LVCMOS33 } [get_ports { led7_an_o[1] }]; #IO_L23N_T3_FWE_B_15 Sch=an[1]
20 set_property -dict { PACKAGE_PIN T9       IOSTANDARD LVCMOS33 } [get_ports { led7_an_o[2] }]; #IO_L24P_T3_A01_D17_14 Sch=an[2]
21 set_property -dict { PACKAGE_PIN J14      IOSTANDARD LVCMOS33 } [get_ports { led7_an_o[3] }]; #IO_L19P_T3_A22_15 Sch=an[3]
22 ## Configuration options, can be used for all designs
23 set_property CONFIG_VOLTAGE 3.3 [current_design]
24 set_property CFGVSS VCCO [current_design]
```

## Opis pliku top\_part.vhd:

1.	1    -- Mateusz Gabryel 181329 EiT 3
2.	2    library IEEE;
	3    use IEEE.STD_LOGIC_1164.ALL;
	4    use IEEE.STD_LOGIC_SIGNED.ALL;
	5    use IEEE.STD_LOGIC_UNSIGNED.ALL;
	6    use IEEE.STD_LOGIC_ARITH.ALL;
	7    use STD.STANDARD.ALL;
	8
	9    ENTITY top_part IS
	10        PORT ( part : in STD_LOGIC_VECTOR (3 downto 0);
	11              digit_i : out STD_LOGIC_VECTOR (7 downto 1):="1111111");
	12    END top_part;
	13
	14    ARCHITECTURE Behavioral OF top_part IS
	15
	16    BEGIN
	17
	18    WITH part SELECT
	19        digit_i <= "0000001" WHEN "0000", -- 0
	20              "1001111" WHEN "0001", -- 1
	21              "0010010" WHEN "0010", -- 2
	22              "0000110" WHEN "0011", -- 3
	23              "1001100" WHEN "0100", -- 4
	24              "0100100" WHEN "0101", -- 5
	25              "0100000" WHEN "0110", -- 6
	26              "0001111" WHEN "0111", -- 7
	27              "0000000" WHEN "1000", -- 8
	28              "0000100" WHEN "1001", -- 9
	29              "1111110" WHEN OTHERS; -- znak przepełnienia
	30    END Behavioral;

1. Deklaracja użycia biblioteki IEEE oraz deklaracja użycia pakietów i ich składników.

2. Deklaracja przydziału portów:

- part: segmenty pojedynczego wyświetlacza
- digit\_i: wartość bitowa

3. Wyświetlanie poszczególnych symboli wyświetlanych na wyświetlaczu (0-9) oraz znak przepełnienia (-).

W pliku tb.vhd została wykonana symulacja:

```
1  -- Mateusz Gabryel 181329 EiT 3
2  library IEEE;
3  use IEEE.STD_LOGIC_1164.ALL;
4
5  ENTITY tb IS
6  END tb;
7
8  ARCHITECTURE Behavioral OF tb IS
9
10 COMPONENT top_stoper IS
11     PORT ( clk_i : in STD_LOGIC;
12           rst_i : in STD_LOGIC;
13           start_stop_button_i : in STD_LOGIC;
14           led7_an_o : out STD_LOGIC_VECTOR (3 downto 0);
15           led7_seg_o : out STD_LOGIC_VECTOR (7 downto 0)
16     );
17 END COMPONENT top_stoper;
18
19 COMPONENT bounce IS
20     GENERIC ( min_time : TIME := 100 us;
21             max_time : TIME := 1 ms;
22             max_cnt : INTEGER := 2;
23             seed : INTEGER := 777);
24     PORT ( in_i : in STD_LOGIC;
25           out_o : out STD_LOGIC);
26 END COMPONENT bounce;
27
28 signal clk_i : STD_LOGIC := '0';
29 signal btn_o : STD_LOGIC := '0';
30 signal btn_o_bounce : STD_LOGIC := '0';
31 signal rst_i : STD_LOGIC := '0';
32 signal led7_seg_o : STD_LOGIC_VECTOR (7 downto 0);
33 signal led7_an_o : STD_LOGIC_VECTOR (3 downto 0);
34 constant PERIOD : TIME := 10 ns; -- 100 MHz
35
36 BEGIN
37
38 uut: top_stoper
39     PORT MAP ( clk_i => clk_i,
40               rst_i => rst_i,
41               start_stop_button_i => btn_o_bounce,
42               led7_seg_o => led7_seg_o,
43               led7_an_o => led7_an_o
44     );
45
46 uut_2: bounce
47     PORT MAP ( in_i => btn_o,
48               out_o => btn_o_bounce
49     );
50
51 clk_i <= NOT clk_i AFTER PERIOD/2; -- realizacja prostego zegara
52
53 tb:PROCESS
54     BEGIN
55         WAIT FOR 10 ms;
56         btn_o <= '1'; -- start
57         WAIT FOR 30 ms;
58         btn_o <= '0';
59         WAIT FOR 1290 ms; -- wcisniecie startu po 1,29 s - czyli zatrzymanie
60         btn_o <= '1';
61         WAIT FOR 50 ms;
62         btn_o <= '0';
63         WAIT FOR 150 ms;
64         btn_o <= '1'; -- start
65         WAIT FOR 30 ms;
66         btn_o <= '0';
67         WAIT FOR 50 ms;
68         btn_o <= '1'; -- zatrzymanie
69         WAIT FOR 30 ms;
70         btn_o <= '0';
71         WAIT FOR 50 ms;
72         rst_i <= '1'; -- reset asynchroniczny
73         WAIT FOR 5 ms;
74         rst_i <= '0';
75         WAIT FOR 15 ms;
76         WAIT;
77     END PROCESS;
78 END Behavioral;
```

**Symulacja została zabezpieczona przed drganiami umieszczonym na stronie plikiem bounce.vhd:**

```
1  -----
2  --
3  -- Modelowanie drgań zestyków (do symulacji)
4  -- Wersja: 0.1
5  --
6  -- in_i - wejściowy "czysty" sygnał
7  -- out_o - sygnał z dodanymi drganiami zestyków
8  --
9  -- min_time - minimalny czas pomiędzy drganiami zestyków
10 -- max_time - maksymalny czas pomiędzy drganiami zestyków
11 -- max_cnt - maksymalna liczba drgań zestyków (minimalna wynosi zawsze 0)
12 -- seed - ziarno dla generatora liczb pseudolosowych
13 --
14 -----
15
16 library IEEE;
17 use IEEE.STD_LOGIC_1164.ALL;
18 use IEEE.MATH_REAL.ALL;
19
20 entity bounce is
21     Generic ( min_time : TIME := 100 us;
22               max_time : TIME := 1 ms;
23               max_cnt : INTEGER := 2;
24               seed : INTEGER := 777);
25     Port ( in_i : in STD_LOGIC;
26            out_o : out STD_LOGIC);
27 end bounce;
28
29 architecture Behavioral of bounce is
30
31 begin
32
33 process
34     variable seed1, seed2 : integer := seed;
35     variable rnd, rnd_scaled, min_real, max_real : real;
36     variable rnd_cnt : integer;
37     begin
38         min_real := real(min_time / 1 ns);
39         max_real := real(max_time / 1 ns);
40         out_o <= in_i;
41         loop
42             wait on in_i;
43             uniform(seed1, seed2, rnd);
44             rnd_cnt := integer(floor(rnd * real(max_cnt + 1)));
45             for i in 0 to rnd_cnt * 2 loop
46                 uniform(seed1, seed2, rnd);
47                 rnd_scaled := rnd * (max_real - min_real) + min_real;
48                 wait for rnd_scaled * 1 ns;
49                 if i mod 2 = 0 then
50                     out_o <= in_i;
51                 else
52                     out_o <= not in_i;
53                 end if;
54             end loop;
55         end loop;
56     end process;
57
58 end Behavioral;
```