## Sprawozdanie

## Inżynieria Układów Programowalnych

Nazwa ćwiczenia	Prosty stoper
Numer ćwiczenia	7
Imię	Mateusz
Nazwisko	Gabryel
Numer indeksu	181329
Kierunek	Elektronika i Telekomunikacja
Numer grupy dziekańskiej	3

### Opis działania zadania:

Układ po zaprogramowaniu, umożliwia pomiar czasu z dokładnością do setnych części sekundy. W układzie został zastosowany blok sterowania wyświetlaczem z zadania numer 6 oraz moduł dzielnika częstotliwości z zadania numer 5. Układ posiada dwa przyciski:

- BTNO kolejne jego naciśnięcia wywołują: START, STOP RESET
- BTN 3 reset asynchroniczny

Czas na wyświetlaczu LED jest wyświetlany w postaci: SS.DD, a przekroczenie czasu 59.99 sekund jest sygnalizowane wyświetleniem specjalnego symbolu oznaczającego przepełnienie "--.--". Układ został zabezpieczony przed drganiami przycisku BTNO.

Numer indeksu studenta: 181329

Dwie ostatnie cyfry: 29

Podczas wykonanej symulacji, zatrzymanie stopera zostało wykonane według instrukcji, czyli po czasie 1,29 sekund.

#### Opis pliku top\_stoper.vhd:

1.

2.

```
-- Mateusz Gabryel 181329 EiT 3
        library IEEE;
        use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.A:
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.NUMERIC_STD.ALL;
        use STD.STANDARD.ALL;
10 © ENTITY top_stoper IS
11 PORT (clk_i : in STD_LOGIC;
12 rst_i : in STD_LOGIC;
                        start_stop_button i : in STD_LOGIC;
led7_an_o : out STD_LOGIC_VECTOR (3 downto 0);
led7_seg_o : out STD_LOGIC_VECTOR (7 downto 0)
                                                                                                                                                                                                                                           3.
19 ARCHITECTURE Behavioral OF top_stoper IS
21 COMPONENT top_divider is
             PORT ( clk_i: in STD_LOGIC;
rst_i: in STD_LOGIC;
clk_divider: out STD_LOGIC
                                                                                                                                                                  if(stam = STARI) then
if(s_ANS = "1111" and s_ANZ = "1111" and ms_ANI = "1111" and ms_ANO = "1111") then -- start/reset po przepelni
counter <=0;</pre>
28 © COMPONENT top_display IS
             FOREIN top_display IS
FORT (led?_aeg.o: out STD_LOGIC_VECTOR(7 downto 0);
led?_an_o: out STD_LOGIC_VECTOR(3 downto 0);
digit_1: in STD_LOGIC_VECTOR(31 downto 0);
display_clk: in STD_LOGIC;
rst_i: in STD_LOGIC
                                                                                                                                                                        if(ms_ANO = "1010") then -- 9 na ANO - czyli na jedno
ms_ANO <= "0000";
ms_AN1 <= ms_AN1 + 1;
END if;
                                                                                                                                                                                                                                                                           4.
35 @ END COMPONENT;
37 COMPONENT top part IS
              PORT ( part: in STD_LOGIC_VECTOR(3 downto 0);
digit_i: out STD_LOGIC_VECTOR(6 downto 0)
                                                                                                                                                                         if(ms_ANl = "1010") then -- 9 na ANl - cryli na driesiatki ms ms_ANl <= "00000"; s_ANl <= s_ANl < s_ANl + 1; END if;
                                                                                                                                                                         If(s_NN2 = "1010") then -- $ ns AN$ - cryli ns jednosci s
    s_NN2 (= "0000";
    s_AN3 (= s_NN3 = 1;
    claif(s_AN3 = "0101" and s_AN2 = "1001" and ms_AN1 = "1001" and ms_AN0 = "1001") then -- przepelnienie
    s_AN3 (= "1111";
    ms_AN1 (= "1111";
    ms_AN1 (= "1111";
    ms_AN1 (= "1111";
    ms_AN1 (= "1111";
    counter (= 0;
END if;
        signal digit_i: STD_LOGIC_VECTOR (31 downto 0):= "11000000110000001100000011000000";
        signal clk o: STD LOGIC;
            type stan_lista IS (START, STOP, RESET);
           signal stan, n_stan: stan_lista := RESET;
signal ms_ANO: STD_LOGIC_VECTOR (3 downto 0):= "0000"; -- jednosci ms
signal ms_AN1: STD_LOGIC_VECTOR (3 downto 0):= "0000"; -- dziesiatki ms
signal s_AN2: STD_LOGIC_VECTOR (3 downto 0):= "0000"; -- jednosci s
signal s_AN3: STD_LOGIC_VECTOR (3 downto 0):= "0000"; -- dziesiatki s
 46
 48
 51
           signal counter: INTEGER := 0: -- licznik
                                                                                                                                                                     elsif(stan = STOP) then -- STOP, zatrzymanie
           signal rst_o: STD_LOGIC := '1';
                                                                                                                                                                    elsif(stan = STOP) then -- STOP, zatrzymanie

counter c-0;

elsif(stan = RESET) then -- RESET, vyzerowanie

counter c-0;

ms_ANO <= "00000";

ms_ANI <= "00000";

a_ANI <= "00000";

a_ANI <= "00000";

a_ANI <= "00000";

a_NI <= "00000";

a_NI <= "00000";
            signal rst_n: STD_LOGIC :='0';
           signal s_sync, s_sync_old: STD_LOGIC := '0';
signal s_stable: STD_LOGIC := '0';
 54
 55
 56
 57
 59 \ominus divider: top_divider
                                                                                                                                                     7 PROCESS(rst_i, stan, s_stable, s_sync_old, rst_o, rst_n) -- działanie przzysiku po nacisnieciu
                 PORT MAP ( clk_i => clk_i,
 60
                                                                                                                                                              GIN
if (rst_i = 'l') then
    rst_o <= '0';
    rst_n <= 'l';
elsif (rst_i = '0') then
    rst_o <= 'l';
    rst_n <= '0';
END if;</pre>
                                       rst_i => '0',
 62
                                      clk_divider => clk_o
 63 🗀
                                    );
 65 \stackrel{.}{\ominus} display: top_display
                 PORT MAP ( led7_seg_o => led7_seg_o,
                                                                                                                                                  166
 66
                                       led7_an_o => led7_an_o,
digit_i => digit_i,
                                                                                                                                                  167 🖨
                                                                                                                                                                      if (s_stable = '1' and s_sync_old = '0') then
 68
                                                                                                                                                  168 🖨
                                                                                                                                                                             CASE stan IS
                                       display_clk => clk_o,
 69
                                                                                                                                                  169
                                                                                                                                                                                WHEN START => n_stan <= STOP;
                                        rst_i => rst_i
                                                                                                                                                                                     WHEN STOP => n_stan <= RESET;
                                                                                                                                                  170
 71 🖨
                                     ):
                                                                                                                                                                                    WHEN RESET => n_stan <= START;
                                                                                                                                                   171
                                                                                                                                                                             END CASE;
                                                                                                                                                                      elsif (rst_o = '0' and rst_n = '1') then
n_stan <= RESET;</pre>
 73 ANO: top_part
                                                                                                                                                  173
 74
                 PORT MAP ( part =>ms ANO,
                                                                                                                                                  174
 75
                                      digit_i => digit_i(7 downto 1)
 76 🖨
                                     );
                                                                                                                                                  176
                                                                                                                                                                      n_stan <= stan;
END if;
  78 AN1: top_part
                                                                                                                                                  178 END PROCESS;
 79
                 PORT MAP ( part => ms_AN1,
                                                                                                                                                  179
                                       digit_i => digit_i(15 downto 9)
 80
                                                                                                                                                              digit_i(0) <= '1'; -- wylaczenie kropki dla ANO
digit_i(8) <= '1'; -- wylaczenie kropki dla AN1
digit_i(16) <= '0'; -- wlaczenie kropki dla AN2</pre>
                                                                                                                                                  180
                                                                                                                                                  181
                                                                                                                                                               digit_i(24) <= 'l'; -- wylaczenie kropki dla AN3
                                                                                                                                                  183
                                                                                                                                                  184
                                                                                                                                                  185 - END Behavioral;
```

- 1. Deklaracja użycia biblioteki IEEE oraz deklaracja użycia pakietów i ich składników.
- 2. Deklaracja przydziału portów:
  - clk\_i: zegar wejściowy
  - rst\_i: reset asynchroniczny
  - start stop button i: przyciski BTN0
  - led7\_an\_o: pojedyncza część wyświetlacza LED
  - led7 seg o: segmenty pojedynczego wyświetlacza
- 3. Zabezpieczenie przed drganiami.
- 4. Liczenie oraz przejście na następne segmenty wyświetlacza, realizacja przepełnienia.
- 5. Obsługa wciśnięć przycisków oraz włączenie i wyłączenie kropek dziesiętnych.

## Do prawidłowego działania układu na płytce FPGA jest potrzebny plik constraint iup7.xdc:

```
1 # Clock signal
2 set property -dict { PACKAGE_PIN E3 IOSTANDARD LVCMOS33 } [get ports { clk_i }]; #IO_L12P_T1_MRCC_35 Sch=clk100mhz
3 create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports { clk_i }];
4 ! #virtual Buttons
7 : #7-segment display
8 #segments (active low)
11 | set_property -dict { PACKAGE_PIN K16 | IOSTANDARD LVCMOS33 } [get_ports { led7_seg_o[5] }]; #IO_25_15 Sch=cc
12 set property -dict { PACKAGE PIN K13 IOSTANDARD LVCMOS33 } [get ports { led7 seg o[4] }]; #IO L17P T2 A26 15 Sch=cd
13 set property -dict { PACKAGE_PIN P15 IOSTANDARD LVCMOS33 } [get_ports { led7_seg_o[3] }]; #IO L13P T2_MRCC_14 Sch=ce
14 set property -dict { PACKAGE_PIN T11 IOSTANDARD LVCMOS33 } [get ports { led7_seg_o[2] }]; #IO_L19P_T3_A10_D26_14_Sch=cf
15 set property -dict { PACKAGE_PIN L18 IOSTANDARD LVCMOS33 } [get_ports { led7_seg_o[1] }]; #IO_L4P_T0_D04_14_Sch=cg
16 set property -dict { PACKAGE PIN H15 IOSTANDARD LVCMOS33 } [get ports { led7_seg_0[0] }]; #IO L19N T3 A21 VREF 15 Sch=dp
17 #digits (active low)
19 set_property -dict { PACKAGE_PIN J18 IOSTANDARD LVCMOS33 } [get_ports { led7_an_o[1] }]; #IO_L23N_T3_FWE_B_15 Sch=an[1]
22 ## Configuration options, can be used for all designs
23 | set property CONFIG_VOLTAGE 3.3 [current design]
24 set property CFGBVS VCCO [current design]
```

### Opis pliku top\_part.vhd:

```
1 -- Mateusz Gabryel 181329 EiT 3
             2 library IEEE;
3 use IEEE.STD_LOGIC_1164.ALL;
4 use IEEE.STD_LOGIC_SIGNED.ALL;
1.
             5 use IEEE.STD LOGIC UNSIGNED.ALL;
             6 use IEEE.STD_LOGIC_ARITH.ALL;
                 use STD.STANDARD.ALL;
             9 - ENTITY top_part IS
                 PORT ( part : in STD LOGIC VECTOR (3 downto 0);
2.
                           digit_i : out STD LOGIC VECTOR (7 downto 1):="1111111");
            11 !
            12 @ END top part;
            13
            14 - ARCHITECTURE Behavioral OF top_part IS
            16
                 BEGIN
            17
            18 WITH part SELECT
                   digit_i <= "0000001" WHEN "0000", -- 0
            19
                                "1001111" WHEN "0001", -- 1
                                "0010010" WHEN "0010", -- 2
            21
            22
                                "0000110" WHEN "0011", -- 3
            23
3.
                                "1001100" WHEN "0100", -- 4
                                "0100100" WHEN "0101", -- 5
            24
            25
                                "0100000" WHEN "0110", -- 6
                                "0001111" WHEN "0111", -- 7
            26
            27
                                "0000000" WHEN "1000", -- 8
                                "0000100" WHEN "1001", -- 9
            28
                                "1111110" WHEN OTHERS; -- znak przepelnienia
            30 @ END Behavioral;
```

- 1. Deklaracja użycia biblioteki IEEE oraz deklaracja użycia pakietów i ich składników.
- 2. Deklaracja przydziału portów:
  - part: segmenty pojedynczego wyświetlacza
  - digit\_i: wartość bitowa
- **3.** Wyświetlanie poszczególnych symboli wyświetlanych na wyświetlaczu (0-9) oraz znak przepełnienia (-).

### W pliku tb.vhd została wykonana symulacja:

```
-- Mateusz Gabryel 181329 EiT 3
     library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
 5 © ENTITY tb IS
 6 \(\hat{\text{D}}\) END tb;
8 ARCHITECTURE Behavioral OF tb IS
10 🖨 COMPONENT top_stoper IS
11 ;
        PORT ( clk_i : in STD_LOGIC;
12
               rst i : in STD LOGIC:
                start_stop_button_i : in STD_LOGIC;
13
               led7_an_o : out STD LOGIC VECTOR (3 downto 0);
14
               led7_seg_o : out STD_LOGIC_VECTOR (7 downto 0)
17 \(\hat{\rightarrow}\) END COMPONENT top_stoper;
18
19 🖯 COMPONENT bounce IS
20
      GENERIC ( min_time : TIME := 100 us;
21
                  max_time : TIME := 1 ms;
                  max_cnt : INTEGER := 2;
22
                  seed : INTEGER := 777);
23
      PORT ( in_i : in STD_LOGIC;
24
25
               out_o : out STD LOGIC);
26 END COMPONENT bounce;
28
     signal clk_i: STD_LOGIC := '0';
29
     signal btn_o: STD_LOGIC:= '0';
30 !
     signal btn_o_bounce: STD_LOGIC:= '0';
31
    signal rst_i: STD_LOGIC := '0';
    signal led7_seg_o : STD_LOGIC_VECTOR (7 downto 0);
32
33 signal led7_an o : STD_LOGIC_VECTOR (3 downto 0);
34 constant PERIOD : TIME := 10 ns; -- 100 MHz
35
36
38 🖯 uut: top_stoper
     PORT MAP ( clk_i => clk_i,
39
40
                   rst_i => rst_i,
41
                   start_stop_button_i => btn_o_bounce,
42
                  led7_seg_o => led7_seg_o,
                  led7_an_o => led7_an_o
43
44 😑
                 );
46 uut_2: bounce
       PORT MAP ( in_i => btn_o,
47
48
                   out_o => btn_o_bounce
49 🖨
50
    clk_i <= NOT clk_i AFTER PERIOD/2; -- realizacja prostego zegara
53 🖯 tb:PROCESS
54
         WAIT FOR 10 ms;
55
                btn_o <= '1'; -- start
56
57
          WAIT FOR 30 ms;
58
                btn_o <= '0';
          WAIT FOR 1290 ms; -- wcisniecie startu po 1,29 s - czyli zatrzymanie
59
                btn_o <= '1';
         WAIT FOR 50 ms;
61
62
                btn_o <= '0';
63
          WAIT FOR 150 ms;
               btn_o <= '1'; -- start
64 !
         WAIT FOR 30 ms;
65
66
                btn o <= '0';
          WAIT FOR 50 ms;
67
                btn_o <= '1'; -- zatrzymanie
68
         WAIT FOR 30 ms;
70
                btn_o <= '0';
          WAIT FOR 50 ms;
71
72
                rst_i <= '1'; -- reset asynchroniczny
            WAIT FOR 5 ms;
73
                rst_i <= '0';
74
            WAIT FOR 15 ms;
75
         WAIT;
77 A END PROCESS;
78 	END Behavioral;
```

# Symulacja została zabezpieczona przed drganiami umieszczonym na stronie plikiem bounce.vhd:

```
-- Modelowanie drgań zestyków (do symulacji)
                 -- Wersja: 0.1
                -- in_i - wejściowy "czysty" sygnał
               -- out_o - sygnał z dodanymi drganiami zestyków
               -- min_time - minimalny czas pomiędzy drganiami zestyków
               -- max time - maksymalny czas pomiędzy drganiami zestyków
               -- max_cnt - maksymalna liczba drgań zestyków (minimalna wynosi zawsze 0)
 12
               -- seed - ziarno dla generatora liczb pseudolosowych
 13
 14 🗇 ---
 15
 16 library IEEE;
              use IEEE.STD LOGIC 1164.ALL;
 18 use IEEE.MATH_REAL.ALL;
 19
 20 \ominus entity bounce is
21
                 Generic ( min_time : TIME := 100 us;
                                                        max_time : TIME := 1 ms;
 22
                                                      max_cnt : INTEGER := 2;
 23
                                                       seed : INTEGER := 777);
 25 Port (in_i : in STD_LOGIC;
26 out_o : out STD_LOGI
                                               out_o : out STD_LOGIC);
 27 end bounce;
 29 \begin{picture}(100,0) \put(0,0){\line(0,0){100}} \put(0,0){\line(0,0)
 30
 31
              begin
 32
 34 variable seed1, seed2 : integer := seed;
35 variable rnd, rnd_scaled, min_real, max_real : real;
36 variable rnd_cnt : integer;
 37 begin
                   min_real := real(min_time / 1 ns);
 38
 39
                   max_real := real(max_time / 1 ns);
 40
                     out_o <= in_i;
 41 🖯 loop
                  wait on in_i;
uniform(seed1, seed2, rnd);
 42
 43
                    mnirorm(seeq1, seeq2, rnd);
rnd_cnt := integer(floor(rnd * real(max_cnt + 1)));
for i in 0 to rnd_cnt * 2 loop
  uniform(seed1, seed2, rnd);
  rnd_scaled := rnd * (max_real - min_real) + min_real;
  wait for rnd_scaled * 1 ns;
  if i mod 2 = 0 the.
 44
45 🖨
46
47
48
49 🖯
                           if i \mod 2 = 0 then
50
                                  out_o <= in_i;
                         out
else
51
52
                                     out o <= not in i;
                            end if;
53 🖨
                         end loop;
54 🖨
55 🖨
                   end loop;
56 \stackrel{\frown}{\cap} end process;
58 end Behavioral;
```