

## E10 FPGA 开发板及软件常见问题汇总

### 1.1 开发板常见问题及解决办法集锦

#### Q1: USB Blaster不能下载代码?

A: 请参考开发板光盘资料: E10 FPGA 开发指南.pdf, 打开后找到第四章: Quartus II 软件的安装和使用→4.3.7节下载程序部分。

#### Q2: FPGA开发板的串口可以下载和调试程序吗?

A: 不能, FPGA开发板只能通过USB Blaster下载器, 连接板载的TAG接口来下载和调试程序。

#### Q3: 电脑未识别到USB转串口?

A: 这个问题可能有几个原因:

- 1, 开发板没有供电。这种情况, 请检查开发板的PWR电源灯是否亮起, 如果没亮, 请检查电源。电源指示灯一定要亮, 电脑才能找到USB转串口。另外开发板不支持USB Blaster供电, 也不推荐大家用USB Blaster给开发板供电。
- 2, USB驱动没有安装。请安装CH340G驱动, CH340的驱动在光盘资料: 资料盘(A盘)\6\_软件资料\1\_软件\CH340驱动(USB串口驱动)\_XP\_WIN7共用 文件夹里面。


#### Q4: USB Blaster能否给开发板供电?

A: 不能

#### Q5: 串口通信实验, 发送数据无返回?

A: 这个问题可能有几个原因:

- 1, 串口端口号选择错误(不同电脑的不同USB口端口号可能不一样)。请选择正确的串口端口号, 开发板USB线必须接开发板USB(Type-C)接口, 然后安装CH340串口驱动。驱动安装完成以后, 在设备管理器里面, 可以查看USB转串口的端口号, 如图Q 5.1所示:



图Q 5.1 电脑的设备管理器查看端口号

Q6: 下载程序后, LCD液晶屏不亮/黑屏?

A: 遇到这个问题时, 请确认你下载的代码是否用到LCD, 如果实验中根本就没有用到LCD, 那么LCD就不会亮了。

Q7: 下载综合实验程序后, LCD液晶屏闪烁?

A: 这个问题可能有几个原因:

- 1, LCD接口未连接牢固。
- 2, USB线供电不足。USB线最大提供的电流是500ma, 会引起供电不足的问题, 目前最小系统板还没出现过供电不足问题。

## 1.2 Quartus常见问题及解决办法集锦

### 1.2.1 license问题

Error (292028): Specified license is not valid for this machine




图 1.2.1.1 Error (292028)

Error (119013) Current e License file does not suport the \* device

原因: Quartus软件未破解成功或者license 失效

措施：重新破解Quartus或选择正确的license

### 1.2.2 Quartus中代码字体大小调整

step1: 在Quartus中双击打开代码文本

step2: 在菜单栏选择Tools/Options，如下图所示：




图 1.2.2.1 在菜单栏选择Tools/Options

step3: 进入Options界面后，选择Text Editor/Fonts，可以更改字体大小Size和字体类型Font，如下图所示，更改完成后，点击OK即可。




图 1.2.2.2 字体大小Size和字体类型Font

### 1.2.3 Quartus中Tab的缩进或用空格代替Tab

step1: 在菜单栏选择Tools/Options

step2: 进入Options界面后，点击Text Editor，进入下图所示界面




图 1.2.3.1 设置Tab size

Tab size设置为4或任意其它值，并勾选“Insert space on tab”，这样Tab键就变为4个空格键

#### 1.2.4 更改Quartus默认IO电压

Step1: 打开需要更改IO默认电压的工程。打开工程后，按住Ctrl+Shift+N，打开Pin Planner，可以看到默认IO电压为2.5V，现更改为3.3V LVCMOS。

| Node Name           | Direction | Location | I/O Bank | VREF Group | Fitter Location | I/O Standard    |
|---------------------|-----------|----------|----------|------------|-----------------|-----------------|
| altera_reserved_tck | Input     |          |          |            | PIN_H3          | 2.5 V (default) |
| altera_reserved_tdi | Input     |          |          |            | PIN_H4          | 2.5 V (default) |
| altera_reserved_tdo | Output    |          |          |            | PIN_J4          | 2.5 V (default) |
| altera_reserved_tms | Input     |          |          |            | PIN_J5          | 2.5 V (default) |
| sdram_addr[12]      | Output    | PIN_F15  | 6        | B6_N0      | PIN_F15         | 2.5 V (default) |
| sdram_addr[11]      | Output    | PIN_D16  | 6        | B6_N0      | PIN_D16         | 2.5 V (default) |
| sdram_addr[10]      | Output    | PIN_F14  | 6        | B6_N0      | PIN_F14         | 2.5 V (default) |
| sdram_addr[9]       | Output    | PIN_D15  | 6        | B6_N0      | PIN_D15         | 2.5 V (default) |
| sdram_addr[8]       | Output    | PIN_C16  | 6        | B6_N0      | PIN_C16         | 2.5 V (default) |
| sdram_addr[7]       | Output    | PIN_C15  | 6        | B6_N0      | PIN_C15         | 2.5 V (default) |
| sdram_addr[6]       | Output    | PIN_B16  | 6        | B6_N0      | PIN_B16         | 2.5 V (default) |
| sdram_addr[5]       | Output    | PIN_A15  | 7        | B7_N0      | PIN_A15         | 2.5 V (default) |
| sdram_addr[4]       | Output    | PIN_A14  | 7        | B7_N0      | PIN_A14         | 2.5 V (default) |

图 1.2.4.1 默认IO电压为2.5V

Step 2: 点击菜单栏“Assignments”下的“Device”，如下图所示：




图 1.2.4.2 选中Device

Step 3: 点击下图箭头所指处：




图 1.2.4.3 Device and Pin Options

Step 4: 进入下图界面后，根据箭头所指依次点击即可。




图 1.2.4.4 设置默认电压类型

Step 5: 按住Ctrl+Shift+N, 打开Pin Planner, 可以看到IO电压更改为3.3V LVC MOS

### 1.2.5 更改工程使用的芯片

Step 1: 点击菜单栏“Assignments”下的“Device”, 如图 1.2.4.2所示;

Step 2: 在下图所示的界面重新选择芯片型号即可, 工程还需重编译。




图 1.2.5.1 更改器件型号

## 1.2.6 找不到Message窗口或其它窗口

点击菜单栏“View”下的“Utility Windows”，如下图所示：




图 1.2.6.1 Utility Windows

对于Message窗口，选择Message即可，其它窗口同理

### 1.2.7 Quartus II 编译错误 Can't place multiple pins assigned

错误的原因在于占用了配置引脚，配置引脚可当作普通IO使用，需要Quartus做如下设置：

Step 1: 击菜单栏“Assignments”下的“Device”，如图 1.2.4.2所示；

Step 3: 点击下图箭头所指处：




图 1.2.7.1 Device and Pin Options

Step 4: 进入下图界面后，选择 Dual-Purpose Pins，在右侧双击错误的引脚的Value，在弹出的下拉选项中选择 Use as regular I/O。




图 1.2.7.2 Dual-Purpose Pins

修改完成后点击OK 退出，重新全编译工程即可。

### 1.2.8 使用tcl脚本使Quartus自动生成jic文件

一般jic 文件的转换方法，是在工程全编译后生成 SOF 文件，然后再通过Quartus文件菜单下的转换工具来进行转换，其实还有一种更简单的方法，使用脚本生成tcl。方法如下：

step1: 打开Quartus文件菜单下的转换工具（File/Convert Programming File）

step2: 设置好各选项后，点击“Save Conversion Setup”，将其保存为jicgen.cof文件，文件放在par目录下




图 1.2.8.1 Save Conversion Setup

step3: 新建一个TCL 脚本文件，向该脚本文件中添加下面一条语句，该脚本文件保存为 jicgen.tcl。

```
exec quartus_cpf -c jicgen.cof
```

step4: 在工程的配置文件\*.qsf 文件中添加下面一句

```
set_global_assignment -name POST_FLOW_SCRIPT_FILE
"quartus_sh:jicgen.tcl"
```

这样工程在编译结束后会自动生成所需的jic文件。

### 1.2.9 查看Quartus编译生成的警告和错误的原因和解决方法

面对编译后出现的警告和错误，如果不知道是什么原因引起的，或不知道如何解决，可以通过一下方式查找官方提供的资料。

step1: 在出现的警告和错误上用鼠标右击，在出现的菜单中选择“Help”




图 1.2.9.1 Help

step2: 在弹出的页面的方框中，输入警告和错误的编号，如332060，按下回车键后在页面左侧弹出问题说明，点击蓝色字体部分，在页面中就会出现问题的CAUSE（原因）和ACTION（解决措施）。（如果读不懂英文可以使用翻译）




图 1.2.9.2 警告和错误编号查找

下面我们收录了一些Quartus 常见警告和错误

1.Warning (10230): Verilog HDL assignment warning at projection.v(252): truncated value with size 11 to match size of target (10)

原因：在Verilog设计文件（.v）中指定位置的赋值中，为目标分配了一个值，该目标的大小（括号中给出）太小而无法存储整个值。因此，Quartus会截断该值以匹配目标的大小。

措施：如果此行为正确，则无需任何操作。否则，为避免将来收到此消息，请增加目标的大小或减小指定值的大小，直到目标值和指定值都具有相同的大小。

2. Warning (13024): Output pins are stuck at VCC or GND

原因：输出引脚在设计文件中最小化为VCC或GND。该条件可以是在逻辑合成期间执行的优化过程的结果。

措施：有时候定义了输出端口，但输出端直接赋‘0’，便会被接地，赋‘1’接电源。如果你的设计中这些端口就是这样用的，那便可以不理睬这些 warning

### 3. Found pins functioning as undefined clocks and/or memory enables

原因： 作为时钟的 PIN 没有约束信息。可以对相应的 PIN 做一下设定就行了。主要是指某些管脚在电路当中起到了时钟管脚的作用，比如 flip-flop 的 clk 管脚，而此管脚没有时钟约束，因此 QuartusII 把 “clk” 作为未定义的时钟。

措施： 如果 clk 不是时钟，可以加 “not clock” 的约束；如果是，可以在 clock setting 当中加入；在某些对时钟要求不很高的情况下，可以忽略此警告

### 4. Design contains <number> input pin(s) that do not drive logic

原因： 输入引脚没有驱动逻辑（驱动其他引脚），所有的输入引脚需要有输入逻辑

措施： 如果这种情况是特意的，无须理会，如果非特意，输入逻辑驱动。

### 5. Critical Warning: Timing requirements were not met. See Report window for details.

原因： 时序要求未满足，

措施： 根据时序报告查看时序不满足的路径，并解决，如果不影响功能可以不解决。

### 6. Can't achieve minimum setup and hold requirement <text> along <number> path(s). See Report window for details.

原因： 时序分析发现一定数量的路径违背了最小的建立和保持时间，与时钟歪斜有关，一般是由于多时钟引起的

措施： 根据时序报告查看时序不满足的时钟，并解决。

### 7 Can't analyze file -- file E://quartusii/\*/\*.v is missing

原因： 试图编译一个不存在的文件，该文件可能被改名或者删除了

措施： 对结果没什么影响，也可在 Project Navigator 窗口的 Files 栏中选中该文件，右键选择 “Remove file from project”

### 8. Warning (332060): Node: \* was determined to be a clock but was found without an associated clock assignment.

原因： 这可以通过两种方式引起：1) 时钟分配被确定为无效，因此其源对象不再具有与

它们相关联的时钟。2) 在分析网表时, 发现该节点正在为一个时钟端口供电而没有其它时钟供给它。

措施: 使用`derive_clocks`命令自动查找设计中的所有时钟节点。此外, 对于任何被忽略的时钟, 请查看与该命令关联的警告或错误消息, 以防止忽略该时钟。

9.Warning:Found xx output pins without output pin load capacitance assignment

原因: 没有给输出管脚指定负载电容

措施: 该功能用于估算 TCO 和功耗, 可以不理睬, 也可以在 Assignment Editor 中为相应的输出管脚指定负载电容, 以消除警告

10.Warning: Found 6 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed asbuffer(s) resulting in clock skew

原因: 使用了行波时钟或门控时钟, 把触发器的输出当时钟用就会报行波时钟, 将组合逻辑的输出当时钟用就会报门控时钟

措施: 不要把触发器的输出当时钟, 不要将组合逻辑的输出当时钟, 如果本身如此设计, 则无须理会该警告

11.Warning (10268): Verilog HDL information atlcd7106.v(63): Always Construct contains both blocking and non-blockingassignments

原因: 一个 always 模块中同时有阻塞和非阻塞的赋值

措施: 阻塞和非阻塞的赋值分割开

12 Warning: Design contains 2 input pin(s)that do not drive logic

Warning: No output dependent on inputpin "clk"

Warning: No output dependent on inputpin "sign"

原因: 输出信号与输入信号无关

措施: 查看输入信号是否多余, 或者程序设计是否有问题

13: Warning: Ignored locations or region assignments to the following nodes

Warning: Node "78ledcom[4]" is assigned to location or region, but does not

exist in design

设计中没提到 “781edcom[4]”，而分配了管脚给它。

原因：有时候运行了 TCL 脚本文件后需要修改，修改后有一些先前分配的管脚不需要了，如果没有 delete，则会出现此提示。

措施：Assignments->pin planner，把不用的管脚删除即可（TCL 脚本文件里的多余管脚分配语句最好也一起 delete）。

14.Warning (10240): Verilog HDL Always Construct warning at projection.v(104): inferring latch(es) for variable "num\_col", which holds its previous value in one or more paths through the always construct

原因：在Verilog设计文件（.v）中指定位置的always构造中，更新了指定变量的值。但是，没有通过always结构中的语句序列在每个可能的路径中为变量赋值。因此，变量在某些条件下保持其先前的值。

措施：如果是if语句需要锁存，可以不修改，如果是case则添加default语句。

15. Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive\_clock\_uncertainty command.

Critical Warning (332169): From altera\_reserved\_tck (Rise) to altera\_reserved\_tck (Rise) (setup and hold)

Critical Warning (332169): From altera\_reserved\_tck (Rise) to altera\_reserved\_tck (Fall) (setup and hold)

原因：时钟约束问题

措施：在SDC文件中添加下面两行语句：

```
set_clock_uncertainty -setup -rise_from [get_clocks {altera_reserved_tck}] -
rise_to [get_clocks {altera_reserved_tck}] 0.050
```

```
set_clock_uncertainty -hold -rise_from [get_clocks {altera_reserved_tck}] -
rise_to [get_clocks {altera_reserved_tck}] 0.050
```

16. Critical Warning (332148): Timing requirements not met

原因：一个或多个分析失败的时序（负松弛）。

措施：分析时序分析器中的设计以验证约束是否正确，或识别需要进一步优化的路径。

17. Error (10170): Verilog HDL syntax error at \* near text \*; expecting ";"

原因：Verilog HDL语法错误

措施：双击该错误，会自动进入错误位置，在错误位置上下文查看是否有语法错误

18. Error: Can't access JTAG chain

原因：无法找到下载链

措施：USB Blaster驱动是否安装，下载器连接是否正确，开发板是否上电

19. Error: Can't name logic scfifo0 of instance "inst" --has same name as current design file

原因：模块的名字和 project 的名字重名了

措施：把两个名字之一改一下，一般改模块的名字

公司网址： [www.alientek.com](http://www.alientek.com)

技术论坛： [www.openedv.com](http://www.openedv.com)

电话： 020-38271790

传真： 020-36773971