# VHDL Datentypen: std\_ulogic, std\_logic

- Mehrwertige Datentypen
- Datentypen mit Auflösungsfunktion



# Mehrwertige Datentypen (std\_ulogic, std\_logic)

Erfordert Einbindung der IEEE-Bibliothek:

```
library ieee;
use ieee.std_logic_1164.all;
```

In der Bibliothek sind neun verschiedene Signalwerte deklariert:

Wert	Bedeutung	Verwendung
'U'	Nicht initialisiert	Das Signal ist im Simulator (noch) nicht initialisiert
'X'	Undefinierter Pegel	Simulator erkennt mehr als einen aktiven Signaltreiber (Buskonflikt)
'0'	Starke logische 0	L-Pegel eines Standardausgangs
'1'	Starke logische 1	H-Pegel eines Standardausgangs
'Z'	Hochohmig bzw. floatend	Three-State-Ausgang
'W'	Schwach unbekannt	Simulator erkennt Buskonflikt zwischen schwachen L- und H-Pegeln
'L'	Schwacher L-Pegel	Open-Source-Ausgang mit Pull-Down-Widerstand
'H'	Schwacher H-Pegel	Open-Drain-Ausgang mit Pull-Up-Widerstand
<u></u>	Don't-Care	Logikzustand des Ausgangssignals bedeutungslos, kann für Minimierung verwendet werden

# Datentyp mit Auflösungsfunktion (std\_logic)

- Auflösungsfunktion resolved bestimmt den Signalwert, wenn zwei Treiber für das gleiche Signal existieren:
  - In der Hardware: verbinden von Gatterausgängen
  - In VHDL: zwei Prozesse treiben das gleiche Signal

	Signalwert von Treiber A									
_		יטי	'X'	'0'	'1'	'Z'	'W'	'L'	'H'	0
e B	'U'	'U'	יטי	'U'	יטי	'U'	'U'	'U'	'U'	יטי
Treiber	'X'	'U'	'X'							
	'0'	'U'	'X'	'0'	'X'	'0'	'0'	'0'	'0'	'X'
von	'1'	'U'	'X'	'X'	'1'	'1'	'1'	'1'	'1'	'X'
vert	'Z'	'U'	'X'	'0'	'1'	'Z'	'W'	'L'	'H'	'X'
Signalwert	'W'	'U'	'X'	'0'	'1'	'W'	'W'	'W'	'W'	'X'
Sig	'L'	'U'	'X'	'0'	'1'	'L'	'W'	'L'	'W'	'X'
	'H'	'U'	'X'	'0'	'1'	'H'	'W'	'W'	'H'	'X'
	121	'U'	'X'							

# Vor- und Nachteile des Datentyps std\_logic

#### Vorteile:

- Erlaubt Open-Drain- und Three-State-Schaltungen
- Modellierung nicht initialisierter Signale möglich
- Unterstützt arithmetische Operatoren (+, -, \*)

#### Nachteile:

- Höherer Simulationsaufwand durch Aufruf der Auflösungsfunktion bei jeder Signalzuweisung
- Ungewolltes Kurzschließen von Standard-Gatterausgängen wird erst bei der Implementierung erkannt
- Erfordert Einsatz von Konversionsfunktionen zwischen den Datentypen

Weniger erfahrene VHDL-Entwickler sollten den Datentyp std\_logic nur an den Stellen verwenden, wo er wirklich erforderlich ist.

### Konversionsfunktionen

 In der IEEE-Bibliothek definierte Konversionsfunktionen:

Konversionsfunktion	Argumenttyp	Ergebnistyp
To_bit	<ul><li>std_ulogic</li><li>std_logic</li></ul>	- bit
To_StdULogic	- bit	- std_ulogic - std_logic
To_bitvector	<ul><li>std_ulogic_vector</li><li>std_logic_vector</li></ul>	- bit_vector
To_StdULogicVector	<pre>- bit_vector - std_logic_vector</pre>	- std_ulogic_vector
To_StdLogicVector	- bit_vector - std_ulogic_vector	- std_logic_vector

Die Konversionsfunktionen To\_bit bzw.
To\_StdULogic können für beide
Datentypen std\_ulogic und std\_logic
verwendet werden!


# VHDL-Modellierung von Open-Drain-Ausgängen

```
library ieee;
use ieee.std logic 1164.all;
entity OPEN DRAIN is
   port(
   IN1, IN2: in bit;
    OD OUT: out std logic
    );
end OPEN DRAIN;
architecture TEST of OPEN DRAIN is
function To stdlogic (b: bit) return std logic is -- wie letzte Folie...
begin
 P1: process(IN1)
                                     Die Schaltung hat die Funktion eines Wired-AND
begin
   OD OUT <= To stdlogic(IN1);
                                      🔷 int
   if IN1 = '1' then OD OUT <= 'H';</pre>
   end if;
                                        in2
 end process P1;
                                        od out
                                                     Н
 P2: process(IN2)
begin
   OD OUT <= To stdlogic(IN2);
   if IN2 = '1' then OD OUT <= 'H';</pre>
                                                                 end if;
                                                         400 ns
                                                Now
                                                                           200
                                                                                        400
 end process P2;
                                            Cursor 1
                                                         173 ns
                                                                        173 ns
end TEST;
```

# **Bussystem mit Three-State-Treibern**

```
library ieee; use ieee.std logic 1164.all;
entity BUS SYSTEM is
end BUS SYSTEM;
architecture TEST of BUS SYSTEM is
signal IN 1, OUT 1 : std logic vector(3 downto 0);
signal IN 2, OUT 2 : std logic vector(3 downto 0);
                                                         1. Möglichkeit:
signal EN 1, EN 2 : bit;
                                                             bedingt
signal MYBUS: std logic vector(3 downto 0);
                                                             nebenläufig
begin
-- Bus Komponente 1 mit nebenläufigen Sign Zuweisungen
IN 1 <= MYBUS;
MYBUS <= OUT 1 when EN 1 = '1' else (others=>'Z');
-- Bus Komponente 2 mit Prozess
P1: process(OUT 2, EN 2)
begin
    if EN 2 = '1' then MYBUS <= OUT 2;
                                                      2. Möglichkeit:
    else MYBUS <= (others=>'Z');
                                                          mit Prozess
end if:
                                                          und if
end process P1;
IN 2 \le MYBUS;
end TEST;
```

# Simulation des Three-State-Bussystems



- Wenn keiner der beiden Treiber aktiv ist, zeigt der Bus einen hochohmigen Zustand an (durchgezogene grüne Linie).
- Wenn beide Treiber aktiv sind, so wird ein undefiniertes Signal X angezeigt (gestrichelte Linie).

# Datenpfadkomponenten


- Multiplexer
- Binärzahlendecode und Demultiplexer
- Prioritätsencoder
- Code-Umsetzer
- Komparator
- Hierarchische Strukturen in VHDL
- Addierer
- Multiplizierer
- Arithmetik in VHDL



# **Daten- und Steuerpfad**


# Strukturierung digitaler Systeme:

- Datenpfad (Operationswerk): enthält die Komponenten zur Datenmanipulation und Datenflusssteuerung (kombinatorisch oder getaktet). Deren Funktion wird durch Steuersignale kontrolliert und sie können Statussignale erzeugen.
- Steuerpfad (Steuerwerk): ist meist ein endlicher
   Zustandsautomat (Finite State Machine, FSM) (vgl. Kap. 12).
   Dieser empfängt die Statussignale und generiert die Steuersignale für die Datenpfadkomponenten abhängig vom aktuellen Zustand des Automaten.



# Varianten von Multiplexern

- 8-zu-1 MUX 74x151
- Doppel 4-zu-1 MUX 74x153
- Vierfach 2-zu-1 MUX 74x157




```
entity MUX4X1 EN is
   port( E : in bit vector(3 downto 0);
         S : in bit vector(1 downto 0);
         nEN: in bit;
         Y : out bit);
end MUX4X1 EN;
architecture VERHALTEN of MUX4X1 EN is
begin
MUXPROC: process(S, E, nEN)
   begin
    if nEN = '0' then
     case S is
       when "00" => Y \le E(0);
       when "01" => Y <= E(1);
       when "10" => Y <= E(2);
       when "11" => Y <= E(3);
     end case;
    else
       Y <= '0';
    end if;
end process MUXPROC;
end VERHALTEN;
```

### Binärzahlendecoder

Ein Binärzahlendecoder hat die Aufgabe durch Auswertung eines n-Bit-Auswahlsignals, einen von 2<sup>n</sup> Ausgängen anzusteuern.

- Der 74x138 3-zu-8 Decoder besitzt drei Freigabesignale, die alle aktiv sein müssen.
- Die Eingänge I0, I1 und I2 dienen als Auswahlsignal.

	Enable Inputs					Outputs							
G1	G2A	G2B	12	I1	10	<u>Y0</u>	<u>Y1</u>	<u>Y2</u>	<u>Y</u> 3	<u>Y4</u>	Y5	<u>Y6</u>	<u>Y7</u>
L	X	X	X	X	Х	Н	Н	Н	Н	Н	Н	Н	Н
X	Н	X	X	X	X	Н	Н	Н	Н	Н	Н	Н	Н
X	X	Н	X	X	X	Н	Н	Н	Н	Н	Н	Н	Н
Н	L	L	L	L	L	L	Н	Н	Н	Н	Н	Н	Н
Н	L	L	L	L	Н	Н	L	Н	Н	Н	Н	Н	Н
Н	L	L	L	Н	L	Н	Н	L	Н	Н	Н	Н	Н
Н	L	L	L	Н	Н	Н	Н	Н	L	Н	Н	Н	Н
Н	L	L	Н	L	L	Н	Н	Н	Н	L	Н	Н	Н
Н	L	L	Н	L	Н	Н	Н	Н	Н	Н	L	Н	Н
Н	L	L	Н	Н	L	Н	Н	Н	Н	Н	Н	L	Н
Н	L	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L




### VHDL-Modell des Binärzahlendecoders

```
entity DEC 138 is
 port( I : in bit vector(2 downto 0); -- Daten Eingang
       G1, nG2A, nG2B : in bit; -- Freigabeeingaenge
       Y N : out bit vector(7 downto 0)); -- Ausgangssignale
end DEC 138;
architecture DEC3 8 of DEC 138 is
signal EN: bit;
                                   -- Lokales Freigabesignal
begin
EN <= G1 and not nG2A and not nG2B;
process(I, EN)
begin
      Y N <= (others => '1'); -- Default Zuweisung; Aggregat
      TEMP := EN & I ; -- Verknuepfung: Vektor mit Bit
        case TEMP is
              when "1000" => Y_N(0) <= '0';
              when "1001" => Y_N(1) <= '0';</pre>
              when "1010" => Y N(2) <= '0';
              . . .
              when "1111" => Y N(7) <= '0';
              when others => null; -- fuer EN=0: waehle Default
        end case;
    end process;
end DEC3 8;
```

### Binärencoder / Prioritätsencoder

Binärencoder besitzen die umgekehrte Funktion von Binärdecodern: Sie generieren aus 2<sup>n</sup> Eingangssignalen ein binär codiertes Ausgangssignal. Wenn gleichzeitig mehrere Eingangssignalleitungen aktiv sind, so wird das Signal mit der höchsten Priorität codiert (Prioritätsencoder).



	Dateneingänge									A	Lusgäng	ge	
EI	D7	D6	D5	D4	D3	D2	D1	D0	GS	A2	A1	A0	ЕО
Н	X	X	X	X	X	X	X	X	Н	Н	Н	Н	Н
L	L	X	X	X	X	X	X	X	L	L	L	L	Н
L	Н	L	X	X	X	X	X	X	L	L	L	Н	Н
L	Н	Н	L	X	X	X	X	X	L	L	Н	L	Н
L	Н	Н	Н	L	X	X	X	X	L	L	Н	Н	Н
L	Н	Н	Н	Н	L	X	X	X	L	Н	L	L	Н
L	Н	Н	Н	Н	Н	L	X	X	L	Н	L	Н	Н
L	Н	Н	Н	Н	Н	Н	L	X	L	Н	Н	L	Н
L	Н	Н	Н	Н	Н	Н	Н	L	L	Н	Н	Н	Н
L	н	н	н	н	н	Н	н	н	Н	Н	Н	Н	L

### VHDL-Modell des Prioritätsencoders

```
entity P ENC 148 is
        port( D N : in bit vector(7 downto 0); -- Prioritaets-Eingaenge
              nEI : in bit;
                                               -- Freigabe
              A N : out bit vector(2 downto 0); -- Binaerer Ausgang
             EO, nGS: out bit);
                                               -- Kaskadierungsausgaenge
end P ENC 148;
architecture PEN8 3 of P ENC 148 is
begin
process(D N, nEI)
begin
 A N <= "111"; nGS <= '1'; EO <= '1'; -- Default Zuweisungen
  if nET = '0' then
    nGS <= '0';
    if D N(7) = '0' then A N \le "000"; -- Invertiente 7
    elsif D N(6) = '0' then A N <= "001";
    elsif D N(5) = '0' then A N <= "010";
    elsif D N(4) = '0' then A N <= "011";
    elsif D N(3) = '0' then A N \leq "100";
    elsif D N(2) = '0' then A N <= "101";
    elsif D N(1) = '0' then A N <= "110";
    elsif D N(0) = '0' then A N <= "111"; -- Invertierte 0</pre>
    else A N <= "111"; nGS <= '1'; EO <= '0'; -- Kein Eingang aktiv
    end if:
  end if;
```

### Codeumsetzer

Code-Umsetzer haben die Aufgabe, einen Code in einen anderen zu überführen.

#### **Beispiel: 7-Segment-Decoder:**

```
entity SEG7 is
        port( A: in bit vector(3 downto 0); -- Eingangsvektor
                 SEG: out bit vector(6 downto 0)); -- Ausgangsvektor
end SEG7;
architecture VERHALTEN of SEG7 is
begin
DECODER: process (A)
                                                        7-Segment-Decoder
        begin
              case A is
-- Segmente
                                   abcdefg
              when "0000"=> SEG <="11111110"; -- 0</pre>
                                                                             b
              when "0001"=> SEG <="0110000"; -- 1
              when "0010"=> SEG <="1101101"; -- 2
              when "1110"=> SEG <="1001111"; -- E
                                                                             C
              when "1111"=> SEG <="1000111"; -- F
              end case:
        end process DECODER;
end VERHALTEN;
```


# Hierarchische Strukturmodellierung in VHDL

 Jedes entity/architecture-Paar lässt sich als untergeordnete Komponente wieder verwenden. Alle compilierten Hardwarefunktionsblöcke werden in eine Bibliothek mit dem Namen work geschrieben und können von dort durch ein Modell auf einer höheren Hierarchieebene als Bibliotheksmodul eingebunden werden.

# VHDL-Code, der Komponenten verwendet, muss die folgenden Codeelemente besitzen:

- Eine Komponentendeklaration vor dem architecture begin. Die Komponentendeklaration muss dieselben Port-Signalnamen und -typen verwenden, wie die zugehörige entity.
- Eine oder mehrere Komponenten instanziierungen mit je einer port map-Anweisung nach dem architecture begin.
- Sollte es zu einer entity in der work-Bibliothek mehrere Architekturen geben, so ist zusätzlich auch eine Komponenten konfiguration vor dem architecture begin erforderlich.
- Bei der Komponenten-Instanziierung werden alle Komponenteneingänge mit Signalen verbunden. Nicht benutzte Komponentenausgänge können offen bleiben (Schlüsselwort open ).

# Hierarchisches Modell eines 2-zu-1-Multiplexers



- Die Komponenten UND und ODER m
  üssen in der ./work-Bibliothek vorhanden sein.
- Instanzen U1 und U3: Übergabe der Signale in der port map in der Reihenfolge, wie sie in der Komponentendeklaration bzw. in der Komponenten-entity angegeben sind (engl. positional order association).
- Instanz U2: Übergabe der Signale durch namentliche Zuordnung der aktuellen Signale (engl. named order association) zu den lokalen Signalen der Komponente in der Form <local\_signal> => <actual\_signal> (Reihenfolge der Schnittstellensignale ist hier beliebig!)


```
architecture STRUKT of MUX STRUKT is
component UND is -- UND Komponentendeklaration
        port (A, B : in bit; Y: out bit);
end component;
component ODER is -- ODER Komponentendeklaration
        port (A, B : in bit; Y: out bit);
end component;
for U1, U2: UND use entity work.UND(A);
for U3: ODER use entity work.ODER(A);
signal H1, H2, H3 : bit;
begin
H2 <= not S after 2 ns;
U1: UND port map(S, IB, H1); -- Instanziierungen
U2: UND port map (Y=>H3,
                 A = > IA
                 B = > H2);
U3: ODER port map (H1, H3, Y);
end STRUKT;
```

### **Addierer**

#### Halb-Addierer

$$S = A \oplus B$$


$$C = A B$$




#### Voll-Addierer

$$S = A_i \oplus B_i \oplus C_{in}$$

$$C_{out} = AB + AC_{in} + BC_{in}$$






- 4 Bit Addierer
- Funktion mit
  - 9 Inputs
  - 5 Outputs

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$



$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$

$$S_0 = A_0 \oplus B_0 \oplus C_{in}$$

$$S_1 = A_1 \oplus B_1 \oplus C_0$$

$$S_2 = A_2 \oplus B_2 \oplus C_1$$

$$S_3 = A_3 \oplus B_3 \oplus C_2$$

$$C_0 = A_0 B_0 + A_0 C_{in} + B_0 C_{in}$$
 $C_1 = A_1 B_1 + A_1 C_0 + B_1 C_0$ 
 $C_2 = A_2 B_2 + A_2 C_1 + B_2 C_1$ 
 $C_{out} = A_3 B_3 + A_3 C_2 + B_3 C_2$ 

#### 1. Implementierung mit vollständiger Expansion

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$

$$C_0 = A_0 B_0 + A_0 C_{in} + B_0 C_{in}$$

$$C_1 = A_1 B_1 + A_1 C_0 + B_1 C_0$$

$$= A_1 B_1 + A_1 (A_0 B_0 + A_0 C_{in} + B_0 C_{in}) + B_1 (A_0 B_0 + A_0 C_{in} + B_0 C_{in})$$

$$= A_1 B_1 + A_1 A_0 B_0 + A_1 A_0 C_{in} + A_1 B_0 C_{in} + B_1 A_0 B_0 + B_1 A_0 C_{in} + B_1 B_0 C_{in}$$

$$C_{2} = A_{2}B_{2} + A_{2}C_{1} + B_{2}C_{1}$$

$$= A_{2}B_{2}$$

$$+A_{2}(A_{1}B_{1} + A_{1}A_{0}B_{0} + A_{1}A_{0}C_{in} + A_{1}B_{0}C_{in} + B_{1}A_{0}B_{0} + B_{1}A_{0}C_{in} + B_{1}B_{0}C_{in})$$

$$+B_{2}(A_{1}B_{1} + A_{1}A_{0}B_{0} + A_{1}A_{0}C_{in} + A_{1}B_{0}C_{in} + B_{1}A_{0}B_{0} + B_{1}A_{0}C_{in} + B_{1}B_{0}C_{in})$$

$$C_{out} = A_3B_3 + A_3C_2 + B_3C_2$$

#### 1. Implementierung mit vollständiger Expansion

#### Größe der Carry Funktion:

 $M(C_i)$  .. Anzahl der Und-Terme in der  $C_i$  Funktion

$$M(C_0) = 3$$
 $M(C_1) = 7$ 
 $M(C_2) = 15$ 
 $M(C_3) = 31$ 

$$M(C_i) = 2 \cdot M(C_{i-1}) + 1 = 2^{i+2} - 1$$

$$M(C_7) = 2^9 - 1 = 511$$
 $M(C_{15}) = 2^{17} - 1 = 131\,071$ 
 $M(C_{31}) = 2^{33} - 1 = 8\,589\,934\,591$ 
 $M(C_{63}) = 2^{65} - 1 \sim 36.\,9\,10^{18}$ 
 $M(C_{127}) = 2^{129} - 1 \sim 6.\,8\,10^{38}$ 

#### 1. Implementierung mit vollständiger Expansion

Kosten der Carry Funktion (Anzahl der Gates + Anzahl der Eingänge):  $\#Gmax(C_i)$  .. Anzahl der Eingänge des größten Gates in der  $C_i$  Funktion

```
\# Gmax(C_0) = 2
\# Gmax(C_1) = 3
\# Gmax(C_2) = 4
\# Gmax(C_3) = 5
\# Gmax(C_i) = \# Gmax(C_{i-1}) + 1 = i + 2
3 \cdot M(C_i) + 1 + M(C_i) \leq K(C_i) \leq M(C_i)(1 + \# Gmax(C_i)) + 1 + M(C_i)
3 \cdot M(C_i) + 1 + M(C_i) \leq K(C_i) \leq (i + 3) \cdot M(C_i) + 1 + M(C_i)
```

$$C_2$$
:  $45 \le K(C_i) \le 75$   
 $C_3$ :  $93 \le K(C_i) \le 186$   
 $C_7$ :  $1533 \le K(C_i) \le 4088$   
 $C_{15}$ :  $393\ 213 \le K(C_i) \le 25\ 769\ 803\ 773$ 

$$C_{31}$$
: 2.5 · 10<sup>10</sup>  $\leq K(C_i) \leq 2.9 \cdot 10^{11}$   
 $C_{63}$ : 1.1 · 10<sup>20</sup>  $\leq K(C_i) \leq 2.4 \cdot 10^{21}$   
 $C_{127}$ : 2.0 · 10<sup>39</sup>  $\leq K(C_i) \leq 8.8 \cdot 10^{40}$ 

#### 1. Implementierung mit vollständiger Expansion

Worst Case Delay der Carry Funktion (Tiefe der 4-Input Gates):  $\#Gmax(C_i)$  ... Anzahl der Eingänge des größten Gates in der  $C_i$  Funktion Depth(k) ... Tiefe der 4-input Gates bei einem k-input AND oder OR Ausdrucks

$$Depth(k) = \frac{\log k}{\log 4}$$

Depth(4) = 1

Depth(16) = 2

Depth(64) = 3

$$WCD(C_i) = Depth(\#Gmax(C_i)) + Depth(M(C_i))$$

$$WCD(C_3) = Depth(5) + Depth(31) = 3.5$$
  
 $WCD(C_7) = 6.1$   
 $WCD(C_{15}) = 10.5$ 


$$WCD(C_{31})=19.0$$
  
 $WCD(C_{63})=35.5$   
 $WCD(C_{127})=68.0$ 


### 2. Implementierung mit Hilfe von Sub-Funktionen

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$

#### Voll-Addierer







#### 2. Implementierung mit Hilfe von Sub-Funktionen

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$

#### Voll-Addierer





#### 3. Implementierung mit Hilfe der Faktorisierung

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$

$$C_0 = A_0 B_0 + A_0 C_{in} + B_0 C_{in}$$

$$C_1 = A_1 B_1 + A_1 C_0 + B_1 C_0$$

$$= A_1 B_1 + A_1 (A_0 B_0 + A_0 C_{in} + B_0 C_{in}) + B_1 (A_0 B_0 + A_0 C_{in} + B_0 C_{in})$$

$$= A_1 B_1 + A_1 A_0 B_0 + A_1 A_0 C_{in} + A_1 B_0 C_{in} + B_1 A_0 B_0 + B_1 A_0 C_{in} + B_1 B_0 C_{in}$$

$$C_{2} = A_{2}B_{2} + A_{2}C_{1} + B_{2}C_{1}$$

$$= A_{2}B_{2}$$

$$+A_{2}(A_{1}B_{1} + A_{1}A_{0}B_{0} + A_{1}A_{0}C_{in} + A_{1}B_{0}C_{in} + B_{1}A_{0}B_{0} + B_{1}A_{0}C_{in} + B_{1}B_{0}C_{in})$$

$$+B_{2}(A_{1}B_{1} + A_{1}A_{0}B_{0} + A_{1}A_{0}C_{in} + A_{1}B_{0}C_{in} + B_{1}A_{0}B_{0} + B_{1}A_{0}C_{in} + B_{1}B_{0}C_{in})$$

$$C_{out} = A_3B_3 + A_3C_2 + B_3C_2$$

### 3. Implementierung mit Hilfe der Faktorisierung

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$

$$G_i = A_i B_i$$

$$P_i = A_i + B_i$$

$$C_0 = A_0 B_0 + A_0 C_{in} + B_0 C_{in} = G_0 + (A_0 + B_0) C_{in} = G_0 + P_0 C_{in}$$

$$C_1 = A_1B_1 + A_1C_0 + B_1C_0 = G_1 + P_1C_0 = G_1 + P_1G_0 + P_1P_0C_{in}$$

$$C_2 = A_2B_2 + A_2C_1 + B_2C_1 = G_2 + P_2C_1 = G_2 + P_2G_1 + P_2P_1G_0 + P_2P_1P_0C_{in}$$

$$C_{out} = A_3 B_3 + A_3 C_2 + B_3 C_2$$
  
=  $G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 C_{in}$ 

### 3. Implementierung mit Hilfe der Faktorisierung

$$G_{i} = A_{i}B_{i}$$
 $P_{i} = A_{i} + B_{i}$ 
 $C_{0} = G_{0} + P_{0}C_{in}$ 
 $C_{1} = G_{1} + P_{1}G_{0} + P_{1}P_{0}C_{in}$ 
 $C_{2} = G_{2} + P_{2}G_{1} + P_{2}P_{1}G_{0} + P_{2}P_{1}P_{0}C_{in}$ 
 $C_{3} = G_{3} + P_{3}G_{2} + P_{3}P_{2}G_{1} + P_{3}P_{2}P_{1}G_{0} + P_{3}P_{2}P_{1}P_{0}C_{in}$ 

#### Kosten:

$$K(P_i) = 3$$
 $K(G_i) = 3$ 
 $K(C_0) = 3 + 3 = 6$ 
 $K(C_1) = 3 + 4 + 4 = 11$ 
 $K(C_2) = 3 + 4 + 5 + 5 = 17$ 
 $K(C_3) = 3 + 4 + 5 + 6 + 6 = 24$ 

#### 3. Implementierung mit Hilfe der Faktorisierung

#### Kosten:

$$K(P_i) = 3$$
 $K(G_i) = 3$ 
 $K(C_0) = 3 + 3 = 6$ 
 $K(C_1) = 3 + 4 + 4 = 11$ 
 $K(C_2) = 3 + 4 + 5 + 5 = 17$ 
 $K(C_3) = 3 + 4 + 5 + 6 + 6 = 24$ 

$$K(C_i) = \sum_{k=1}^{i+3} k - 3 + i + 3 = \frac{(i+4)(i+3)}{2} + i = \frac{i^2 + 7i + 12}{2} + i$$

$$K(C_7) = 62$$
 $K(C_{15}) = 186$ 
 $K(C_{31}) = 626$ 
 $K(C_{63}) = 2274$ 
 $K(C_{127}) = 8642$ 

04.12.2018

### 3. Implementierung mit Hilfe der Faktorisierung

#### Kosten der Carry-Berechnungs-Logik:

$$K(CLA_i) = \sum_{k=0}^{i} K(C_k)$$

$$K(CLA_3) = K(C_0) + K(C_1) + K(C_2) + K(C_3) = 6 + 11 + 17 + 24 = 58$$

$$K(CLA_7) = 244$$
 $K(CLA_{15}) = 1256$ 
 $K(CLA_{31}) = 7632$ 
 $K(CLA_{63}) = 52128$ 
 $K(CLA_{127}) = 382784$ 

#### 3. Implementierung mit Hilfe der Faktorisierung

$$C_0 = G_0 + P_0 C_{in}$$
 $C_1 = G_1 + P_1 G_0 + P_1 P_0 C_{in}$ 
 $C_2 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_{in}$ 
 $C_3 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 C_{in}$ 

#### Worst Case Delay der Carry-Look-Ahead Logic:

$$D(C_i) = Depth(i+3) + Depth(i+3)$$
 $D(C_0) = 1.6$ 
 $D(C_1) = 2.0$ 
 $D(C_2) = 2.3$ 
 $D(C_3) = 2.6$ 
 $D(C_7) = 3.3$ 
 $D(C_{15}) = 4.2$ 
 $D(C_{31}) = 5.1$ 
 $D(C_{63}) = 6.1$ 
 $D(C_{127}) = 7.0$ 

# Kosten

	i=3	7	15	31	63	127
Full Expansion	93-186	1533-4088	10 <sup>5</sup> - 10 <sup>9</sup>	10 <sup>10</sup> - 10 <sup>11</sup>	10 <sup>20</sup> - 10 <sup>21</sup>	10 <sup>39</sup> - 10 <sup>40</sup>
Sub Function	68	136	272	544	1088	2176
Faktorisierung	58	244	1256	7632	52128	382784


# Delay


	i=3	7	15	31	63	127
Full Expansion	3.5	6.1	10.5	19.5	35.5	68.0
Sub Function	8	16	32	64	128	256
Faktorisierung	4.6	5.3	6.2	7.1	8.1	9.0

### Halbaddierer

Ein Halbaddierer hat die Aufgabe, zwei Eingangsbits A und B ohne Übertragseingang miteinander zu addieren. Dabei wird ein Summationssignal SUM und ein Übertragssignal CO gebildet.

В	A	SUM	СО
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1





$$SUM = A \leftrightarrow B$$
 und  $CO = A \land B$ 

### Volladdierer


#### Der Wahrheitstabelle des Volladdierers entnimmt man:

#### mit den Abkürzungen:


- Carry Generate:  $G = A \cdot B$
- Carry Propagate: P = A + B

wird:


$$COUT = G + CIN \cdot P$$



CG und CP hängen <u>nur</u> von den Eingangsbits A und B, nicht jedoch von Cl ab!




#### **Hierarchisches Modell eines Volladdierers**



#### 8-Bit-Ripple-Carry-Addierer

- Die jeweiligen Operandenbits Ai und Bi werden an die A- und B-Eingänge der einzelnen Volladdierer geführt.
- Ein eventuell vorhandener Carry-Eingang für den 8-Bit-Addierer wird an den Carry-Eingang der niederwertigsten Stufe gelegt. Andernfalls wird dieser mit logisch 0 verbunden.
- Die Carry-Ausgänge werden in einer Kette auf die Carry-Eingänge der nachfolgenden Stufe gelegt.
- Das Summationsergebnis ist zur Vermeidung von Überläufen um ein Bit breiter als die Operanden. Der Carry-Ausgang der letzten Volladdiererstufe wird als höchstwertigstes Summationsbit interpretiert.



#### Strukturmodell eines N-Bit-Ripple-Carry-Addierers

```
Parametrisierung der
entity N BIT ADD is
   generic( N: integer:=8);
                                                       Bitbreite durch
   port (A, B :in bit vector(N-1 downto 0);
                                                       generic
         CI :in bit:
         SUM: out bit vector (N downto 0));
end N BIT ADD;
architecture VERHALTEN of N BIT ADD is
component VOLLADD
       port (A, B, CI :in bit; SUM, CO :out bit);
end component;
signal CARRY: bit vector(N downto 0);
begin
CARRY(0) <= CI;
NBIT: for I in 0 to N-1 generate -
                                              Komponenteninstanziierung in
 VA: VOLLADD
                                                 einer for generate-Schleife
   port map(...);
end generate NBIT;
```


10. Datenpfadkomponenten

#### Simulation eines 8-Bit-Ripple-Carry-Addierers

t=0: A=0xFF, B=0x00 => SUM = 0xFF bei t = 4 ns

t = 10 ns: CI = 1 => SUM = 0x100 bei t = 42 ns

t = 60 ns: CI = 0 => SUM = 0xFF bei t = 92 ns



Beim Ripple-Carry-Addierer werden die Carry-Ausgänge mit den Carry-Eingängen der jeweils nächsten Stufe verbunden. Dadurch entsteht eine Übertragskette (engl. carry chain). Die worst-case-Verzögerungszeit des Ripple-Carry-Addierers nimmt mit jedem zusätzlichen Operandenbit zu.

# Prinzip des Carry-Lookahead-Addierers

- Lange Laufzeiten in den Carry-Signalketten werden aufgebrochen.
- Alle Carry-Signale werden gleichzeitig berechnet.
- Beim Volladdierer werden die CG(Carry-Generate)- und CP(Carry-Propagate)-Signale als Signal P<sub>i</sub> bzw. G<sub>i</sub> nach außen geführt.
- Die Bildung des Carry-Signals wird rekursiv betrachtet:


$$C_i = (C_{i-1} \cdot P_i) + G_i$$

• In der ersten Stufe (i=0) wird:  $C_0 = (C_{-1} \cdot P_0) + G_0$ 

• in der zweiten Stufe (i=1):  $C_1 = (C_0 \cdot P_1) + G_1 = G_1 + P_1G_0 + P_1P_0C_{-1}$ 

 Alle P<sub>i</sub>- und G<sub>i</sub>-Signale werden im Carry-Lookahead-Generator CPG gleichzeitig zu C<sub>i</sub>-Signalen ausgewertet und den einzelnen Volladdierern zur Verfügung gestellt.

### 4-Bit-Carry-Lookahead-Addierer




# VHDL-Modell eines 4-Bit-Carry-Lookahead-Generators

```
-- 4-Bit Carry-Lookahead-Generator
entity CPG is
          port( CG, CP: in bit vector(3 downto 0);
                 CI: in bit;
                 CO: out bit vector(3 downto 0)
end CPG;
architecture VERHALTEN of CPG is
begin
          CO(0) \leftarrow CG(0) or (CP(0) and CI) after 5 ns;
          CO(1) \le CG(1) or (CP(1) and CG(0)) or
                   (CP(1) and CP(0) and CI) after 5 ns;
          CO(2) \leftarrow CG(2) or (CP(2) and CG(1)) or
                      (CP(2) \text{ and } CP(1) \text{ and } CG(0)) \text{ or }
                      (CP(2) and CP(1) and CP(0) and CI) after 5 ns;
          CO(3) \leftarrow CG(3) or (CP(3) and CG(2)) or
                      (CP(3) \text{ and } CP(2) \text{ and } CG(1)) \text{ or }
                      (CP(3) \text{ and } CP(2) \text{ and } CP(1) \text{ and } CG(0)) \text{ or }
                      (CP(3) and CP(2) and CP(1) and CP(0) and CI) after 5 ns;
end VERHALTEN;
```

Die Breite der Produktterme nimmt mit zunehmender Bitbreite zu und erhöht damit die Signallaufzeit. Dies begrenzt den sinnvollen Einsatz von Carry-Lookahead-Addierern.

# Simulation einer 4-Bit-Carry-Lookahead-Struktur

- Die Verzögerungszeit durch den Carry-Lookahead-Addierer ist unabhängig von der Anzahl der zu addierenden Bits.
- Im worst-case-Fall muss das Signal drei Stufen durchlaufen.
- Beispiel:  $t_{pd}(Volladd) = 2 \text{ ns}, t_{pd}(Carry-Lookahead) = 5 \text{ ns}$




Die Verzögerungszeit beim Wechsel der Eingangssignale zum Summationsausgang beträgt im worst-case-Fall nur 9 ns.

45

#### Kombinierter Addierer / Subtrahierer

- Einfacher Aufbau für Zweierkomplementarithmetik.
- Verwende das Steuersignal ADD / SUB :
- Falls das Steuersignal 0 ist, so wird addiert, andernfalls subtrahiert.
- Bei der Addition bedeutet CARRY = 1 einen Übertrag, bei der Subtraktion bedeutet CARRY = 0 einen Übertrag (Borrow).
- Erstelle eine Wahrheitstabelle für die Eingangssignale A, B und C<sub>IN</sub> sowie die Ausgangssignale C<sub>OUT</sub> und bestimme die zusätzlichen Logikfunktionen.



04.12.2018

#### Addition von Festkommazahlen im Q-Format

Beispiel: Addition einer s3Q12-Zahl mit einer s1Q14-Zahl zu einem s4Q11-Ergebnis:

- Verwende die gleichen Hardwareaddierer wie bisher (parametrisierter 16 Bit-Addierer).
- Beim B-Operanden müssen die führenden Bits vorzeichengerecht ergänzt werden.
- Beim B-Operanden werden die letzten beiden Bitstellen abgeschnitten. Dies bedeutet ein

Quantisierungsrauschen.

```
entity FIX POINT ADD is
port( A : in bit vector(15 downto 0);
                                           -- s3012 Format
      B : in bit vector(15 downto 0);
                                           -- s1014 Format
      RESULT : out bit vector(15 downto 0) -- s4Q11 Format
);
                                    Auf welche Weise ist das
end FIX POINT ADD;
architecture A of FIX POINT ADD is
                                        Ergebnis Q-Format
component N BIT ADD is
                                        definiert?
   generic( N: integer:=8);
        port (A, B :in bit vector(N-1 downto 0);
              CI :in bit;
               SUM: out bit vector(N downto 0));
end component;
constant CI: bit :='0';
signal OPA, OPB: bit vector(15 downto 0); -- 16 Bit
signal TEMP RES: bit vector(16 downto 0);
begin
                               Anpassung der Kommastelle
    OPA <= A;
    OPB <= B(15) &B(15) &B(15 downto 2);
                                                -- 2 + 14 Bit
ADD: N BIT ADD
                            Parametrisierung auf 16 Bit!
    generic map (N=>16)-
    port map ( A=>OPA, B=>OPB, CI=>CI, SUM=>TEMP RES);
    RESULT <=TEMP RES(16 downto 1);</pre>
end A;
```

04.12.2018

# **Arithmetik in VHDL (1)**

• Die Verwendung Arithmetik Operatoren erfordert entweder den Datentyp signed oder unsigned und die Einbindung der Bibliothek ieee.numeric\_std:

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
...
signal OPA, OPB: signed(17 downto 0;
signal PROD: signed(35 downto 0);
...
PROD <= OPA * OPB;</pre>
```

 Tabelle der synthesefähigen Vergleichsoperatoren:

Vergleichsoperator	Bedeutung	Beispiel	
=	gleich	when A = B	
/=	ungleich	when A /= B	
<	kleiner	when A < B	
<=	kleiner oder gleich	when A <= B	
>	größer	when A > B	
>=	größer oder gleich	when A >= B	

# **Arithmetik in VHDL (2)**

#### • Tabelle der synthesefähigen Arithmetikoperatoren:

Operator	Bedeutung	Beispiel	Synthesefähigkeit	
+	Addition	Y <= A + B	synthesefähig	
•	Subtraktion	Y <= A - B	synthesefähig	
abs	Absolutwertbildung	Y <= abs(A)	synthesefähig	
*	Multiplikation	Y <= A * B	synthesefähig	
/	Division	Y <= A / B	meist nicht synthesefähig	
**	Potenzbildung	Y <= 2**A	nur Potenzen von 2 erlaubt (Links-Schieben)	
mod	Rest der Division A/B Das Vorzeichen des Ergebnisses ist gleich dem von B.	Y <= A mod B	synthesefähig falls B Zweierpotenz	
rem	Rest der Division A/B.  Das Vorzeichen des  Ergebnisses ist gleich  dem von A.	Y <= A rem B	synthesefähig falls B Zweierpotenz	

# **Arithmetik in VHDL (3)**

#### • Tabelle der synthesefähigen Arithmetikoperatoren (Forts.):

Operator	Bedeutung	Beispiel	Synthesefähigkeit
shift_left()	Links schieben um N Bit	Y <= shift_left(A, 3)	synthesefähig; die höchstwertigen Bits gehen verloren, rechts wird mit Nullen aufgefüllt
shift_right()	Rechts schieben um N Bit	Y <= shift_right(A, 3)	synthesefähig; die niederwertigen Bits gehen verloren, links wird vorzeichengerecht ergänzt
rotate_left()	Links rotieren um N Bit	Y <= rotate_left(A, 2)	synthesefähig; die links heraus geschobenen Bits werden rechts hinein geschoben
rotate_right()	Rechts rotieren um N Bit	Y <= rotate_right(A, 2)	synthesefähig;die rechts heraus geschobenen Bits werden links hinein geschoben

### **Arithmetik in VHDL (4)**

Wichtige Konversionsfunktionen der Bibliothek ieee.numeric\_std:

Konversionsfunktion	ARG1	ARG2	Ergebnistyp
to_integer(ARG1)	unsigned signed	-	integer integer
unsigned (ARG1)	signed std_logic_vector	-	unsigned unsigned
to_unsigned(ARG1,ARG2)	natural	Anzahl der unsigned Bits	unsigned
signed(ARG1)	unsigned std_logic_vector	- -	signed signed
to_signed(ARG1,ARG2)	integer	Anzahl der signed Bits	signed
resize(ARG1,ARG2)	signed unsigned	Anzahl der Bits des Ergebnisses	signed unsigned

# Der Datentyp integer (1)

- Kein Zugriff auf einzelne Bits einer integer-Zahl möglich.
- Unterstützt keinen automatischen Zahlenbereichsüberlauf, so wie er in HW existiert.
- integer (vorzeichenbehaftete) oder natural (vorzeichenlose) Zahlen verwenden ohne weitere Einschränkung des Zahlenbereichs immer 32-Bit-Zahlen => verwende eine subtype-Deklaration:

```
subtype INT_4BIT is integer range -8 to 7;
signal A,B,SUM : INT_4BIT;
begin
...
SUM <= A + B;
...</pre>
```

# Der Datentyp integer (2)

#### Operationen über Integer:

```
+ binary oder unary
- binary oder unary
- * Multiplikation
- / Division
- mod Modulo
- rem Remainder
- abs Absolutwert
- ** Exponent
```

10. Datenpfadkomponenten

# Der Datentyp integer (3)

Indizierter Zugriff auf einzelne Bits eines Signalvektors mit dem Datentyp integer

- Weitere Anwendungen:
  - Multiplexer, Demultiplexer
  - RAM- und ROM-Speicher

Beachte die beiden erforderlichen Datentypkonversionen!

#### **Datentypen in VHDL**

