# 龚开宸

手机:18270359936 · 邮箱:gongkch2024@shanghaitech.edu.cn

性别:男 · 籍贯:江西



# 基本信息

本科 GPA: 3.72/4

本科专业排名: 12 / 211 (5.3%)

语言技能: CET-4: 571 CET-6: 568

本科就读院校:南昌大学计算机科学与技术 (211 工程,双一流建设高校) 2020-2024 研究生在读院校:上海科技大学计算机科学与技术 (双一流建设高校) 2024-2027

# 项目经历

## XV6 内核增强

- 项目概述: 基于类 Unix 的 XV6 操作系统,深入阅读源码及官方文档,重点在性能优化和底层调试。
- **系统调用实现**:增加了 **Backtrace** 和 **Sysinfo** 等系统调用,其中 **backtrace** 通过栈帧打印函数调用链,提高了调试效率; **sysinfo** 可监控当前可用内存和非阻塞进程数量,从而有效监控系统运行状态。
- **内存分配器改进**: 重新设计 XV6 的内存分配机制,为每个进程维护独立的空闲内存链表,减少 **kalloc** 中的锁竞争,提高并发性能与内存分配效率。
- **写时复制 (COW)**: 在使用 **Fork** 创建子进程时,先共享物理页面,只有在写操作时才为子进程分配实际物理内存,从而显著提升资源利用率。

#### 一生一芯第六期 B 线

- 整体架构: 基于 Chisel/Verilog 搭建的 RV32IM 流水线处理器,支持异常处理并可运行 RT-Thread 操作系统,通过 AXI 总线与外设交互。
- **软件模拟器**: 实现了 RV32E 指令集的行为级模拟器 NEMU, 支持多种 Trace 点与迷你调试器功能, 便于观察处理器状态并分析性能瓶颈。
- **差分测试**: 利用开源模拟器 **spike** 校准 **NEMU**,再以 **NEMU** 为基准校准硬件设计,实现软硬件一致性验证。

#### 基干 RISC-V 的流水线仿真器

- 功能概述: 使用 C++ 构建单发射、乱序执行的五级流水线模拟器,支持二级 Cache、虚拟内存和简易分支预测。
- Cache 设计: 提供可配置的 Non-Inclusive Cache,包括可定制的 Cache Line 大小、写回策略等,以提升缓存性能。
- 虚拟内存: 使用二级页表实现虚拟内存映射,一级与二级页面索引均为10位,提高内存管理效率。
- **乱序执行**: 分别采用 Scoreboard 和 Tomasulo 算法,实现乱序执行与流水线调度,减少指令阻塞并提升 吞叶量。
- 可视化调试: 基于 vue-press 构建了可视化调试器,能够实时监控流水线状态和性能指标,便于快速定位瓶颈。

## 编程技能

熟悉 cpp / c、java、python、Android 开发以及 Linux 系统的使用。

# 荣誉奖项

2021-2022 学年一等奖学金、优秀共青团员、社会活动积极分子等。

## 社会活动

- 南昌大学新媒体研发部成员,为部门同学提供 Linux 基础的课程培训。(2021-2023)
- 南昌大学百年校庆志愿者 (2021),第八届互联网+创新创新业大赛志愿者 (2021)。活动期间,为老师,同学提供技术支持。