TÀI NGUYÊN VÀ TIMING — BRIDGE + UART

Top uart_avalon: Avalon–APB Bridge + APB Slave + Register File / FIFO + baud + TX/RX + IRQ

Logic elements	LUT 4 đầu vào	Flip-flop	RAM / DSP / PLL
541 / 114.480	**461**	**323**	**2 M9K / 0 / 0**

Khối (hàng cha gồm khối con)	LE	LUT	FF	RAM bit	M9K
Tổng bridge + UART	541	461	323	272	2
Avalon–APB Bridge	117	92	57	0	0
UART core (bao gồm các khối dưới)	439	384	266	272	2
APB Slave	43	22	34	0	0
Register File (bao gồm 2 FIFO)	232	201	150	272	2
TX FIFO	47	30	39	128	1
RX FIFO	61	52	41	144	1
Baud generator	55	55	17	0	0
TX core	52	51	27	0	0
RX core	69	68	31	0	0

LE có thể chứa đồng thời LUT và FF. Không cộng các hàng cha/con hoặc cộng LUT + FF để suy ra LE.
Hierarchy có thể chia sẻ tài nguyên do tối ưu/packing; dùng hàng tổng để báo cáo toàn thiết kế.

Clock 50 MHz • Fmax 101.53 MHz • Setup slack +10.151 ns

Slow corner 1,2 V / 85 °C; hold nhỏ nhất qua 3 corner: +0.137 ns; TNS = 0.

Không có đường clock/input/output chưa ràng buộc. Fmax là kết quả fit IP độc lập, khác baud UART.

POWER VÀ ĐIỀU KIỆN ĐÁNH GIÁ

Power Analyzer: VCD RTL loopback 32 frame đã kiểm tra dữ liệu • 50 MHz • 8N1 • junction 25 °C

Chỉ số	Ước tính	Phạm vi / ý nghĩa
Core dynamic	4.34 mW	IP độc lập, gồm clock / routing / RAM
Core static	98.12 mW	Công suất nền của cả FPGA
I/O thermal	40.73 mW	Cấu hình I/O của benchmark
Total thermal	143.18 mW	Cả chip trong benchmark; không phải riêng UART
Confidence	LOW	Chưa đủ hoạt động netlist từ VCD RTL

Cách dùng số liệu power trong báo cáo

Core dynamic 4,34 mW là ước tính tham khảo của workload đã mô phỏng.

143,18 mW không phải công suất riêng UART, cũng không phải công suất cả board DE2-115.

PHƯƠNG PHÁP

- Tổng hợp và place-and-route top uart_avalon trên Cyclone IV E, seed 1; không gồm Nios V / RAM SoC.
- 93 virtual pins cho biên IP, chỉ clk là pin vật lý. Bus Avalon không bị mô hình thành chân I/O ngoài chip.
- VCD: TX nối RX; mẫu 00 / FF / 55 / A6; polling Avalon, IRQ enabled; divider 27 (~115.740,74 baud).
- VCD cấp hoạt động cho 30,4% tín hiệu, 77,7% tín hiệu thanh ghi; phần còn lại chủ yếu vectorless.
- Để tăng độ tin cậy: VCD netlist sau fit với workload xác định, hoặc đo nguồn phần cứng.

CHẠY LẠI

bash UART/fpga/metrics/run.sh

Báo cáo chi tiết: docs/reports/UART_Quartus_metrics.md; raw reports: fpga/build/metrics/output_files/.