

数字电路 (EE2502) 复习

A. M. T. 2024/12/31

◇ 第一章 数字逻辑 ◇

- 模拟信号与数字信号
- 正负逻辑: 正逻辑 1 高 0 低
- 实际矩形脉冲参数:
脉冲宽度 t_w (从 50% 到 50%)
上升、下降时间 (从 10% 到 90%, 单侧)
占空比: $q = \frac{t_w}{T} \times 100\%$
- 数制转换 (2B, 4, 8O, 10D, 16H); 四舍五入规则
2-10 转换: 乘二取整 & 除二取余
将十进制数 23 转换成二进制数。



将十进制数 (0.706) 转化为二进制数, 误差要小于 2^{-10}
求二进制数表达式中的各系数 K_i



2-4-8-16 转换: 多位化一位, 一位化多位

- 无符号二进制运算
- 原码、反码、补码:
正数的原码、反码、补码相同
负数: 原码符号位不变, 数值位取反得到反码;
反码加一得到补码
负数补码求原码: 符号位不变, 数值位取反, 再加一


8位二进制数据	无符号十六进制数	原 码	反 码	补 码	无符号十进制数
00000000	00H	+0	+0	+0	0
00000001	01H	+1	+1	+1	1
00000010	02H	+2	+2	+2	2
.....					
01111100	7CH	+124	+124	+124	124
01111101	7DH	+125	+125	+125	125
01111110	7EH	+126	+126	+126	126
01111111	7FH	+127	+127	+127	127
10000000	80H	- 0	- 127	- 128	128
10000001	81H	- 1	- 126	- 127	129
10000010	82H	- 2	- 125	- 126	130
.....					
11111100	FCH	- 124	- 3	- 4	252
11111101	FDH	- 125	- 2	- 3	253
11111110	FEH	- 126	- 1	- 2	254
11111111	FFH	- 127	- 0	- 1	255

- 有符号二进制运算 (补码运算); “10000” 特殊注意
方法: 补码相加, 再把补码翻译成原码
- 溢出 (进位位与符号位相反) 位扩展
- 二—十进制码 (BCD 码): 注意“10”是两位!!
BCD: Binary Coded Decimal
有权码、无权码
8421BCD 码 (跟二进制前九个一样), 5421, 2421
余三码 (8421+3)
- 格雷码 (相邻数每次只有一个码变化)
- ASCII (American Standard Code for Information Interchange) 码
- 二值函数 (只表示对立逻辑, 不分大小、正负)
- 基本逻辑运算的逻辑函数与符号 (异或⊕同或⊙)

◇ 第二章 逻辑代数与逻辑计算 ◇


- 逻辑代数运算律: 结合律、吸收率
$$A + BC = (A + B)(A + C)$$
$$A(B + C) = AB + AC$$
$$A + AB = A$$
- 摩根定律:
$$A + B + C = \overline{\overline{A} \cdot \overline{B} \cdot \overline{C}}$$
$$\overline{A \cdot B \cdot C} = \overline{A} + \overline{B} + \overline{C}$$

- 代入规则
- 反演规则 (与或互换、原变量反变量互换、10 互换)
- 对偶规则 (与或互换、10 互换)
(注意: 加括号!!!)
- 最小项: 乘积每个出现且仅出现一次; 最小项表达式
- 最小项的唯一性、相邻性
- 最小项的编号: $\overline{A}BC = 011 = m_3$
- *最大项: 和每个出现且仅出现一次; 最大项表达式
- 五类基本表达式的转化*



- 卡诺图化简法 (对边相邻性): 填写、合并、相加


三变量卡诺图



- **无关项：任意项（结果任意）+约束项（输入约束）**
- **任意项：**对应于变量的某些取值下，函数值可以是任意的，并不影响电路的功能
- **约束项：**输入变量的取值不是任意的，某些输入变量的取值不能出现，对应的最小项恒等于 0，这些恒等于 0 的最小项称为约束项（这两种均填写×）

◇ 第三章 逻辑门电路 ◇


- 二极管的开关特性（静态，动态）
- 二极管**从导通到截止需要一定时间**，从截止到导通的时间可以忽略不计
- **产生反向恢复过程的原因：消除存储电荷需要时间**
- 电荷存储效应（扩散电容）



- 结电容：
反向偏置：势垒电容
正向偏置：扩散电容（为主，也有势垒电容，很小）
- 三极管的开关特性（BJT: bipolar junction transistor）
- 三极管发射区的掺杂浓度 $\gg$ 基区掺杂浓度；基区要制造得很薄且浓度很低
- 截止区、放大区、饱和区
动态特性：延迟时间（输入上跳变—上升至 $0.1I_{CS}$ ）、上升时间（ $0.1I_{CS}$ — $0.9I_{CS}$ ）、存储时间（输入下跳变—下降至 $0.9I_{CS}$ ）、下降时间（ $0.9I_{CS}$ — $0.1I_{CS}$ ）

【TTL】


- TTL（三极管—三极管逻辑 transistor-transistor logic）
反相器电路：输入级、中间级、输出级




输入级：提高工作速度，快速拉走 T_2, T_3 电荷使之截止；
推挽式输出级：提高开关速度（输出波形具有快速的前后沿）和负载能力（低输出阻抗）

- D 作用：确保 T_4 可靠截止


➤ TTL 与非门




➤ TTL 或非门




- TTL 与或非门





- TTL 异或门



- 电压传输特性、输入输出电平范围、**噪声容限**、**扇入、扇出系数**、传输延迟时间、功耗
- **TTL 电平标准：**



- **噪声容限：**数字逻辑电路在最差情况下所允许输出与输入信号电平之差：



➤ **扇入系数** (门电路的输入端个数) 3 输入与门就是 3

➤ **扇出系数**

低电平时灌电流: 负载门的个数增加, 总的灌电流增大, 会使 T_3 脱离饱和, 输出低电平升高, 脱离标准低电平的电压; $N_{OL} = \frac{I_{OL}}{I_{IH}}$

高电平时拉电流: 负载门的个数增加, 总的拉电流增大, R_{C4} 压降增大, 会使输出高电平降低, 脱离标准高电平的电压; $N_{OH} = \frac{I_{OH}}{I_{IH}}$

取 $N_O = \min\{N_{OL}, N_{OH}\}$

➤ **延迟时间** 的大小一般是从信号幅度的 **50%** 处计算:

t_{PLH} : 输出电压由低跳变为高的传输延迟 (low-high)

t_{PHL} : 输出电压由高跳变为低的传输延迟 (high-low)

➤ 动态功耗: 状态转换的瞬间, 尤其是输出由低向高转换时, 图腾柱电路 T_4 的导通先于 T_3 的截止, 出现尖峰电流 (交迭偏置电流)

【OC 门 & TTL 三态门】

➤ **普通 TTL 门电路不能进行线与**: 若两个门电路输出不同的电平, 则门电路 G_1 的 T_4 和门电路 G_2 的 T_3 , 或门电路 G_1 的 T_3 和门电路 G_2 的 T_4 之间会形成低阻通道, 从而产生很大的电流, 有可能导致器件损坏

➤ 集电极开路门 (OC 门)

➤ 缺点: 上拉电阻 R_P 限制了工作速度; 带负载能力下降

➤ **应用: 线与、电平转换、驱动器**

➤ **上拉电阻**: (1) 低电平时

$$I_{OL(max)} = \frac{V_{CC} - V_{OL(max)}}{R_{P(min)}} + mI_{IL}$$

(2) 高电平时

$$R_{P(max)} = \frac{V_{CC} - V_{OH(min)}}{mI_{IH} + nI_{OZ}}$$

➤ **TTL 三态门: 高电平、低电平、高阻态**


CS=0 时输出 L 上下均呈高阻, 相当于断开, 称为高阻态 (既非高又非低); 使能控制

➤ 只能有一个驱动门工作, 可以有多个接收门工作

➤ 用于总线结构、数据双向传输



【CMOS】

➤ 沟道增强型 MOS 管的工作原理、符号表示



截止区、可变电阻区、恒流区

➤ CMOS (complementary metal-oxide-semiconductor) 反相器



➤ CMOS 反相器电压传输特性

➤ 特点: (1) 静态功耗极低

总有一个管子截止, 电流极小, 只有 III 区出现大电流。

(2) 抗干扰能力强

(3) 电源利用率高, $V_{OH} = V_{DD}$


(4) 输入阻抗高, 输出阻抗低, 负载能力强

➤ 动态功耗: $P_A = P_T + P_C = (C_{PD} + C_L) \cdot f \cdot V_{DD}^2$
(大电流功耗+负载电容充放电功耗)


两个等效电容称为**功耗电容、负载电容**

➤ CMOS 和 TTL 都会有瞬态尖峰电流 (动态功耗)

➤ **COMS 与非门、或非门**




与非门




或非门

➤ 带缓冲极的 CMOS 电路




带缓冲极的2输入与非门



与非门或非门互换!!

➤ CMOS 漏极开路门 (OD 门)



➤ OD 门上拉电阻选择

(OD 门从低电平到高电平的转换速度比普通门慢得多, 因为高电平接通时有个大上拉电阻)

(1) 低电平时

$$R_{p(min)} = \frac{V_{DD} - V_{OL(max)}}{I_{OL(max)} - mI_{IL}}$$

(2) 高电平时


$$R_{p(max)} = \frac{V_{DD} - V_{OH(min)}}{mI_{IH} + nI_{OZ}}$$

$$R_p(min) < R_p < R_p(max)$$


➤ COMS 三态门

➤ COMS 传输门


➤ 双向传输, 输入端输出端可以互易




3、COMS传输门工作状态速记



➤ 传输门构成异或门、双向模拟开关:



➤ CMOS 复杂电路:



- 逻辑符号变换
- 逻辑门电路注意事项
- 双极性、单极性

◇ 第四章 组合逻辑电路 ◇

➤ 组合逻辑电路: 输出状态只决定于同一时刻各输入状

态的组合, 而与先前状态无关

- 奇校验电路、偶校验电路、优先级电路
- 可逆 4 位码变换电路


➤ 竞争—冒险: **1 冒险 ($A \cdot \bar{A}$) 与 0 冒险 ($A + \bar{A}$)**

由于不同通道上信号延迟时间的不同造成在电路输出端可能产生尖峰脉冲(毛刺)的现象叫竞争—冒险

➤ **消除: 消除互补变量、增加乘积项 (注意一下应该输出什么!!)、输出端并电容**


➤ A. 编码器、优先编码器; **编码器的扩展**

若干个输入 (2^N) 转换为二进制码输出 (N 位)




➤ B. 译码器 (74138) 地址译码; **译码器的扩展**

二进制码 (N 位) 转换为 2^N 个输出




译码器实现逻辑功能 (最小项!) $m_0 + m_2 + m_4 + m_7$




➤ C. 代码变换器; **七段显示译码器**

显示译码器: 用于驱动显示器件的译码器, 它可以将数码或字符的**二进制代码“还原”成相应数码或字符的驱动代码**

共阳极:




共阴极:




➤ 灭灯功能：

时间显示（24小时、分钟）


- ① 灯测试输入（ $\overline{LT}$ ）：1
- ② 灭灯输入（ $\overline{BI}$ ）：最左边为0时，灭灯（0）；其余不灭灯（1）
- ③ 锁存使能输入（ $\overline{LE}$ ）：0




- ❖ 灭灯输入 $\overline{BI}/\overline{RBO}$ ：关闭
- ❖ 试灯输入 $\overline{LT}$ ：关闭
- ❖ 动态灭零输入 $\overline{RBI}$ 和动态灭零输出 $\overline{RBO}$
- ❖ 将 $\overline{BI}/\overline{RBO}$ 和 $\overline{RBI}$ 配合使用，可以实现多位数显示时的“无效0消隐”功能



➤ D. 数据分配器；译码器实现数据分配




➤ E. 数据选择器（多路器）；




$$Y = D_0 \overline{A_1} \overline{A_0} + D_1 \overline{A_1} A_0 + D_2 A_1 \overline{A_0} + D_3 A_1 A_0$$

➤ 数据选择器的数据位数（宽度）扩展：



N片74151可以组成一个N位的8选1数据选择器。


数据选择器的通道扩展：



例：两片74151组成一个16选1的数据选择器

➤ F. 数值比较器


7485数值比较器



➤ 数值比较器的扩展

串联方式：低4位的比较结果作为高4位的条件；n次

串联扩展则比较时间需要 n 倍比较器的延迟时间




并联方式：n组比较并行进行；每组的比较结果再进行


一次比较，总共只需 2 倍的比较器延迟时间

第五章 锁存器与触发器

➤ 基本双稳态电路




【SR 锁存器（或非门）】



S	R	Q	/Q
0	1	0	1
1	0	1	0
0	0	不变	不变
1	1	0	0

- 不定态:当 S 和 R 输入端同时为 1 时, Q, /Q 输出均为 0; **若 S 和 R 输入又同时由 1 跳为 0, 产生不定态**
- 约束 (SR=0) **(S 置 1, R 清零)**
- **$Q^{n+1} = S + \bar{R}Q^n, SR = 0$**
- **S, R 均为高时(无论是否不定) Q 与 /Q 不一定相反!!**
- 输入信号的高电平持续时间应大于 $2t_{pd}$, 才能得到稳定的输出


【SR 锁存器 (与非门)】



S	R	Q	/Q
0	1	1	0
1	0	0	1
1	1	不变	不变
0	0	1	1

- 不定态:当 S 和 R 输入端同时为 0 时, Q, /Q 输出均为 1; **若 S 和 R 输入又同时由 0 跳为 1, 产生不定态**
- **$Q^{n+1} = \bar{S} + RQ^n, S + R = 1$**



【逻辑门控 SR 锁存器】




- 缺陷: (1) 在一个使能脉冲有效期间, 锁存器发生多次翻转的现象叫做**空翻** (2) 毛刺导致误判

【D 锁存器】


- 逻辑门控 D 锁存器
- 传输门控 D 锁存器




- D 锁存器动态特性: 建立时间 t_{su} 、保持时间 t_h 、脉冲宽度 t_w



- 锁存器 (电平) 与触发器 (边沿) 的工作原理
- 主从触发器 (SR & D)



(SR)



(D)

- **异步 (!!!) 清零—置数主从 D 触发器**
- 使能控制主从 D 触发器
- 使能端不工作时相当于**维持态!**
- 维持—阻塞 D 触发器
- D 触发器动态特性: 建立时间、保持时间、触发脉冲宽度、最高时钟频率

- **SR 触发器逻辑功能: $Q^{n+1} = S + \bar{R}Q^n, RS = 0$**
- 置位、复位、保持、禁用

- **JK 触发器逻辑功能: $Q^{n+1} = I\bar{Q}^n + \bar{K}Q^n$**
- 保持、翻转、置 0、置 1

- **T 触发器逻辑功能: $Q^{n+1} = T\bar{Q}^n + \bar{T}Q^n = T \oplus Q^n$**
- 保持 (T=0 保持)、计数 (T=1 翻转)

- **T' 触发器逻辑功能: $Q^{n+1} = \bar{Q}^n$ (T=1): 计数**

- **D 触发器逻辑功能: $Q^{n+1} = D$ 随 D 变化**

- **触发器读的是触发沿前一小点时刻的电平!**

- 特性表、特性方程、特性转换图

- **触发器的转化**

5.5.11 试用 T 触发器和必要的门电路实现 D 触发器的逻辑功能。

解: 为了确定驱动 T 触发器 T 端的组合逻辑, 首先应列出 D 触发器的特性表, 并在该表右侧逐行列出对 T 触发器的驱动要求, 即 T 端所要求的逻辑值。如果 Q^n 到 Q^{n+1} 状态不变, 则 $T=0$; 如果 Q^n 到 Q^{n+1} 状态翻转, 则 $T=1$ 。得到的真值表如表题解 5.5.11 所示。


表题解 5.5.11

D	Q^n	Q^{n+1}	T
0	0	0	0
0	1	0	1
1	0	1	1
1	1	1	0

然后根据真值得到 T 端的驱动方程

$$T = \bar{D}Q + D\bar{Q}$$

最后根据驱动方程画出用 T 触发器实现 D 触发器逻辑功能的逻辑图, 如图题解 5.5.11 所示。



- ※题型：输出波形分析

◇ 第六章 时序逻辑电路 ◇

【基本概念与表示方法】


- 定义：该时刻输入+过去状态共同决定输出（反馈）
- 输出方程** ($Z=Z(X, Q)$)
- 驱动方程** (激励方程) ($Y=Y(X, Q)$)
- 状态方程** ($Q^{n+1}=Q^{n+1}(Y, Q^n)$)
- 状态机 (state machine)
- 同步时序逻辑、异步时序逻辑

➤ Mealy 型 (X, Q 共同决定) / Moore 型 (仅由 Q 决定)

- 描述方法：逻辑方程式、状态表、状态图、时序图
- Mealy 状态表 v.s. Moore 状态表

输入		X
次态/输出	现态	
		Q^n
		Q^{n+1}/Z
$Q_1^n Q_0^n$		
0 0		
0 1		
1 1		
1 0		
		Z
		0
		0
		1
		0

- Mealy 状态图：输入 X 时输出 Z，并按箭头状态转换



- Moore 状态图：输入 A 时输出 Z，并按箭头状态转换
- 时序图：即波形图

【时序逻辑电路的分析】

- 判断同步异步、判断 Mealy & Moore
 - 写出三大方程，异步时序逻辑电路写出时钟信号表达式，标注上升下降沿触发
 - 列状态转换表和状态转化图
 - 画时序图
 - 分析电路功能（有效、无效状态，圈里圈外）
- 电路进入无效状态时，在 CP 脉冲作用下电路可以自动返回到有序序列，称为电路具有**自启动能力**
 - 异步时序逻辑（状态表加上时钟 CLK）

Q_1^n	Q_0^n	CP_0	CP_1	$Q_1^{n+1} Q_0^{n+1} / Z$
0	0	↑	↑	11 / 0
0	1	↑	0	00 / 0
1	0	↑	↑	01 / 0
1	1	↑	0	10 / 1

【同步时序逻辑电路设计】

- (e.g. 脉冲检测器)

 - 确定电路状态数，画原始状态图
 - 状态化简，最小化状态图

(在输入任何相同的条件下输出相同，而且向同一个次态转换→等价。等价状态都可以合并)


 - 状态编码、确定位数

- 根据触发器特点与状态转换表确定驱动信号
- 驱动信号 (J, K, ...) 和输出信号 (Z) 卡诺图化简
- 画出逻辑电路图 (用门符号)
- 检查自启动自校正能力，修改

【时序逻辑器件】


(A) 计数器

- 二进制计数器、非二进制计数器
- 计数器的**模**：(最大) 状态数，有几个状态就模几
- 异步加法计数器 (串行)




原理：低位 1—0 进位时高位翻转

- 异步减法计数器 (串行)



原理：低位 0—1 借位时高位翻转


- n 位 2 进制异步计数器延迟时间为 nt_{pd}**
- t_{pd} : 时钟输入到 Q 输出的传输延迟时间 (一级门延迟)
- 异步：串行，纹波计数器，慢，进位借位信号当 CP
- 二进制同步计数器 (并行)



- n 位 2 进制同步计数器延迟时间为 $1t_{pd}$**
- 同步可逆计数器
- 8421 十进制计数器
- 反馈清零法、反馈置数法 (两种)


➤ 异步清零 (有虚线少一个, 74161)、同步清零 (无, 74163)

- 74161 同步置数**，没有虚线
- 进位信号：到 1111 了进位端变成 1**
- 多片：并行进位 (上)、串行进位 (下)




(B) 寄存器、移位寄存器

- 存储 n 位二进制代码的寄存器要 n 位触发器。通常寄存器由最常用的 D 触发器组成
- 移位寄存器：串并转换



- 双向移位寄存器（多个控制信号）



◇ 第七章 半导体存储器 ◇

【只读存储器 ROM (Read-Only Memory)】


- **只读不写，数据非易失性**
PROM (Programmable ROM)
EPROM (Erasable Programmable ROM)
EEPROM (Electrical Erasable Programmable ROM)
快闪存储器 (Flash Memory)
- ROM 结构：**存储阵列（存储矩阵）、地址译码器、输出控制电路**
- 信号线：**地址线、数据线、控制线**（读写、片选）
- 通常有二极管、有 MOS 管存储 1 没有为 0（不一定！）；（分析时注意反相器！！易错）
- EPROM：浮栅：紫外线或 X 射线照射擦除
- EEPROM 和快闪：浮栅隧道效应放电
- 应用：数码显示；**实现逻辑函数**（最小项，注意顺序！！）（原理：输入是谁就把对应存好的数据放到输出端）

【随机存取存储器 RAM (Random Access Memory)】

- **可读可写，数据易失（掉电就丢失）**
- RAM 结构：**存储阵列（存储矩阵）、地址译码器、输入/输出控制电路**
- 信号线同上（3 类）
- **SRAM 存储单元：双稳态触发器**（基本双稳态电路、锁存器）（“6 管静态存储单元”）
- SRAM 管子多，功耗大，集成度低，但是**快，易控制**
- **DRAM 存储单元：MOS 管及其栅极电容**，利用电容器电荷存储效应（漏电流：刷新（再生））
- **DRAM 管子少，功耗小，集成度高**，但是慢、刷新控制复杂


【RAM 的扩展】

- 字长（位数）扩展



16位存储器系统

- 字数（深度）扩展：外加译码器（地址），控制芯片的片选输入端，高位地址传入译码器



用4片8K×8 RAM芯片构成32K×8位的存储器系统

【地址】

- 存储单元：1 位 (bit) 二值数据
- 字节 (byte)：8 位二进制数
- 字：每次读出的一组数据
- 字长：1 个字包含的位数（=数据线数目）
- 存储容量：字数×字长
- 地址：每个字一个编号（地址数=字数）
- 地址单元：构成 1 个字的（所有）存储单元（1 个地址单元中含 字长 个存储单元）
- **二进制地址码位数（地址线根数）**： $\log_2 N$ (N 个地址)
- 行列二维译码：同上，分开然后乘一下
- 行列地址分时送入：20 根地址线变为 10 根即可


◇ 第八章 FPGA 与 CPLD ◇

- **CPLD (Complex Programmable Logic Device)**：复杂可编程逻辑器件：基于**乘积项**
- 组合逻辑功能强、集成度低、无片内 RAM，连线资源较固定
- **FPGA (Field Programmable Gate Array)**：现场可编程门阵列：基于**查找表 (look-up-table)**
- 组合逻辑弱，时序逻辑强、集成度高、片内 RAM 与寄存器等丰富、连线资源丰富

◇ 第九章 脉冲波形的变换和产生 ◇

➤ 脉冲信号、脉冲电路

【CMOS 微分型单稳态触发器】



(1) 稳态: $V_1=0$, 电容 C 两端均为高;

(2) 触发信号: $V_1=1$, 由于电容两端电压不能突变, 正反馈 跳变到暂稳态;

(3) 电容充电 V_R 抬高, 输入信号脉冲短 ($R_D C_D < RC$), V_R 足够高引起反相时, 正反馈 恢复到稳态

(4) 经恢复时间电容放电 回初态

➤ 电容从 0 充电到 V_{DD} , 达到 V_{th} 停止:

$$t_w = RC \ln \frac{V_{DD}}{V_{DD} - V_{th}}$$

取 $V_{th} = \frac{1}{2} V_{DD}$ 时, $t_w = 0.7RC$

➤ 恢复时间: 电容放电 $t_{re} = (3 \sim 5)RC$

➤ 最高工作频率:

$$f_{max} = \frac{1}{t_w + t_{re}}$$

➤ 二极管 D 的作用:

(1) 钳位二极管 (保护), 使 $V_R = V_{DD} + 0.6V$, 避免 t_2 时刻 V_{O1} 上跳使 V_R 上跳过高

(2) 减少电路的恢复时间, 放电时, 二极管与电阻并联, 而二极管的正向电阻远小于 R


➤ 输入端微分电路作用: 使加到触发器的触发信号变窄

➤ G_2 输出端反相器的作用: 改善输出波形下降沿缓慢的问题 (触发脉冲太宽把正反馈整没了)

➤ R, R_d 取值: COMS 无限制, TTL: $R < 0.7k\Omega$, $R_d > 2k\Omega$

➤

【积分型单稳态触发器】



(1) 稳态: $V_1=0$, 电容 C 充满电, 输出低

(2) 触发信号: $V_1=1$, 由于电容两端电压不能突变, V_b 维持高, G_2 导通, 输出高

(3) 电容放电 V_b 降低, 输入脉冲足够长 不控制 G_2 , V_b 足够低引起 G_2 翻转时, 输出低

(4) 经恢复时间电容充电 回初态

➤ 电容从 V_{DD} 放电到 0, 达到 V_{th} 停止:

$$t_w = RC \ln \frac{V_{DD}}{V_{th}}$$

取 $V_{th} = \frac{1}{2} V_{DD}$ 时, $t_w = 0.7RC$

➤ 恢复时间、最高工作频率同上

➤ 积分型特点: 抗干扰强、无正反馈边沿差

【集成单稳态触发器】

➤ 可重复触发、不可重复触发

➤ **74121 不可重复触发!!**

➤ 状态表读取: 74121 输出上升脉冲的条件: $\overline{A_1 A_2 B} \uparrow$

➤ 定时连法:




➤ 单稳态触发器应用: 定时、延时、噪声消除(脉宽鉴别)

【施密特触发器】

➤ 电平触发

➤ 门电路组成的施密特触发器 ($R_1 < R_2$)



CMOS 反相器组成的施密特触发器

(1) V_1 从 0 开始升高, V_O 保持为低, 直到 V_1 达到 V_{th} , 正反馈 很快切换到 $V_O = V_{DD}$

$$V_{th} = \frac{R_1}{R_1 + R_2} V_{T+} \rightarrow \rightarrow$$

$$V_{T+} = \left(1 + \frac{R_1}{R_2}\right) V_{th}$$

(2) V_1 从 V_{DD} 开始降低, V_O 保持为高, 直到 V_1 达到 V_{th} , 正反馈很快切换到 $V_O = 0$

$$V_{th} = \frac{R_1}{R_1 + R_2} V_{T-} + \frac{R_2}{R_1 + R_2} V_{DD} \rightarrow \rightarrow$$

$$V_{T-} = \left(1 - \frac{R_1}{R_2}\right) V_{th}$$

$$(V_{DD} = 2V_{th} \text{ 时})$$

➤ 回差电压: ($V_{DD} = 2V_{th}$ 时)

$$\Delta V_T = 2 \frac{R_1}{R_2} V_{th}$$

➤ 施密特触发器应用: 波形变换、波形整形、抗干扰、幅度鉴别

【多谐振荡器 (无稳态电路)】

➤ 多谐振荡器特点:


(1) 电路中含有开关器件

(2) 电路中含有反馈延时环节

- 多谐振荡器作双相时钟发生器

$$T = RC \left(\ln \frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}} + \ln \frac{V_{T+}}{V_{T-}} \right)$$

(A) 门电路多谐振荡器 (频率稳定性差)



- 第一暂稳态 (0-1-0): 电容充电, V_c 升高带动 V_1 升高到 V_{th} , **正反馈为** (1-0-1) 进入第二暂稳态
- 第二暂稳态 (1-0-1): V_{02} 跳变到高 (从没电阻的一侧分析), 电容电压不变, V_c 升至 $V_{th} + V_{DD}$, (R_1 存在的情形二极管只能钳住 V_1 , 否则受二极管钳位 V_c 升至 $V_{th} + V_{DD}$), 之后右侧回路放电, V_c 带着 V_1 一起降到 V_{th} , **正反馈为** (0-1-0) 进入第一暂稳态; V_c 降至 $V_{th} - V_{DD}$ (R_1 存在, 否则受二极管钳位 V_c 升至 $-V_{DD}$), 之后电容又开始充电, ...
- 充电过程: $V_{th} - V_{DD}$ 充电到 V_{DD} , 达到 V_{th} 停止:

$$t = RC \ln \frac{v_c(\infty) - v_c(0)}{v_c(\infty) - v_c(t)} \rightarrow$$


$$T_1 = RC \ln \frac{2V_{DD} - V_{th}}{V_{DD} - V_{th}}$$

- 放电过程: $V_{th} + V_{DD}$ 放电到 0, 达到 V_{th} 停止:

$$T_2 = RC \ln \frac{V_{DD} + V_{th}}{V_{DD}}$$


- 振荡周期 $T_1 + T_2$, 取 $V_{th} = \frac{1}{2}V_{DD}$ 时, $T = 2.2RC$ ($RC \ln 9$)
- 若理想二极管无导通压降, $T = 1.4RC$ ($RC \ln 4$)

(B) 施密特触发器多谐振荡器




- 设初态 (0-1), 电容充电, V_c 升至 V_{T+} 翻转; 此后电容放电, V_c 降至 V_{T-} 翻转, ...
- 充电: V_{T-} 充到 V_{DD} , 到 V_{T+} 停止;
- 放电: V_{T+} 放到 0, 到 V_{T-} 停止;
- 振荡周期:

(C) 石英晶体多谐振荡器



- 两个谐振频率 f_s, f_p , 串联谐振型以 f_s 振荡, 并联谐振型在 $f_s \sim f_p$ 之间振荡;
- 只有频率为 f_s 的信号才能在电路中形成正反馈, 其它频率的信号均被衰减掉, (振荡器只有在 f_s 时满足起振条件起振) 振荡频率取决于晶体的振荡频率, 与电路的其它参数无关 (晶体的稳频作用)
- 同步触发误差
- 门控多谐振荡器 (特点: 同步性能好、起振快、频率范围大, 调节方便、频率稳定性较好)
- 环形多谐振荡器 (奇数个反相器/延迟线)




$$\text{频率: } \frac{1}{2(t_{pda} + T_d + t_{pdh})}$$

◇ 第十章 ADC 与 DAC ◇

- 数模转换器 (Digital-to-Analog Converter(-sion), DAC), 数字信号
- 模数转换器 (Analog-to-Digital Converter(-sion), ADC), 模拟信号

【DAC】


(A) 权电阻网络 DAC



$$v_0 = -R_f \sum i \quad (n \text{ 为位数})$$

$$v_0 = -V_{REF} \sum_{i=0}^{n-1} D_i 2^i$$

(B) 倒T形电阻网络 DAC




$$I = \frac{V_{REF}}{R}, v_0 = -R_f \sum i \quad (n \text{ 为位数})$$

$$v_0 = -\frac{R_f V_{REF}}{R} \sum_{i=0}^{n-1} D_i 2^i$$

速度快; /影响精度的因素: (1) 基准电压 (2) R-2R 电阻网络的比值一致性 (3) 每个开关的开关压降要相等, 为保证电流从高位到低位按 2 的幂次方递减, 要求模拟开关的导通电阻也相应按 2 的幂次方递增, 即导通电阻的阻值应是 R-2R 电阻网络的一部分 (4) 运放的零点漂移要小

(C) 权电流型 DAC




(n 为位数, 注意正负号!!)

$$v_0 = +\frac{I}{2^n} R_f \sum_{i=0}^{n-1} D_i 2^i$$

- DAC 单极性输出 (同相、反相)
- DAC 双极性输出

LSB: least significant bit; MSB: most significant bit

- (1) 最高位取反, 补码变成偏移码, 给倒 T 形网络
- (2) 增加偏置电流, 大小为 $I/2$, V_B 与 V_{REF} 反号



- DAC 的变换精度 (分辨率、变换误差)
- **分辨率**: D/A 转换器也可以用能分辨的最小输出电压 (V_{LSB} , 最低 bit 为 1, 其余全为 0) 与最大输出电压 (V_{MAX} (V_{FSR}), 输入数码 bit 全为 1) 之比来表示其分辨率

$$\frac{V_{LSB}}{V_{FSR}} = \frac{1}{2^n - 1}$$

- **增益误差** (比例系数误差)、**零点误差** (失调误差)

差、非线性误差 (积分~ (INL) & 微分~ (DNL))


- DAC 的变换速度

【ADC】

- **取样**: 香农取样定理: $f \geq 2f_{max}$, 避免混迭
- **取样—保持** 电路 (Sample-and-Hold Amplifier, SHA)
- 取样阶段跟随, 保持阶段保持
- **量化单位**: Q, Δ , LSB
- **动态范围**: FSR (full scale range)
- **舍入法**: $\Delta = \frac{V}{2^n}$, ($V \sim \text{FSR}$)
- **截断法**: $\Delta = \frac{2V}{2^{n+1}-1}$, ($V \sim \text{FSR}$)
- 量化误差 = 量化值 - 实际值
- 舍入法 ($-Q/2, +Q/2$) 截断法 ($-Q, 0$)
- 量化噪声 (均匀分布) . 均方差值 (方差):

$$\sigma_e^2 = \frac{Q^2}{12}$$

(A) 并行比较型 ADC (温度计码)




输入模拟	比较器输出状态							数字输出		
	C07	C06	C05	C04	C03	C02	C01	D2	D1	D0
$0 \leq V_1 < V_{REF}/15$	0	0	0	0	0	0	0	0	0	0
$V_{REF}/15 \leq V_1 < 3V_{REF}/15$	0	0	0	0	0	0	1	0	0	1
$3V_{REF}/15 \leq V_1 < 5V_{REF}/15$	0	0	0	0	0	1	1	0	1	0
$5V_{REF}/15 \leq V_1 < 7V_{REF}/15$	0	0	0	0	1	1	1	0	1	1
$7V_{REF}/15 \leq V_1 < 9V_{REF}/15$	0	0	0	1	1	1	1	1	0	0
$9V_{REF}/15 \leq V_1 < 11V_{REF}/15$	0	0	1	1	1	1	1	1	0	1
$11V_{REF}/15 \leq V_1 < 13V_{REF}/15$	0	1	1	1	1	1	1	1	1	0
$13V_{REF}/15 \leq V_1 < V_{REF}$	1	1	1	1	1	1	1	1	1	1

$$\Delta = \frac{2}{15} V, \text{ 比较器, 优先编码器}$$

(B) 逐次比较型 ADC

移位寄存器 S	数据寄存器 D	DAC 输出电压 V_o'	输出数码当前值
1000 0000	1000 0000	5 (= $-D/2^{8*} V_{REF}$)	$D_7=1 (V_1 > V_o')$
0100 0000	1100 0000	7.5 (= $-D/2^{8*} V_{REF}$)	$D_6=0 (V_1 < V_o')$
0010 0000	1010 0000	6.25 (= $-D/2^{8*} V_{REF}$)	$D_5=1 (V_1 > V_o')$
0001 0000	1011 0000	6.875 (= $-D/2^{8*} V_{REF}$)	$D_4=0 (V_1 < V_o')$
0000 1000	1010 1000	6.5625 (= $-D/2^{8*} V_{REF}$)	$D_3=1 (V_1 > V_o')$
0000 0100	1010 1100	6.71875 (= $-D/2^{8*} V_{REF}$)	$D_2=1 (V_1 > V_o')$
0000 0010	1010 1110	6.796875 (= $-D/2^{8*} V_{REF}$)	$D_1=1 (V_1 > V_o')$
0000 0001	1010 1111	6.835937 (= $-D/2^{8*} V_{REF}$)	$D_0=1 (V_1 > V_o')$




Successive Approximation ADC (SAR)

n 位 ADC 完成一次变换需要 n 个时钟周期

(C) 分级并行比较型 ADC

(D) 流水线型 ADC

(E) 双积分型 ADC



双积分型 ADC 原理方框图

(1) 初态:

计数器清零, Q_n 控制开关 S_1 与 V_i 连接

开关 S_2 闭合, 电容器 C 存储电荷为零

(2) 第一次积分:

$+V_i$ 开始给 C 充电, $v_0 < 0$, 比较器输出高, 计数器开始工作, 直到计数器计满, 开关接到 $-V_{REF}$ 上, 第一次积分结束, $T_1 = kT_c$, k 为计数器量程

(3) 第二次积分:

$-V_{REF}$ 开始给 C 放电, 计数器仍工作, 到电容放电结束时比较器关闭, 计数器停止计数, 第二次积分结束, $T_2 = \lambda T_c$, 因为 $+V_i$ 比 V_{REF} 小, $\lambda < k$

$$v_p(v_{omin}) = -\frac{T_1 \bar{V}_1}{\tau} = -\frac{T_2 V_{REF}}{\tau}$$

$$\bar{V}_1 = \frac{\lambda}{k} V_{REF}$$

- 特点: 电压关系转换为时间关系; 主要用于直流电压的变换; 低功耗, 低成本高精度; 抗工频干扰 (积分求和)
- 变换速度; **取样率 (采样率)**: ADC 每秒钟取样 (AD 变换) 的次数, 单位为 kSPS, MSPS, GSPS
- 变换精度: **分辨率 (量化精度)**: ADC 对输入信号的分辨能力, 以量化电平 Q (最小量化单位) 表示 (一个最小位 (LSB, 码宽) 的大小)
- 输出二进制数的位数 n 、有效位表示