## Replacement of MC68000 Processor with MC68020 or MC68030 with Coprocessor Option for MC68881 and MC68882: MACH110

Advanced Micro Devices

Application Note by Christoph Niessen, Germany

## INTRODUCTION

The MC68000 processor is one of the most widely used processors in minicomputers<sup>1</sup>, peripherals<sup>2</sup> and controllers. The new processors in this family (MC68010, MC68020, MC68030 and MC68040) are of course, software compatible, but in addition it is not a trivial matter to integrate them into old hardware environments. After the 68020 for example, all buses have to be 32 bits wide and the processors can be expanded by a well thought-out coprocessor interface.

The new processors offer the following advantages:

- Higher clock frequency (up to 50 MHz for the MC68030)
- Doubled, external data buswidths (32 bit)
- Doubled, internal buswidths (32 bit)
- Fewer cycles per memory access (4 for the MC68000, 3 for the MC68020, 2 for the MC68030)<sup>3</sup>
- Improved microprogram with far fewer cycles per command
- Integrated cache

These advantages can be utilized only in part when a processor of this type is adapted to hardware that was designed only for the MC68000. The higher clock frequency and the doubled data buswidth for example, normally can not be implemented any more readily than the reduced number of clock cycles per memory access. The bus bandwidth of the MC68000 of 8 MHz amounts to a maximum of 16 bits\*8 MHz/4 cycles = 4 Mbytes/s, in contrast to 32 bit\*50 MHz/2 cycles = 100 Mbyte/s of an MC68030 at 50 MHz clock frequency. It is evident that the hardware of the computer can not keep pace with a processor of this type. For these reasons, the first attempts to replace the MC68000 were carried out only with the boundary conditions of equal clock frequency and 16-bit data buswidth. The first publications originate from the year 1985 from Motorola Corp. and for their adaptation, they needed the processors (MC68020/881) and an additional three PAL16R4A-15 and six resistors.

Other designs required up to 13 logic components. In spite of the expenses, the solutions could only be implemented at the thus yield enhanced performance of less than 50% in normal computation mode without FPU; in programs with FPU support, the performance rises considerably.

With the new, highly integrated logic components, like the MACH Chips by AMD, the entire circuit can be created in one component. With little extra expense, the following expansions can also be implemented:

- Bus interface for local expansions with the entire bus bandwidth
- Differing clock frequency for computer, microprocessor and coprocessor(s)
- Programmable (reduced) access times to parts of the computer that allow this

## INCOMPATIBILITIES OF THE PROCESSORS

To replace an MC68000 by an MC68020, the differences in the buses have to be compensated. These differences consist of the following points:

- The MC68020 does not have a synchronous bus interface for the peripheral components of the MC68xxx family
- The MC68020 reads the data right in the third clock cycle of a data transfer
- A different protocol is used for read-modify-write cycles
- The autovector-interrupt protocol is different

### MACH110

The MACH110 component by AMD is a programmable logic component with a typical PAL-structure. The complexity of two PAL22V16 is attained with two blocks of 16 macrocells each and three additional inputs. The 44-pin PLCC-housing takes up very little board space. Like all newer logic components, the macrocells are variously programmable (D- or T-flip-flop, inverter, OE...).

Now the pin-compatible MACH210 is twice as complex and can be used when the logic design will no longer fit into the MACH110-series after a "redesign."

<sup>&</sup>lt;sup>1</sup> Atari, Commodore, Apple etc.

<sup>&</sup>lt;sup>2</sup> Laser printer

<sup>&</sup>lt;sup>3</sup> Minimal values



## ABEL

The ABEL development environment by DATA I/O offers the possibility to design, optimize and simulate

- Designs in equation form
- As state diagram or
- As value table

With an auxiliary module, these designs can then be "fitted" into a MACH component; that is, the allocation of logic to the component resources can be implemented.

## DESIGN

The design consists essentially of a series of synchronous and asynchronous state machines. All state transi-

tions are secured against hazards and races. The function of the single modules has been demonstrated with test vectors via the simulator. The processors MC68020 and MC68030 are compatible for the applications stated here, so that this design is suitable for both.

The MC68000 internally doubles the clock, so that the external signals will be activated with both clock flanks. For this reason, not only the normal processor clock, but also the inverted processor clock has to be fed to the MACH component. In order that the local bus is expandable, several lines have to be equipped with OK-drivers. For the processor and coprocessor, timing sources, perhaps also differing timing sources, will have to be made available.

# Replacement of MC68000 Processor with MC68020 or MC68030 with Coprocessor Option for MC68881 and MC68882

Advanced Micro Devices

Application Note
by Christoph Neissen, Germany

## **EINLEITUNG**

Der Prozessor MC68000 ist einer der am weitesten verbreiteten Prozessoren in Kleinrechnem¹, Peripheriegeraten² und Steuerungen. Die neuen Prozessoren dieser Familie (MC68010, MC68020, MC68030 und MC68040) sind zwar softwarekompatibel aber nicht trivial in alte Hardware–Umgebungen zu integrieren. Ab dem 68020 sind zum Beispiel alle Busse 32-Bit breit und die Prozessoren sind durch ein gut durchdachtes Koprozessorinterface erweiterbar.

Die neuen Prozessoren bieten folgende Vorteile:

- Höhere Taktfrequenz (bis zu 50 MHz beim MC68030)
- Doppelte externe Datenbusbreite (32-Bit)
- Doppelte interne Busbreiten (32-Bit)
- Weniger Zyklen pro Speicherzugriff (4 beim MC68000, 3 beim MC68020, 2 beim MC68030)<sup>3</sup>
- Verbessertes Mikroprogramm mit deutlich weniger Zyklen pro Befehl
- Integrierte Caches

Diese Vorteile lassen sich nur teilweise nutzen wenn ein solcher Prozessor an eine Hardware angepaßt wird, die nur für einen MC68000 konzipiert ist. Die höhere Taktfrequenz und die doppelte Datenbusbreite lassen sich zum Beispiel normalerweise ebensowenig implementieren wie die reduzierte Anzahl der Taktzyklen pro Speicherzugriff. Die Busbandbreite des MC68000 mit 8 MHz beträgt maximal 16 Bit\*8 MHz/4 Zvklen=4 Mbyte/s im Gegensatz zu 32 Bit\*50 MHz/2 Zyklen=100 Mbyte/s eines MC68030 bei 50 MHz Taktfrequenz. Es ist offensichtlich, daß die Hardware des Rechners mit einem solchen Prozessor nicht mithalten kann. Aus diesen Gründen wurden die ersten Versuche den MC68000 zu ersetzen nur mit den Randbedingungen gleiche Taktfrequenz und 16-Bit Datenbusbreite durchgeführt. Die erste Veröffentlichung stammt aus dem Jahr 1985 von MOTOROLA und benötigt für die Anpassung außer den Prozessoren (MC68020/881) noch 3 PAL16R4A-15 und 6 Widerstände, Andere Konzepte benötigen bis zu 13 Logikbausteine. Trotz des Aufwandes sind die Lösungen nur bei der Taktfrequenz

Mit den neuen hochintegrierten Logikbausteinen wie den MACH-Chips von AMD ist die gesamte Schaltung in einem Baustein zu realisieren. Mit wenig Zusatzaufwand können auch noch folgende Erweiterungen implementiert werden:

- Busschnittstelle für lokale Erweitereungen mit der vollen Busbandbreite
- Unterschiedliche Taktfrequenz von Rechner, Mikroprozessor und Koprozessor(en)
- Programmierbare (reduzierte) Zugriffszeiten auf Teile des Rechners die dieses erlauben

## INKOMPATIBILITÄTEN DER PROZESSOREN

Für den Ersatz eines MC68000 durch einen MC68020 müssen die Unterschiede der Busse ausgeglichen weden. Diese Unterschiede bestehen in folgenden Punkten:

- Der MC68020 hat kein synchrones Businterface für die Peripheriebausteine der MC68xx-Familie
- Der MC68020 liest bereits im dritten Taktzyklus eines Datentransfers die Daten
- Bei Read-modify-write-Zyklen wird ein anderes Protokoll benutzt
- Das Autovektor-Interrupt-Protokoll ist unterschiedlich

## MACH110

Der Baustein MACH110 von AMD ist ein programmierbare Logikbaustein mit einer typischen PAL-Struktur. Mit zwei Blöcken mit je 16 Makrozellen und drei zusätzlichen Eingängen wird die Komplexität von 2 PAL22V16 erreicht. Das 44-pin PLCC-Gehäuse belegt nur wenig Platinenfläche. Wie bei allen neueren Logikbausteinen sind die Makrozellen vielfältig programmierbar (D-oder T-Flip-Flop, Inverter, OE...).

Mit dem Pin-kompatiblen MACH210 steht ein doppelt so komplexer Baustein zu Verfügung, der dann eingesetzt

des Rechners einsetzbar und bringen so Leistungssteigerungen von weniger als 50% im normalen Rechenbetrieb ohne FPU; bei Programmen mit FPU-Unterstützung steigt die Leistung dagegen erheblich.

<sup>&</sup>lt;sup>1</sup> Atari, Commodore, Apple etc.

<sup>&</sup>lt;sup>2</sup>Laserdrucker

<sup>&</sup>lt;sup>3</sup> Minimalwerte



werden kann, wenn der Logikentwurf nach einem "Redesign" nicht mehr in den MACH110er paßt.

## ABEL

Die Entwicklungsumgebung ABEL von DATA I/O bietet die Möglichkeit

- Designs in Gleichungsform,
- Als Zustandsdiagramm oder
- Als Wertetabelle

Zu enwerfen, optimieren und simulieren. Mit einem Zusatzmodul können diese Designs anschließend in einen MACH-Baustein "gefittet" werden, das bedeutet, daß die Zuordnung der Logik zu den Bausteinrecourcen durchgeführt wird.

### **ENTWURF**

Der Entwurf besteht im Wesentlichen aus einer Reihe von synchronen und asynchronen Zustandmaschinen. Alle Zustandsübergänge sind gegen Hazards und Races gesichert. Die Funktion der einzelnen Module ist mit Testvektoren durch den Simulator nachgewiesen. Die Prozessoren MC68020 und MC68030 sind für die hier betroffenen Anwendungen kompatibel, so das dieser Entwurf für beide geeignet ist.

Der MC68000 verdoppelt intern den Takt, so daß die externen Signale mit beiden Taktflanken aktiviert werden. Aus diesem Grund muß dem MACH-Baustein nicht nur der normale Prozessortakt, sondern auch der invertierte zugeführt werden. Damit der lokale Bus erweiterbar ist, müssen einige Leitungen mit OK-Treibern versehen weden. Für den Prozessor und Koprozessor müssen—eventuell auch unterschiedliche—Taktquellen bereitgestellt werden.

17752A-1




Figure 4-1. Block Diagram



## **DESIGN FILE**

```
module pak
title '68000->68020/68881 (68030/68882) (c) niessen, bode 1991'
                         device 'MACH110';
       pak01
" Socket input pins
                  pin istype 'neg';
       DTACK s
       VPA s
                          pin istype 'neg';
       CLK s
                         pin;
       RESET s
                         pin istype 'neg';
" Socket output pins
       AS s
                          pin istype 'neg, reg';
       LDS s
                          pin istype 'neg, reg';
       UDS s
                           pin istype 'neg, reg';
       VMA s
                          pin istype 'neg';
       BG s
                          pin istype 'neg';
                           pin istype 'buffer, reg';
       Ep
" Processor input pins
       BG p
                           pin istype 'neg';
       AS p
                          pin istype 'neg';
       DS p
                           pin istype 'neg';
       RnotW p
                           pin;
       RMC p
                           pin istype 'neg';
       SIZ1 p
                           pin;
       SIZO p
                           pin;
       FC2 p
                           pin;
       FC1_p
                           pin;
                           pin;
       FC0 p
       A31 p
                           pin;
       A24 p
                           pin;
       A19 p
                           pin;
       A18 p
                           pin;
       A17_p
                           pin;
       A16_p
                           pin;
       A15 p
                           pin;
       A14 p
                           pin;
       A13 p
                           pin;
```

```
A0 p
                           pin;
Processor output pins
                           pin istype 'neg';
      DSACK1 p
      AVEC_p
                           pin istype 'neg';
                           pin;" CLK s auf Platine invertiert
      CLK neg
      CS FPU
                           pin istype 'neg';" Output
      CS RAM
                           node istype 'neg';
                     node istype 'buffer, reg';
      DSACK1 syn
                           node;
      DTERR
      LDS
                           node istype 'buffer, reg';
                           node istype 'buffer, reg';
      UDS
      AS
                           node istype 'buffer, reg';
Zustandsregister fuer die Verzoegerung des Datenzugriffs:
      z1, z0
                          node istype 'buffer, reg';
      data valid 00
                           =[z1,z0];
      Z0
                           =[0,0];
      Z1
                           =[0,1];
      Z2
                           =[1,1];
      Z3
                           =[1,0];
Die folgenden Register werden fuer die E p Erzeugung benutzt. Die
Zustandskodierung ist so gewaehlt, dass alle Zustandsuebergaenge jeweils
nur ein Bit aendern und dass das linke Bit direkt als E p-Signal
benutzt werden kann.
      c2, c1, c0
                       node istype 'buffer, reg';
      s0
                           =[1,0,0,0];
      s1
                           =[1,0,0,1];
      s2
                           =[1,0,1,1];
      s3
                           =[1,0,1,0];
      s4
                           =[0,0,1,0];
      s5
                           =[0,1,1,0];
      56
                           =[0,1,1,1];
      s7
                           =[0,0,1,1];
```

=[0,0,0,1];

58

```
AMD
```

```
=[0,0,0,0];
       s10
                          =[0,1,0,1];
       s11
                          =[0,1,0,0];
       s12
                          =[1,1,0,1];
       s13
                          =[1,1,0,0];
       s14
                       =[1,1,1,1];
       s15
                          =[1,1,1,0];
"AMDMACH property 'GROUP A LDS s UDS s AS s BG s';
AMDMACH property 'GROUP B DTERR DTACK s z0 z1 SIZ0 p SIZ1 p A0 p';
AMDMACH property 'GROUP A VPA s VMA s E p c2 c1 c0';
       CPU SPACE MACRO { (FCO p&FC1 p&FC2 p) };
       CP COMMU MACRO {([A19 p, A18 p, A17 p, A16 p] == [0,0,1,0])};
       CP COMMU MACRO {(!A31 p)};
       CP ID
               MACRO {([A15 p, A14 p, A13 p] == [0, 0, 1])};
       BGINH
               MACRO { (CS FPU#CS RAM) };
       IACKN
               MACRO {(CPU SPACE&AS p&A19 p&A18 p&A17 p&A16 p)};
       IACKN
               MACRO { (CPU SPACE&AS p&A31 p) };
       RESET all MACRO {test vectors(RESET s->E p);1->0;0->0;};
equations
       CS FPU=CPU SPACE&CP COMMU&CP ID;
       CS_RAM=(!CPU_SPACE&!A31_p&A24 p);
       VMA s.OE=!BGINH;
       BG s=BG p&!BGINH; BG s.OE=BG p&!BGINH;
       !AVEC p=!IACKN#!VPA s;
" VMA bestaetigt einen synchronen Zyklus der mit VPA eingeleitet wurde.
" VPA wird immer nur drei fallende Flanken vor E p^ erkannt
       VMA s=VPA s&(([E p.FB,c2.FB,c1.FB,c0.FB]==s11) #VMA s);
       DSACK1 syn.clk=CLK neg;
       DSACK1 syn. T=!AS p&DSACK1 syn;" Ausschalten wenn AS p inaktiv
equations
" DTERR ist aktiv, wenn DTACK laenger als AS aktiv ist:
       DTERR=! AS p&DTACK s#DTERR&DTACK s;
       AS:=AS p&!DTERR#RMC p;
       AS s=AS&(AS p#RMC p);
       DSACK1 p=DSACK1_syn&AS_p;
```

```
[UDS s, LDS s, AS s].OE=!BGINH;
       [UDS, LDS, AS] .CLK=CLK s;
       LDS:=!DTERR&DS p&(SIZ1 p#!SIZ0 p#A0 p);
       UDS:=!DTERR&DS p&!A0 p;
       LDS s=LDS&DS p;
       UDS s=UDS&DS p;
equations
       data valid 00.CLK=CLK neg;
       data valid 00.AR=RESET s;
state diagram data valid 00
state Z0:if AS s then Z1 else Z0;
                                         "Start bei AS s
state Z1:if DTACK s then Z2 else Z1; "DTACK abtasten
state Z2:goto Z3;
                                          "1 Zyklus verzoegern
state Z3:DSACK1 p=1; IF DS p then Z3 else Z0; "Ende wenn DS inaktiv
equations
       [E p,c2,c1,c0].CLK=CLK neg;
       [E p,c2,c1,c0].AR=RESET s;
state diagram [E p,c2,c1,c0]
state s0:goto s1;
state s1:goto s2;
state s2:DSACK1 syn.T=VMA s&AS p&RnotW p&!DSACK1 syn;goto s3; "Lesen
state s3:DSACK1 syn.T=VMA s&AS p&!RnotW p&!DSACK1 syn;goto s4;"Schreiben
state s4:goto s5;
state s5:goto s6;
state s6:if VPA s then s10 else s7; "synchron: erzeuge in 2 Zyklen VMA (s11)
state s7:goto s8;
state s8:goto s9;
state s9:goto s0;
state s10:goto s11; "VPA erkannt
state s11:goto s9; "VMA setzen
state s12:goto s0;
state s13:goto s0;
```

```
state s14:goto s0;
state s15:goto s0;
" Datenzugriff
RESET all;
test vectors
        ([CLK s,CLK neg,AS p,DTACK s,DS p]->[data valid 00,AS,AS s,DSACK1 p]);
        [.x.,.x.,0,0,0] \rightarrow [20,0,0,0];
        [.c., x., 0, 0, 0] \rightarrow [Z0, 0, 0, 0];
        [.x., .x., 1, 0, 1] \rightarrow [Z0, 0, 0, 0];
        [.x.,.c.,1,0,1] \rightarrow [20,0,0,0];
        [.x., .x., 1, 0, 1] \rightarrow [Z0, 0, 0, 0];
        [.c.,.x.,1,0,1]->[20,1,1,0];" AS p ist jetzt mit CLK synchronisiert
        [.x., .x., 1, 0, 1] \rightarrow [20, 1, 1, 0];
        [.x.,.c.,1,0,1]->[Z1,1,1,0];" AS s erkannt
        [.x., .x., 1, 0, 1] \rightarrow [Z1, 1, 1, 0];
        [.c., x., 1, 1, 1] -> [21, 1, 1, 0];
        [.x.,.x.,1,1,1] \rightarrow [Z1,1,1,0];
        [.x.,.c.,1,1,1]->[Z2,1,1,0];" DTACK s erkannt aber erst im
        [.x.,.x.,1,1,1]->[Z2,1,1,0];" naechsten Zyklus weitergeben
        [.c., x., 1, 1, 1] \rightarrow [Z2, 1, 1, 0];
        [.x., .x., 1, 1, 1] \rightarrow [22, 1, 1, 0];
        [.x.,.c.,1,1,1]->[Z3,1,1,1];" DSACK1 aktiviert
        [.c., x., 1, 1, 1] \rightarrow [23, 1, 1, 1];
        [.x.,.c.,1,1,1] \rightarrow [23,1,1,1];
        [.x.,.x.,0,1,0] \rightarrow [23,1,0,1];
        [.c.,.x.,0,1,0]->[Z3,0,0,1];
        [.x.,.c.,0,0,0] \rightarrow [20,0,0,0]; Ende weil DS p inaktiv
        [.c., .x., 0, 0, 0] \rightarrow [20, 0, 0, 0];
        [.x.,.c.,0,0,0]->[Z0,0,0,0];
        [.x.,.x.,0,0,0] \rightarrow [20,0,0,0];
" DTERR-Test
RESET all;
test vectors([AS p,DTACK s]->DTERR);
        [0,0]->0;" Start
        [1,0]->0;" Adressen gueltig
        [1,1]->0;" Daten uebernommen
        [0,1]->1;" Adressen nicht mehr gueltig
```

```
[0,1]->1;" Fehlerbedingung
        [0,0]->0;" ab jetzt wieder alles ok
        [1,0]->0;" neuer Zyklus
        [1,1]->0;
        [0,1]->1;
        [0,1]->1;
        [1,1]->1;" neuer AS muss maskiert werden
        [1,0]->0;" neuer AS ist erlaubt wenn DTACK fehlt
        [1,0]->0;
        [0,0]->0;" z. B. Busfehler
RESET all;
test_vectors([DS_p,SIZ1_p,SIZ0_p,A0_p] -> [LDS.D,UDS.D])
        [0, x., x., x.] \rightarrow [0, 0];
        [1,0,0,0]
                        -> [1,1];
                        -> [1,0];
        [1,0,0,1]
        [1,0,1,0]
                        -> [0,1];
        [1,0,1,1]
                        -> [1,0];
        [1,1,0,0]
                        -> [1,1];
        [1,1,0,1]
                        -> [1,0];
        [1,1,1,0]
                        -> [1,1];
        [1,1,1,1]
                        -> [1,0];
" VMA-Test: best case read
RESET all;
test vectors "best case" ([CLK neg, AS p, RnotW p, !VPA s]
                     -> [E p, !VMA s, DSACK1 syn])
        [.c.,1,1,1] \rightarrow [1,1,0];
        [.c.,1,1,1] \rightarrow [1,1,0];
        [.c.,1,1,1] \rightarrow [1,1,0];
        [.c.,1,1,1] \rightarrow [1,1,0];
        [.c.,1,1,1] \rightarrow [0,1,0];
        [.c.,1,1,1] \rightarrow [0,1,0];
        [.c.,1,1,1] \rightarrow [0,1,0];
        [ 0 ,1,1,0]->[0,1,0];
        [.c.,1,1,0]->[0,1,0];" hier wird VPA_s getestet und erkannt...
        [.c.,1,1,0]->[0,0,0];" und in diesem Takt dann VMA s aktiviert
        [.c.,1,1,0] \rightarrow [0,0,0];
        [.c.,1,1,0] \rightarrow [1,0,0];
```

```
[.c.,1,1,0]->[1,0,0];
         [.c.,1,1,0]->[1,0,0];
         [.c.,1,1,0]->[1,0,1];" Datenuebernahme
         [.c.,1,1,0] \rightarrow [0,0,1];
         [.x.,0,1,0] \rightarrow [0,0,1];
         [.x.,0,0,1] \rightarrow [0,1,1];
         [.x.,0,0,1] \rightarrow [0,1,1];
         [.c.,0,0,1]->[0,1,0];
         [.c., 0, 0, 1] \rightarrow [0, 1, 0];
" VMA-Test: best case write
RESET all;
test vectors"best case" ([CLK neg, AS p, !RnotW p, !VPA s]
                        -> [E p, !VMA s, DSACK1 syn])
         [.c.,0,0,1] \rightarrow [1,1,0];
         [.c.,1,1,1]->[1,1,0];
         [.c.,1,1,1]->[1,1,0];
         [.c.,1,1,1]->[1,1,0];
         [.c.,1,1,1]->[0,1,0];
         [.c.,1,1,1] \rightarrow [0,1,0];
         [.c.,1,1,1]->[0,1,0];
         [.c., 1, 1, 0] \rightarrow [0, 1, 0]; hier wird VPA s getestet
         [.c.,1,1,0] \rightarrow [0,0,0];
         [.c.,1,1,0] \rightarrow [0,0,0];
         [.c.,1,1,0]->[1,0,0];
         [.c.,1,1,0]->[1,0,0];
         [.c.,1,1,0]->[1,0,0];
         [.c.,1,1,0] \rightarrow [1,0,0];
         [.c., 1, 1, 0] \rightarrow [0, 0, 1]; " Datenuebernahme
         [.c.,0,0,1] \rightarrow [0,1,0];
         [.c.,0,0,1]->[0,1,0];
" VMA-Test: worst case
RESET all;
test vectors"worst case"([CLK_neg,!VPA_s] -> [E_p,!VMA_s])
         [.c.,1] \rightarrow [1,1];
         [.c.,1] \rightarrow [1,1];
         [.c.,1] \rightarrow [1,1];
         [.c.,1] \rightarrow [1,1];
```

```
[.c.,1]->[0,1];
[.c.,1] \rightarrow [0,1];
[.c.,1]->[0,1];
[.c.,1]->[0,1];" hier wird VPA s getestet
[ 0 ,0]->[0,1];
[.c.,0]->[0,1];
[.c.,0] \rightarrow [0,1];
[.c.,0] \rightarrow [1,1];
[.c.,0] \rightarrow [1,1];
[.c.,0] \rightarrow [1,1];
[.c.,0]->[1,1];
[.c.,0]->[0,1];
[.c.,0]->[0,1];
[.c.,0] \rightarrow [0,1];
[.c.,0]->[0,1];" hier wird nocheinmal getestet und diesmal erkannt
[.c.,0]->[0,0];" also kann jetzt auch VMA s aktiviert werden.
[.c.,0]->[0,0];
[.c.,0] \rightarrow [1,0];
[.c.,0] \rightarrow [1,0];
[.c.,0]->[1,0];
[.c., 0] -> [1, 0]; " Datenuebernahme
[.c.,0] -> [0,0];
[.c.,1] \rightarrow [0,1];
[.c.,1] \rightarrow [0,1];
```

end



## FITTER FILE

Note: This file has been condensed in order to save trees.

AMD MACH FITR - MARKET RELEASE (1-24-91)

(C) - COPYRIGHT ADVANCED MICRO DEVICES INC., 1990

Flags Used:

Unplace=False

Max Packing=True

Flags Used:

Expand Small=False

Expand All=False

\* Mach PLD Fitter - v 1.4 68000->68020/68881 (68030/68882) (c) niessen, bode 1991

\*\*\*

## \*\*\* Timing Analysis for Signals

Parameter	Min	Max	Signal Lis	st (Those having	Max delay.)
Tpd	1	2	AS_s	LDS_s	UDS_s
			VMA_s	BG_s	
Tsu	1	3	z0	DSACK1_syn	
Tco	0	1	DSACK1_p	LDS_s	UDS_s
			AS_s	VMA_s	
Tcr	1	2	z0	DSACK1_syn	

Key:

Tpd - Combinatorial propagation delay, input to output

Tsu - Combinatorial setup delay before clock

Tco - Register clock to combinatorial output

Tcr - Register thru combinatorial logic to setup

All delay values are expressed in terms of array passes

## \*\*\* Device Resource Checks

	Available	Used	Remaining		
Clocks:	2	2	0		
Pins:	38	30	8	->	78%
I/O Macro:	32	9	23		
Total Macro:	32	20	12		
Product Terms:	128	43	48	->	62%

MACH-PLD Resource Checks OK!

Partitioning Design into Blocks...

\*\*\* Last Equations Placed in Blocks

Weakly -

Assign -AS s

UDS s

BG s

DSACK1 p

Assign -

\*\*\* Block Partitioning Results

Array Macros

# I/O Buried Product Signal

	La Cita						AMD 4
	Inputs Rema	in M	acro	Logic	Terms	Fanout	
Block-> A	22 6		5	5	40	11	
Block-> B	18 6		4	6	40	7	
*** Block Sig	nal List						
Block-> A	LDS_s	CS	RAM	CS_E	PU	AVEC_	р
	DSACK1_syn		E_p		c0	С	1
	c2	V	MA_s				
Block-> B	DSACK1_p		BG_s	UDS	S_s	AS_	s
	AS		UDS	1	LDS	z	0
	z1	D	TERR				
> INFORMATIO	N F050 - Device	Utiliza	tion	*: 76	90		
*** Feedback	Map - 68000->68	020/6888	1 (68030/	68882) (	c) niessen,	bode 1	991
Gbl Inp	I/O+-	-A+	1/0	I,	/o+E	s+	1/0
1 01	FC2_p : 01	21	FC0_p	DTACE	K_s : 0	21	A0_p
1	FC1_p : 1	20	RESET_s		1	1201	RESET_s
2	E_p : 2	19	A13_p	DTI	ERR : 2	19	
3	c0 : 31	18	VMA_s		z0 : 3	18	/AS_s
4	c1 : 4	17	DS_p		z1 : 4	17	DS_p
5	c2 : 5	16	AS_p	Ţ	JDS : 5	16	AS_p
''	DSACK1_s 6	15:	VPA_s	DSACE	K1_s 6	15:	AS
	CS_RAM : 7	114:	LDS	CS_F	RAM : 7	14:	RMC_p
	A15_p : 8	113:	RnotW_p		8	13:	BG_p
	A24_p : 91	12:	A31_p	SIZO	p: 91	112:	SIZ1_p
	A14_p :10	11:	CS_FPU		10	11:	CS_FPU
	<i>'</i> +-	uu+'			'+-u-	-u+'	
*** Logic Map	- 68000->68020	/68881 (	68030/688	82) (c) r	niessen, bo	de 1991	
Gbl Inp	I/O+-	-A+	1/0	· I/	/O+B	+	1/0
AS_p  0	LDS_s   0	1  21		UDS	S_s   0   1	21	
DS_p  1	VMA_s   1	2  20		/AS	S_s   1   2	1201	
CLK_neg  2	E_p   2	3  19		DTE	ERR   2  2	19	
RESET_s  3	c0   3				z0   3  2	18	
FC0_p  4	c1   4	4  17			z1   4  3	17	
CLK_s  5	c2   5	3  16		J	JDS   5  1	16	
''	DSACK1_s 6	3 . 15					AS
	CS_RAM   7	3 . 14					LDS
	CS_FPU   8	1 . 13					
	AVEC_p   9	1 . 12					
		11			10  .	. 11	
	'+-	uu+'			'+-u-	-u+'	

```
LDS s
                                                                                   VMA_s | A15_p
                                                                                   E_p | |
                                                                                                                                               | A24_p
                                                                            DTACK s | | |
                                                                                                                                                 | | A14 p
                                                                                      . elect | 1 1
                                                                                                                                                ENTITE OF THE PARTY OF THE PART
                                                                                                                                              201 | | |
                                                                                       1 345 1 1 1
                                                                   4 4 4 4 4 4
                                6 5 4 3 2 1 4 3 2 1 0
                                                                                                                                          39|A31 p
                              7
                              | 8 | G | V
                                                                                                                                                                                              38|RnotW p
                                                                                                                                  n c
                                                                                                                                                                                           37 | DSACK1 p
                           1 9
                                               AS_p|10
                                                                                                                                   d c
                                                                                                                                                                                            36|BG s
                            DS_p|11
                                                                                                                                                                                            35 | CLK s
                             Gnd | 12 MACH-110
                                                                                                                                                                                             34| Gnd
                             CLK neg|13
                                                                                                                                                                                              33|FC0 p
                             CS FPU|14 V G
                                                                                                                                                                                            32 | RESET s
                           AVEC p|15 c n
                                                                                                                                                                                             31|FC2 p
                           SIZO_p|16 c d
                                                                                                                                                                                            30|FC1 p
                          A13_p|17
                                                                                                                                                                                           291
                          1 1 2 2 2 2 2 2 2 2 2 2
                                                                                                                                                                                          TOTAL OF LAKE
                                                8 9 0 1 2 3 4 5 6 7 8 |
                                             1888 - 200 Start - 180 Start - 200 Start -
                                                                                                                                       1011 1-1-1-1-1-1-1-1
                                             4.1 10.10
                                                  VPA s | | |
                                                                                                                                       RMC_p | |
                                                                                                                                    BG_p |
                                                                                                                                        1 1 181 8 18 1 9 3 .
                                                                   SIZ1 p
                                                                                                                                        /AS s
                                                                                                                                      UDS s
The Design Doc is stored in ===> pak01.Rpt
```

The Design Doc is stored in ===> pak01.Rpt

The Jedec Data is stored in ===> pak01.Jed

The Placements are stored in ===> pak01.Plc

The Fuse Plot is stored in ===> pak01.Xpt

%% FITR %% Error Count: 0, Warning Count: 2

%% FITR %% File Processed Successfully. - File: pak01

PLA	CEN	<b>IENT</b>	FILE
-----	-----	-------------	------

; Fla	gs Used:		Uı	nplace=Fal	se			Max Packin	g=True
	gs Used:	Expai		Small=Fal				Expand Al	T. OFFI
		ted placement						893	- On-
Pin	5	DTACK s	;	Inp	,	A	3		
Pin	18	VPA s	;				12		
Pin	35	CLK s	;		;	I	5		
Pin	32	RESET s	;	Inp	;	I	3		
Pin	25	/AS s	(	Comb	;	В	1		
Pin	2	LDS_s	(	Comb	,	A	0		
Pin	24	UDS_s	(	Comb	;	В	0		
Pin	3	VMA_s	(	Comb	;	A	1		
Pin	36	BG_s	(	Comb	;	В	8		
Node	4	E_p_I		Reg	;	A	2		
Pin	20	BG_p	;	Inp	;	A	14		
Pin	10	AS_p	;	Inp	;	I	0		
Pin	11	DS_p	;	Inp	;	I	1		
Pin	38	RnotW_p	;	Inp	;	В	10		
Pin	19	RMC_p	;	Inp	;	A	13		
Pin	21	SIZ1_p	;	Inp	;	A	15		
Pin	16	SIZO_p	;	Inp	;	A	10		
Pin	31	FC2_p	;	Inp	;	В	7		
Pin	30	FC1_p	;	Inp	;	В	6		
Pin	33	FC0_p	;	Inp	;	I	4		
Pin	39	A31_p	;	Inp	;	В	11		
Pin	42	A24_p	;	Inp	;	В	14		
Pin	43	A15_p	;	Inp	;	В	15		
Pin	41	A14_p	;	Inp	;	В	13		
Pin	17	A13_p	;	Inp	;	A	11		
Pin	27	A0_p	;	Inp	;	В	3		
Pin	37	DSACK1_p	(	Comb	;	В	9		
Pin	15	AVEC_p	(	Comb	;	A	9		
Pin	13	CLK_neg		Inp		Ι	2		
Pin	14	CS_FPU		Comb		A	8		
Node	9	CS_RAM		Comb		A	7		
Node	8	DSACK1_syn		Reg		A	6		
Node	20	DTERR	(	Comb		В	2		
Node	32	LDS		Reg	,	В	14		



Node	23	UDS	Reg	;	В	5	
Node	33	AS	Reg	;	В	15	
Node	22	z1	Reg	;	В	4	
Node	21	z0	Reg	;	В	3	
Node	7	c2	Reg	;	A	5	
Node	6	c1	Reg	;	A	4	
Node	5	c0	Reg	;	A	3	
Pin	4	E_p	Reg	;	A	2	

<sup>;</sup> Group Mach\_Seg\_A LDS\_s CS\_RAM CS\_FPU AVEC\_p DSACK1\_syn E\_p c0 c1 c2 VMA\_s

<sup>;</sup> Group Mach Seg B DSACK1 p BG s UDS s AS s AS UDS LDS z0 z1 DTERR