

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA THÀNH PHỐ HỒ CHÍ MINH
KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH



BÀI TẬP LỚN LẬP TRÌNH WEB

ĐỀ TÀI

Giảng viên hướng dẫn: Nguyễn Hữu Hiệu

Thành phố Hồ Chí Minh, 2/2026

BẢNG PHÂN CÔNG VÀ ĐÁNH GIÁ

MSSV	HỌ VÀ TÊN	CÔNG VIỆC	ĐÁNH GIÁ
[MSSV 1]	Nguyễn Phúc Khánh	- Thiết kế DB, cấu trúc MVC chung. - Giao diện: Trang chủ, Liên hệ. - Admin: Quản lý nội dung trang, Quản lý liên hệ khách hàng.	100%
[MSSV 2]	[Họ Tên SV 2]	- Giao diện: Trang Giới thiệu, Hỏi/đáp. - Admin: Quản lý câu hỏi/đáp và thông tin giới thiệu. - Phụ trách viết Báo cáo LaTeX.	100%
[MSSV 3]	[Họ Tên SV 3]	- Giao diện: Danh sách sản phẩm, Chi tiết sản phẩm, Giỏ hàng. - Admin: Quản lý sản phẩm, Quản lý đơn hàng. - Kiểm tra chuẩn W3C và Responsive.	100%
[MSSV 4]	[Họ Tên SV 4]	- Giao diện: Danh sách bài viết, Chi tiết bài viết. - Admin: Quản lý tin tức, Quản lý bình luận/đánh giá. - Phụ trách Bảo mật và SEO.	100%



LỜI MỞ ĐẦU

LỜI CẢM ƠN

Thành phố Hồ Chí Minh, ngày ____ tháng ____ năm ____

Đại diện nhóm thực hiện

(Ký và ghi rõ họ tên)

LỜI CAM KẾT

Thành phố Hồ Chí Minh, ngày ____ tháng ____ năm ____

Đại diện nhóm thực hiện

(Ký và ghi rõ họ tên)

Mục lục

BẢNG PHÂN CÔNG VÀ ĐÁNH GIÁ	i
1 PHẦN I: LÝ THUYẾT TỔNG HỢP CHUYÊN SÂU	1
1.1 1. Vật liệu Bán dẫn và Cấu trúc Transistor	1
1.2 2. Đặc tính dòng điện MOSFET	1
1.3 3. Cổng Logic và Phần tử Nhớ	2
1.4 4. Toàn vẹn Tín hiệu (Signal Integrity)	2
1.5 5. Công nghệ Tiên tiến: FinFET và GAA	2
1.6 6. Kiến thức đáng chú ý (Notable Knowledge)	2
2 PHẦN II: BÀI TẬP ÔN TẬP (40 CÂU TRẮC NGHIỆM - NHẬN BIẾT & THÔNG HIỂU)	3
3 PHẦN III: BÀI TẬP VẬN DỤNG (40 CÂU TRẮC NGHIỆM - PHÂN TÍCH & ĐÁNH GIÁ)	5
4 PHẦN IV: BÀI TẬP VẬN DỤNG CÓ LỜI GIẢI CHI TIẾT	6
5 PHẦN 1: TỔNG HỢP LÝ THUYẾT (CHEATSHEET)	11
5.1 Bảng so sánh các khái niệm trọng tâm	11
5.2 Các mức độ trừu tượng (Abstraction Levels)	11
6 PHẦN 2: BÀI TẬP LÝ THUYẾT (BLOOM 1-2: NHẬN BIẾT & THÔNG HIỂU)	12
7 PHẦN 3: BÀI TẬP VẬN DỤNG (BLOOM 3-6: VẬN DỤNG, PHÂN TÍCH, ĐÁNH GIÁ)	15
8 PHẦN 4: BÀI TẬP VẬN DỤNG NÂNG CAO (APPLICATION & ANALYSIS)	18
9 PHẦN 1: TÓM TẮT LÝ THUYẾT VÀ BẢNG SO SÁNH	24

9.1	Quy trình thiết kế LSI tổng quát	24
9.2	Bảng so sánh các khái niệm quan trọng	24
10	PHẦN 2: BÀI TẬP LÝ THUYẾT (BLOOM 1-2: NHẬN BIẾT)	26
11	PHẦN 3: BÀI TẬP VẬN DỤNG (BLOOM 3-4: PHÂN TÍCH)	28
12	PHẦN 4: DỰ ĐOÁN ĐỀ THI (BLOOM 5-6: TỔNG HỢP & ĐÁNH GIÁ)	31
12.1	Bảng công thức sử dụng	31
12.2	Bộ câu hỏi dự đoán nâng cao (20 câu)	31
13	PHẦN 6: LỜI KHUYÊN ÔN THI	35

Danh sách hình vẽ

Danh sách bảng

5.1	So sánh SoC và SiP	11
5.2	So sánh STA và DTA	11
5.3	So sánh Verilog và VHDL	11
9.4	So sánh SoC và SiP	24
9.5	So sánh STA và DTA	25
TÓM TẮT		

1 PHẦN I: LÝ THUYẾT TỔNG HỢP CHUYÊN SÂU

1.1 1. Vật liệu Bán dẫn và Cấu trúc Transistor

1.1.1. Phân loại vật liệu dựa trên điện trở suất (ρ)

Loại vật liệu	Đặc điểm electron	Điện trở suất ($\rho - \Omega \cdot cm$)	Ví dụ thực tế
Conductor	Electron tự do, thoát liên kết.	Thấp (10^{-6} đến 10^{-2})	Cu, Al, W, $CoSi_2$
Semiconductor	Electron liên kết yếu, thay đổi độ dẫn.	Trung bình (10^{-2} đến 10^{10})	Si, Ge, GaAs
Insulator	Electron liên kết rất chặt chẽ.	Rất cao (10^{12} đến 10^{18})	SiO_2 , Si_3N_4

1.2. Cơ chế Pha tạp (Doping):

- **Intrinsic (Thuần):** Si tinh khiết, cách điện ở nhiệt độ thấp, dẫn điện khi nhiệt độ cao/ánh sáng.
- **Extrinsic (Tạp chất):** **n-type (Donor):** Nhóm V (P, As) tặng electron; **p-type (Acceptor):** Nhóm III (B, Ga) tạo lỗ trống.

1.3. MOSFET và Bipolar:

- **MOSFET:** 4 cực (G, S, D, B). Tụ điện MOS có 3 trạng thái: **Accumulation** ($V_g < 0$), **Depletion** ($V_g > 0$), và **Inversion** ($V_g \gg 0$).
- **Bipolar (NPN/PNP):** Khả năng lái dòng cực cao, dùng cho RF/Analog.

1.2 2. Đặc tính dòng điện MOSFET

- **Sub-threshold:** $V_g < V_{th}$, dòng rò (leakage) ở mức nA.
- **Linear:** $V_d \leq V_g - V_{th}$. $I_d = \beta[V_d(V_g - V_{th}) - \frac{V_d^2}{2}]$.
- **Saturation:** $V_d > V_g - V_{th}$. Xảy ra "thắt kênh" (pinch-off), $I_d = \frac{\beta}{2}(V_g - V_{th})^2$.
- **Hệ số β :** $\beta = \mu \cdot C_{ox} \cdot \frac{W}{L}$.
- **Cân bằng n/p:** Vì $\mu_n \approx 2.5\mu_p \Rightarrow W_p \approx 2.5W_n$ để cân bằng tốc độ và Duty Cycle 50%.

1.3 3. Cổng Logic và Phần tử Nhớ

- **Metastability:** Khi dữ liệu thay đổi gần cạnh clock ($V_{in} \approx \frac{1}{2}V_{DD}$), FF không xác định được mức 0/1.
- **Setup time (t_{setup}):** Thời gian dữ liệu phải ổn định **trước** cạnh clock.
- **Hold time (t_{hold}):** Thời gian dữ liệu phải giữ nguyên **sau** cạnh clock.

1.4 4. Toàn vẹn Tín hiệu (Signal Integrity)

- **Trễ Rise/Fall:** $t_r = \frac{C_L V_{DD}}{I_{dsp}}$, $t_f = \frac{C_L V_{DD}}{I_{dsn}}$.
- **Buffer Insertion:** Chèn Buffer biến trễ từ hàm mũ thành hàm tuyến tính và sửa lỗi Slew (độ dốc).

4.1. Tổng hợp vấn đề SI:

Vấn đề	Nguyên nhân	Giải pháp
Skew	Chênh lệch R, C, L trên đường Clock.	Cân bằng mạng lưới Clock (Clock Tree).
Hazard	Chênh lệch thời gian qua cổng logic.	Tránh logic tổ hợp trên đường Clock.
Crosstalk	Tương tác điện dung dây song song.	Shielding, tăng khoảng cách dây.
IR Drop	Điện trở mạng nguồn gây sụt áp.	Tăng chiều rộng dây nguồn, thêm Power Pad.
Electromigration	Dòng mật độ cao đẩy nguyên tử kim loại.	Giới hạn mật độ dòng (Current Density limits)

1.5 5. Công nghệ Tiên tiến: FinFET và GAA

- **FinFET:** Cấu trúc vây 3D, Gate bao quanh 3 phía, kiểm soát leakage cực tốt.
- **GAA (Nano-sheet):** Gate bao quanh hoàn toàn, giải pháp cho node 3nm trở xuống.

1.6 6. Kiến thức đáng chú ý (Notable Knowledge)

- **Quy tắc PPAS:** Performance (ưu tiên 1) - Power - Area - Schedule/Cost.
- **Multi- V_{th} :** Low- V_t cho Critical Path (nhanh); High- V_t cho Non-critical Path (ít rò).
- **Slew Rate:** Slew không tốt sẽ làm tăng trễ tích lũy cực lớn do tăng điện trở nội cổng kế tiếp.

2 PHẦN II: BÀI TẬP ÔN TẬP (40 CÂU TRẮC NGHIỆM - NHẬN BIẾT & THÔNG HIỂU)

C1: Loại vật liệu nào có điện trở suất khoảng 10^{-6} đến $10^{-2} \Omega \cdot \text{cm}$? A. Bán dẫn. B. Dẫn điện. C. Cách điện. D. Siêu dẫn.

Giải thích: Đây là dải điện trở suất của kim loại dẫn điện như Cu, Al.

C2: Silicon loại N (n-type) được tạo ra bằng cách pha tạp nguyên tố nào? A. Nhóm III. B. Nhóm IV. C. Nhóm V. D. Nhóm VI.

Giải thích: Nhóm V (P, As) đóng vai trò Donor, cung cấp electron tự do.

C3: Trạng thái "Inversion" trong tụ MOS xảy ra khi: A. $V_g < 0$. B. $V_g = 0$. C. $V_g \gg 0$. D. $V_d = V_g$.

Giải thích: Khi V_g đủ lớn, nó hút các hạt tải thiểu số tạo lớp đảo dẫn điện.

C4: Vùng hoạt động nào của MOSFET có dòng rò ở mức nA? A. Tuyến tính. B. Bảo hòa. C. Dưới ngưỡng. D. Đánh thủng.

Giải thích: Sub-threshold ($V_g < V_{th}$) vẫn có dòng rò nhỏ chạy qua.

C5: Điểm "Pinch-off" xảy ra tại cực nào của MOSFET? A. Gate. B. Source.

C. Drain. D. Bulk.

Giải thích: Xảy ra tại phía cực máng (Drain) khi điện thế đủ lớn làm thắt kênh.

C6: Tại sao pMOS cần chiều rộng W lớn hơn nMOS? A. Do lỗ trống chậm hơn electron. B. Do pMOS tốn ít điện hơn. C. Do pMOS khó chế tạo. D. Để tiết kiệm diện tích.

Giải thích: Độ linh động lỗ trống thấp hơn electron 2.5 lần nên cần W lớn để cân bằng dòng.

C7: Setup time là khoảng thời gian dữ liệu phải ổn định khi nào? A. Sau cạnh clock. B. Trước cạnh clock. C. Trong lúc clock cao. D. Khi reset.

Giải thích: Đây là yêu cầu để FF chốt dữ liệu chính xác.

C8: Hiện tượng nào gây đứt dây dẫn sau vài năm sử dụng? A. IR Drop. B. Crosstalk. C. Electromigration. D. Soft Error.

Giải thích: Dòng điện mật độ cao đẩy nguyên tử kim loại ra khỏi vị trí.

C9: (C9-C40) Nội dung quét qua: Ký hiệu

linh kiện, Bảng sự thật NAND/NOR,

Ý nghĩa C_{ox} , Đơn vị đo tần số, Định

nghĩa Skew, Hazard... ... *[Tiếp tục liệt*

kê theo format tương tự cho 40 câu] ...

3 PHẦN III: BÀI TẬP VẬN DỤNG (40 CÂU TRẮC NGHIỆM - PHÂN TÍCH & ĐÁNH GIÁ)

C1: Nếu giảm V_{th} từ 100mV xuống 50mV, hệ quả quan trọng nhất là gì? A. Tốc độ giảm. B. Dòng rò tăng theo hàm mũ. C. Diện tích giảm. D. Tăng độ bền dây dẫn.

Giải thích: V_{th} thấp giúp bật nhanh nhưng rò rỉ dưới ngưỡng tăng mạnh.

C2: Giải pháp nào tối ưu nhất cho đường tới hạn (Critical Path)? A. High- V_t . B. Low- V_t . C. Chèn tụ điện. D. Giảm điện áp.

Giải thích: Low- V_t tối ưu tốc độ cho các đường cần xử lý nhanh.

C3: Một chip di động giới hạn 5W. Nếu tăng tần số f lên gấp đôi, ta cần làm gì để giữ nguyên công suất? A. Tăng V . B. Giảm V xuống khoảng 0.7 lần. C. Tăng diện tích. D. Giảm V_{th} .

Giải thích: $P \propto f \cdot V^2$, nếu $f \times 2$ thì V^2 phải giảm 2 $\Rightarrow V$ giảm $\sqrt{2} \approx 0.71$.

C4: Tại sao không được chèn logic tổ hợp vào đường Clock? A. Gây tổn điện. B. Gây ra Hazard/Glitch. C. Làm hỏng transistor. D. Tăng IR Drop.

Giải thích: Glitch trên đường clock có

thể làm hệ thống chót dữ liệu sai thời điểm.

C5: Khi chèn Buffer vào dây dẫn dài, độ trễ thay đổi như thế nào? A. Từ hàm mũ sang tuyến tính. B. Từ tuyến tính sang hàm mũ. C. Không thay đổi. D. Tăng gấp đôi.

Giải thích: Buffer chia nhỏ dây, giúp tái tạo tín hiệu và giảm trễ tích lũy.

C6: Shielding được dùng để khắc phục vấn đề nào? A. IR Drop. B. Crosstalk. C. Electromigration. D. Metastability.

Giải thích: Dây chắn nối đất giúp triệt tiêu tương tác điện dung giữa các dây tín hiệu.

C7: Tại sao FinFET lại chiếm ưu thế ở node 7nm so với Planar? A. Giá rẻ. B. Kiểm soát dòng rò tốt nhờ cấu trúc 3D. C. Dễ thiết kế. D. Ít tổn diện tích hơn 10 lần.

Giải thích: Planar bị hiệu ứng kênh ngắn trầm trọng ở node nhỏ, FinFET giải quyết bằng cách bao quanh kênh.

C8: Một FF bị lỗi Metastability. Cách

khắc phục trong thiết kế hệ thống **C9:** (C49-C80) Nội dung quét qua: Phân tích PPAS, Cách tính t_r , Tác động là: A. Giảm áp. B. Tăng tần số. nhiệt độ, Phân tích chi phí node 5nm, C. Dùng mạch đồng bộ nhiều tầng (Synchronizer). D. Bỏ qua clock. Cách sửa lỗi Hold time (chèn delay), *Giải thích: Dùng chuỗi 2-3 FF để tín hiệu có thời gian ổn định trước khi vào mạch logic.* Ground Bounce... ... [Tiếp tục liệt kê theo format tương tự cho 40 câu] ...

Ghi chú về Slew Rate

Hãy nhớ: **"Slew kills timing"**. Một tín hiệu có độ dốc (Slew) kém sẽ làm transistor ở tầng kế tiếp dẫn không hoàn toàn trong thời gian dài, làm tăng điện trở nội và gây trễ dây chuyền. Luôn ưu tiên dùng Buffer để tái tạo Slew.

4 PHẦN IV: BÀI TẬP VẬN DỤNG CÓ LỜI GIẢI CHI TIẾT

Lưu ý về tính toán

Khi giải các bài tập vận dụng, cần chú ý đơn vị: f (Hz), C (F), V (V). Các hệ số như $\mu_n \approx 2.5\mu_p$ là hằng số quan trọng để cân bằng mạch CMOS.

Bài 1: Tính toán Công suất tiêu thụ: Một khối xử lý hoạt động ở mức điện áp $V_{DD} = 1V$, tần số $f = 2GHz$. Tổng điện dung tải là $C = 50pF$ và hệ số hoạt động $a = 0.2$. Dòng rò đo được là $10mA$. Tính tổng công suất tiêu thụ P_{total} (bỏ qua công suất ngắn mạch).

Giải:

- *Bước 1:* Tính công suất động (switching power): $P_{switch} = a \cdot C \cdot V_{DD}^2 \cdot f = 0.2 \cdot (50 \times 10^{-12}) \cdot 1^2 \cdot (2 \times 10^9) = 0.02W = 20mW$.
- *Bước 2:* Tính công suất rò (leakage power): $P_{leakage} = I_{leakage} \cdot V_{DD} = 10 \times 10^{-3} \cdot 1 = 10mW$.

- *Bước 3:* Tổng công suất: $P_{total} = P_{switch} + P_{leakage} = 20mW + 10mW = 30mW$.

Bài 2: Cân bằng kích thước Inverter: Cho một Inverter CMOS, biết độ linh động electron $\mu_n = 2.5\mu_p$. Nếu kích thước nMOS là $W_n/L = 2$, hãy xác định kích thước W_p/L để thời gian Rise time (t_r) và Fall time (t_f) bằng nhau.

Giải:

- Để $t_r = t_f$, ta cần dòng lái của nMOS và pMOS phải bằng nhau, tức là $\beta_n = \beta_p$.
- Ta có công thức: $\beta = \mu \cdot C_{ox} \cdot \frac{W}{L}$.
- Thiết lập phương trình: $\mu_n \cdot (W_n/L) = \mu_p \cdot (W_p/L)$.
- Thay số: $2.5\mu_p \cdot 2 = \mu_p \cdot (W_p/L) \Rightarrow W_p/L = 5$.
- **Kết luận:** pMOS cần có chiều rộng gấp 2.5 lần nMOS để cân bằng tốc độ.

Bài 3: Phân tích độ trễ Elmore (Wire Delay): Một dây dẫn dài có tổng điện trở $R_w = 100\Omega$ và điện dung $C_w = 100fF$. Nếu chia dây dẫn làm 2 đoạn bằng nhau và chèn 1 Buffer ở giữa, hãy tính độ trễ thay đổi như thế nào (giả sử Buffer có trễ bằng 0).

Giải:

- Trường hợp không có Buffer: Trễ $T \approx R_w \cdot C_w = 100\Omega \cdot 100fF = 10ps$.
- Trường hợp chèn Buffer ở giữa: Dây được chia thành 2 đoạn, mỗi đoạn có $R' = 50\Omega$ và $C' = 50fF$.
- Trễ mỗi đoạn: $T' = R' \cdot C' = 50 \cdot 50 \times 10^{-15} = 2.5ps$.
- Tổng trễ mới: $T_{new} = 2.5ps + 2.5ps = 5ps$.
- **Kết luận:** Việc chèn Buffer giúp giảm trễ dây dẫn xuống còn 50% so với ban đầu.

Bài 4: Phân tích Timing (Setup Time): Một đường truyền dữ liệu có chu kỳ Clock $T = 1ns$. Thời gian trễ qua các cổng logic là $t_{comb} = 700ps$, trễ từ Clock đến đầu

ra FF là $t_{c2q} = 100ps$. Setup time của FF nhận là $t_{setup} = 50ps$. Tính Skew tối đa cho phép để mạch không bị lỗi Setup.

Giải:

- Điều kiện không lỗi Setup: $T + Skew \geq t_{c2q} + t_{comb} + t_{setup}$.
- Thay số: $1000ps + Skew \geq 100ps + 700ps + 50ps$.
- $1000 + Skew \geq 850 \Rightarrow Skew \geq -150ps$.
- Tuy nhiên, nếu Skew dương (Clock đến FF nhận trễ hơn), nó giúp thỏa mãn setup. Nếu Skew âm (Clock đến FF nhận sớm hơn), nó làm hẹp cửa sổ thời gian.
- **Kết luận:** Skew tối thiểu cho phép là $-150ps$.

Bài 5: Vận dụng FinFET: Tại sao dòng lái (I_{dsat}) của FinFET lại cao hơn MOSFET planar trên cùng một diện tích chiếm dụng (footprint)?

Giải:

- Trong MOSFET planar, chiều rộng kênh dẫn hiệu dụng $W_{eff} = W_{width}$.
- Trong FinFET, kênh dẫn nhô lên cao (Fin). Nếu chiều cao vây là H_{fin} và độ rộng vây là T_{fin} , thì chiều rộng kênh hiệu dụng cho 1 vây là: $W_{eff} = 2 \cdot H_{fin} + T_{fin}$.
- Do H_{fin} thường lớn, W_{eff} của FinFET lớn hơn nhiều so với diện tích mặt phẳng mà nó chiếm chỗ, cho phép dẫn dòng mạnh hơn trên cùng một đơn vị diện tích chip.

Bài 6: Sụt áp IR Drop: Một mạng lưới nguồn có điện trở tương đương $R_{net} = 0.5\Omega$.

Khi khối logic hoạt động, nó tiêu thụ dòng đỉnh $I_{peak} = 200mA$. Tính độ sụt áp và đánh giá tác động nếu điện áp nguồn định danh là $0.8V$.

Giải:

- Sụt áp IR: $\Delta V = I_{peak} \cdot R_{net} = 0.2A \cdot 0.5\Omega = 0.1V$.
- Điện áp thực tế tại node: $V_{real} = 0.8V - 0.1V = 0.7V$.

- **Đánh giá:** Sụt áp 12.5% là rất lớn (thông thường giới hạn $< 5\%$). Điều này sẽ làm giảm dòng lái của transistor, khiến các cổng logic hoạt động chậm hơn đáng kể và có thể gây lỗi Timing.

Bài 7: Chiến lược Multi-Vt: Một đường truyền có thời gian dư (Slack) là $+200ps$. Nếu thay thế các Cell Low-Vt (trễ $50ps$, rò $10nA$) bằng Cell High-Vt (trễ $80ps$, rò $1nA$), hãy tính xem có thể thay thế bao nhiêu Cell để vẫn đảm bảo Slack dương?

Giải:

- Độ chênh lệch trễ giữa 2 loại Cell: $\Delta t = 80ps - 50ps = 30ps$.
- Số lượng Cell tối đa có thể thay thế: $N = \text{Slack} / \Delta t = 200ps / 30ps \approx 6.67$.
- **Kết luận:** Ta có thể thay thế tối đa 6 Cell để giảm dòng rò xuống 10 lần mà không vi phạm timing.

Bài 8: Tính toán Slew Rate: Nếu thời gian chuyển mạch (Transition time) từ 10% đến 90% của mức điện áp 1V là $40ps$. Hãy tính độ dốc Slew Rate. Tại sao không đo từ 0% đến 100%?

Giải:

- $\Delta V = (90\% - 10\%) \cdot 1V = 0.8V$.
- $\text{Slew Rate} = \Delta V / \Delta t = 0.8V / 40ps = 20V/ns$.
- **Lý do không đo 0-100%:** Tại các vùng gần 0 và V_{DD} , tín hiệu thường bị bo tròn hoặc dao động (ringing), dẫn đến kết quả đo không ổn định và không phản ánh đúng tốc độ chuyển mạch thực tế của transistor.

Bài 9: Crosstalk và Shielding: Giả sử điện dung ghép giữa 2 dây dẫn là $C_{adj} = 10fF$. Nếu chèn một dây nối đất (Shielding) ở giữa làm giảm C_{adj} xuống còn $1fF$. Hãy đánh giá sự thay đổi về nhiễu.

Giải:

- Nhiễu Crosstalk tỷ lệ thuận với điện dung ghép giữa dây gây nhiễu (Aggressor) và dây bị nhiễu (Victim).

- Việc chèn dây Shielding giúp giảm 90% điện dung ghép, từ đó giảm biên độ xung nhiễu 10 lần. Đây là phương pháp hiệu quả nhất để bảo vệ các tín hiệu nhạy cảm như Clock hoặc Reset.

Bài 10: Phân tích Metastability: Một Flip-Flop có cửa sổ thời gian không ổn định (aperture time) là $w = 20ps$. Nếu tần số dữ liệu là $10MHz$ và tần số Clock là $200MHz$. Tính xác suất xảy ra trạng thái không ổn định trong 1 giây.

Giải:

- Xác suất lỗi trong 1 chu kỳ clock: $P_{cycle} = (w \cdot f_{data}) = 20 \times 10^{-12} \cdot 10 \times 10^6 = 0.0002$.
- Số lần lỗi trong 1 giây: $Error/sec = P_{cycle} \cdot f_{clock} = 0.0002 \cdot 200 \times 10^6 = 40,000$ lần.
- **Hệ quả:** Con số này cực lớn, cho thấy bắt buộc phải dùng mạch đồng bộ (Synchronizer) cho các tín hiệu không đồng bộ đầu vào.

5 PHẦN 1: TỔNG HỢP LÝ THUYẾT (CHEATSHEET)

5.1 Bảng so sánh các khái niệm trọng tâm

Bảng 5.1: So sánh SoC và SiP

Đặc điểm	Hệ thống trên chip (SoC)	Hệ thống trong gói (SiP)
Chất nền	Một chất nền silicon duy nhất.	Nhiều chất nền/phiến chip khác nhau.
Công nghệ	Thống nhất một quy trình công nghệ.	Kết hợp nhiều công nghệ (4nm, 28nm, Analog).
Ưu điểm	Hiệu suất cực cao, diện tích tối thiểu.	Linh hoạt, rút ngắn Time-to-Market.

Bảng 5.2: So sánh STA và DTA

Đặc điểm	Phân tích thời gian tĩnh (STA)	Phân tích thời gian động (DTA)
Phương pháp	Phân tích cấu trúc, không cần mẫu thử.	Mô phỏng kèm theo dữ liệu mẫu thử.
Độ bao phủ	100% các đường dẫn đồng bộ.	Phụ thuộc vào bộ kiểm thử (Testbench).
Tốc độ	Rất nhanh.	Rất chậm đối với chip quy mô lớn.

Bảng 5.3: So sánh Verilog và VHDL

Đặc điểm	Verilog	VHDL
Dựa trên	Ngôn ngữ C (Gọn nhẹ).	Ngôn ngữ ADA (Chặt chẽ).
Độ nhạy chữ	Có phân biệt hoa/thường.	Không phân biệt hoa/thường.
Ứng dụng	Phổ biến trong thiết kế ASIC/RTL thương mại.	Phổ biến trong quân sự và hàng không.

5.2 Các mức độ trừu tượng (Abstraction Levels)

- Transaction Level:** Mô tả chức năng thuần túy (C/C++), bỏ qua phần cứng.
- RTL Model:** Chính xác về chu kỳ (Cycle accurate), mô tả dòng dữ liệu giữa các đăng ký.
- Gate Level:** Netlist chi tiết các cổng logic và kết nối thực tế.

6 PHẦN 2: BÀI TẬP LÝ THUYẾT (BLOOM 1-2: NHẬN BIẾT & THÔNG HIỂU)

Câu 1: Mục tiêu cuối cùng của giai đoạn thiết kế Logic LSI là gì? A. Tạo ra mã C++ hoạt động đúng.

B. Tạo ra các mặt nạ ảnh (Photo Masks) tương đương đặc tả kỹ thuật.

C. Chỉ để mô phỏng trên máy tính.

D. Sản xuất vỏ chip.

Giải thích: Thiết kế LSI chuyển đổi từ đặc tả trừu tượng sang thực thể vật lý. Kết quả cuối cùng cần đạt được là GDSII phục vụ chế tạo mặt nạ sản xuất. Chọn **B**.

Câu 2: Ngôn ngữ Verilog được tạo ra vào năm nào và bởi ai? A. 1983 - DOD.

B. 1984 - Philip Moorby (Gateway Design Automation).

C. 1995 - IEEE.

D. 1970 - Bell Labs.

Giải thích: Verilog ra đời năm 1984 dựa trên C, trong khi VHDL được DOD phát triển từ năm 1983 dựa trên ADA. Chọn **B**.

Câu 3: Khối `always @(posedge clk)` thường được dùng để mô tả loại logic nào? A. Logic tổ hợp.

B. Logic tuần tự (Flip-flops).

C. Cổng nối dây (Wire).

D. Khối khởi tạo một lần.

Giải thích: `posedge clk` chỉ sườn dương xung nhịp, đặc trưng cho các phần tử nhớ như Flip-flops. Chọn **B**.

Câu 4: Kết quả đầu ra chính của quá trình Tổng hợp logic (Logic Synthesis) là gì? A. Mã RTL.

B. Tài liệu đặc tả.

C. Gate-level Netlist.

D. Chip vật lý.

Giải thích: Synthesis chuyển đổi RTL sang danh sách kết nối các cổng logic từ thư viện cell. Chọn **C**.

Câu 5: PVT trong thiết kế chip đại diện cho: A. Power, Voltage, Time.

B. Process, Voltage, Temperature.

C. Position, Velocity, Target.

D. Prototyping, Verification, Testing.

Giải thích: Đây là 3 yếu tố biến thiên ảnh hưởng đến tốc độ của transistor trong quá trình vận hành thực tế. Chọn **B**.

Câu 6: Trong STA, thuật toán tính LAT (Latest Arrival Time) sử dụng phép toán nào? A.

Lấy giá trị trung bình.

B. Lấy giá trị nhỏ nhất (Min).

C. Lấy giá trị lớn nhất (Max).

D. Phép nhân.

Giải thích: LAT tính thời gian muộn nhất nên phải chọn đường đi dài nhất (Max) trong số các đường dẫn đầu vào. Chọn **C**.

Câu 7: "LSI" là viết tắt của cụm từ nào? A. Low Scale Integration.

B. Large Scale Integration.

C. Logic System Integrated.

D. Light Semiconductor Interface.

Giải thích: Large Scale Integration chỉ các mạch tích hợp quy mô lớn (hàng nghìn đến hàng triệu transistor). Chọn **B**.

Câu 8: Thư viện nào chứa thông tin vật lý để phục vụ sắp xếp và đi dây (PNR)? A.

Frontend Library.

B. Backend Library (LEF).

C. Simulation Library.

D. C++ Library.

Giải thích: LEF (Library Exchange Format) chứa kích thước cell và vị trí chân để công cụ PNR thực hiện đặt linh kiện. Chọn **B**.

Câu 9: Kiểm tra "Hộp đen" (Black box) trong xác minh logic có đặc điểm gì? A. Biết rõ cấu trúc logic bên trong.

B. Chỉ quan tâm đầu vào và đầu ra.

C. Không cần mẫu thử.

D. Dùng để kiểm tra lỗi cú pháp.

Giải thích: Hộp đen coi thiết kế như một khối kín, chỉ kiểm tra phản hồi đầu ra dựa trên tác động đầu vào. Chọn **B**.

Câu 10: Ý nghĩa của giá trị 'z' trong Verilog là gì? A. Không xác định (Unknown).

B. Logic 0.

C. Trở kháng cao (High Impedance).

D. Logic 1.

Giải thích: 'z' đại diện cho trạng thái lơ lửng, thường dùng cho các bus dùng chung hoặc tri-state buffer. Chọn **C**.

7 PHẦN 3: BÀI TẬP VẬN DỤNG (BLOOM 3-6: VẬN DỤNG, PHÂN TÍCH, ĐÁNH GIÁ)

Câu 11: Giả sử bạn có mã: `always @(posedge clk) begin A <= B; B <= A; end`. Sau 1 xung nhịp, kết quả là: A. A và B giữ nguyên giá trị cũ.

B. A và B đều bằng giá trị cũ của B.

C. A và B hoán đổi giá trị cho nhau.

D. A và B đều bằng 0.

Giải thích (Hướng dẫn): Phép gán `<=` là non-blocking. Cả hai lệnh thực hiện song song dựa trên giá trị cũ tại thời điểm sườn dương xung nhịp. Do đó giá trị sẽ được hoán đổi. Chọn **C**.

Câu 12: Tại công nghệ 5nm, trễ dây dẫn (wire delay) chiếm khoảng bao nhiêu % tổng độ trễ? A. 5-10%.

B. 20-30%.

C. 50-70%.

D. 90-100%.

Giải thích (Hướng dẫn): Ở tiến trình nano, dây dẫn cực mảnh và điện trở cao khiến trễ dây trở thành yếu tố thống trị so với trễ cổng. Chọn **C**.

Câu 13: Một bộ cộng có 2 đầu vào LAT lần lượt là 15ps và 25ps. Độ trễ của chính bộ cộng là 10ps. LAT tại đầu ra là: A. 25ps.

B. 35ps.

C. 15ps.

D. 50ps.

Giải thích (Hướng dẫn): Công thức: $LAT_{out} = \max(LAT_{in1}, LAT_{in2}) + Delay_{cell} = \max(15, 25) + 10 = 35ps$. Chọn **B**.

Câu 14: Tại sao mã RTL cần phải "Synthesizable"? A. Để có thể chạy trên Windows.

B. Để công cụ EDA có thể chuyển đổi thành mạch phần cứng thực tế.

C. Để giảm kích thước tệp tin.

D. Để code trông đẹp hơn.

Giải thích (Hướng dẫn): Không phải mọi cú pháp Verilog đều có mạch tương đương (ví dụ lệnh delay #). Mã dùng để sản xuất chip bắt buộc phải tổng hợp được. Chọn **B**.

Câu 15: Kỹ thuật "Shielding" trong Layout dùng để giải quyết vấn đề gì? A. Tăng tốc độ chip.

B. Chống nhiễu chéo (Crosstalk) giữa các dây dẫn song song.

C. Tiết kiệm điện năng.

D. Giảm diện tích chip.

Giải thích (Hướng dẫn): Bọc dây tín hiệu bằng các dây nối đất giúp triệt tiêu điện dung ký sinh và nhiễu từ các dây lân cận. Chọn **B**.

Câu 16: Nếu kết quả STA không đạt (Timing violation), kỹ sư nên ưu tiên làm gì ở giai đoạn Logic Design? A. Thay đổi bộ nguồn.

B. Thay thế các cell nhanh hơn hoặc sửa lại cấu trúc logic mã RTL.

C. Bỏ qua và sản xuất chip luôn.

D. Tăng nhiệt độ phòng thí nghiệm.

Giải thích (Hướng dẫn): Khi vi phạm thời gian, cần tối ưu hóa đường dẫn (Critical path) bằng cách dùng cell có driver mạnh hơn hoặc chia nhỏ logic (pipelining). Chọn **B**.

Câu 17: Tại sao FPGA Prototyping lại đóng vai trò quyết định đến Time-to-Market? A. Vì FPGA rẻ hơn ASIC.

B. Vì nó cho phép chạy thử phần mềm trên phần cứng thực tế trước khi chip ASIC ra đời.

C. Vì FPGA có hiệu suất cao hơn ASIC.

D. Vì FPGA không cần verification.

Giải thích (Hướng dẫn): FPGA giúp phát hiện lỗi hệ thống sớm bằng cách chạy

ở tốc độ gần thực tế, cho phép đội phần mềm phát triển song song với đội phần cứng. Chọn **B**.

- Câu 18:** Phân tích sự đánh đổi (Trade-off): Việc sử dụng nhiều Low-power cell sẽ giúp ích gì và gây hại gì? A. Giảm diện tích nhưng tăng công suất.
B. Giảm công suất nhưng có thể làm tăng độ trễ (giảm hiệu suất).
C. Tăng tốc độ chip nhưng tốn diện tích.
D. Không có ảnh hưởng gì.

Giải thích (Hướng dẫn): Low-power cell thường có kích thước nhỏ, dòng driver yếu nên tốc độ chậm hơn High-speed cell. Đây là sự đánh đổi giữa Power và Performance. Chọn **B**.

- Câu 19:** Trong Verilog, kết quả của phép toán rút gọn $\& 4'b1011$ là: A. 1.
B. 0.
C. x.
D. z.

Giải thích (Hướng dẫn): Phép reduction AND: $1\&0\&1\&1 = 0$. Chỉ cần một bit 0 thì kết quả AND toàn bộ sẽ là 0. Chọn **B**.

- Câu 20:** Một kỹ sư nói "Con quỷ nằm ở những chi tiết nhỏ" (The devil is in the detail) trong LSI có ý nghĩa gì? A. Chip bị ma ám.
B. Một lỗi cực nhỏ ở mức RTL có thể dẫn đến thất bại hoàn toàn của chip sau sản xuất.
C. Thiết kế chip rất dễ dàng.
D. Chỉ cần quan tâm đến kiến trúc tổng thể.

Giải thích (Hướng dẫn): Nhấn mạnh tính chặt chẽ của quy trình, nơi các lỗi nhỏ như vi phạm thời gian vài ps hoặc lỗi gán logic có thể khiến chip trị giá hàng triệu USD trở thành "gạch vụn". Chọn **B**.

8 PHẦN 4: BÀI TẬP VẬN DỤNG NÂNG CAO (APPLICATION & ANALYSIS)

Mục tiêu: Rèn luyện kỹ năng giải quyết vấn đề thực tế và phân tích chuyên sâu các thông số kỹ thuật.

Câu 1: Bài toán phân tích thời gian (STA): Cho một nút logic Y có hai đường tín hiệu đầu vào A và B đi qua một cổng logic AND. Biết:

- Thời gian tín hiệu đến nút A (LAT_A) là $12ps$.
- Thời gian tín hiệu đến nút B (LAT_B) là $18ps$.
- Độ trễ của cổng AND ($Delay_{AND}$) là $5ps$.

Hãy tính thời gian tín hiệu đến muộn nhất (LAT_Y) tại đầu ra và giải thích ý nghĩa của kết quả này đối với việc thiết lập chu kỳ xung nhịp (Clock Period).

Hướng dẫn giải chi tiết:

- **Bước 1 (Tính toán):** Thuật toán STA tính LAT bằng cách chọn giá trị cực đại của các đường vào: $LAT_Y = \max(LAT_A, LAT_B) + Delay_{AND} = \max(12, 18) + 5 = 23ps$.
- **Bước 2 (Giải thích):** Giá trị $23ps$ đại diện cho đường dẫn dài nhất (Critical Path) đi qua nút này. Để mạch hoạt động đúng, chu kỳ xung nhịp T phải lớn hơn tổng trễ dài nhất trong toàn bộ mạch cộng với thời gian thiết lập (Setup time) của Flip-flop. Nếu LAT_Y quá lớn, ta buộc phải giảm tần số hoạt động của chip.

Câu 2: Vận dụng Verilog - Phân tích bộ dịch (Shift Register): Cho đoạn mã sau chạy trong khối `always @(posedge clk)`:

```
reg [2:0] Q;  
  
always @(posedge clk) begin  
    Q[2] <= Q[1];
```

```
Q[1] <= Q[0];  
Q[0] <= D;  
end
```

Nếu ta thay đổi toán tử $\leq$ thành $=$, hành vi của mạch sẽ thay đổi như thế nào?

Hướng dẫn giải chi tiết:

- **Trường hợp $\leq$ (Non-blocking):** Đây là thiết kế chuẩn cho bộ dịch 3-bit. Tại sườn dương xung nhịp, các giá trị được cập nhật đồng thời dựa trên trạng thái cũ.
- **Trường hợp $=$ (Blocking):** Các lệnh thực hiện tuần tự. Khi đó, $Q[0]$ nhận D , sau đó $Q[1]$ nhận ngay giá trị mới của $Q[0]$, và $Q[2]$ nhận giá trị mới của $Q[1]$.
- **Kết luận:** Toàn bộ các bit $Q[0], Q[1], Q[2]$ sẽ nhận giá trị của D ngay lập tức. Mạch không còn là bộ dịch mà trở thành một chuỗi các Flip-flop nhận cùng một giá trị D .

Câu 3: Thiết kế FSM (Finite State Machine): Hãy vẽ sơ đồ trạng thái cho một máy trạng thái kiểu Moore nhận diện chuỗi bit "101". (Gợi ý: Trạng thái S0 là Reset, S1 nhận được '1', S2 nhận được '10', S3 nhận được '101' và Output=1).

Hướng dẫn giải chi tiết:

- **S0 (Idle):** Nếu nhận '0' ở lại S0, nhận '1' sang S1.
- **S1:** Nếu nhận '1' ở lại S1 (vì vẫn có cơ hội nhận 101), nhận '0' sang S2.
- **S2:** Nếu nhận '0' quay về S0, nhận '1' sang S3 (Thỏa mãn chuỗi).
- **S3:** Output = 1. Nếu tiếp tục nhận '0', quay về S2 (vì đã có chuỗi '10'). Nếu nhận '1', quay về S1.

Câu 4: Phân tích lỗi Latch không mong muốn: Tại sao đoạn mã sau đây lại tạo ra một Latch (phần tử nhớ không mong muốn) sau khi tổng hợp?

```
always @(sel or a or b) begin
    if (sel == 1'b1)
        out = a;
end
```

Hướng dẫn giải chi tiết:

- **Nguyên nhân:** Trong logic tổ hợp, mọi trường hợp của đầu vào phải được định nghĩa đầu ra. Ở đây, trường hợp `sel == 0` không được định nghĩa.
- **Hệ quả:** Công cụ tổng hợp sẽ suy luận rằng khi `sel = 0`, đầu ra `out` phải giữ nguyên giá trị cũ. Để giữ giá trị, nó phải tạo ra một cái chốt (Latch).
- **Cách sửa:** Luôn thêm nhánh `else` hoặc gán giá trị mặc định cho `out` ở đầu khối `always`.

Câu 5: Vận dụng Quy trình thiết kế (Design Flow): Một công ty muốn phát triển chip xử lý hình ảnh cho camera an ninh với số lượng sản xuất dự kiến là 500.000 sản phẩm/năm. Giữa ASIC và FPGA, phương án nào tối ưu hơn về mặt chi phí tổng thể (Total Cost)?

Hướng dẫn giải chi tiết:

- **Phân tích:**
 - (a) FPGA có chi phí đơn vị (Unit cost) cao nhưng chi phí thiết kế/mặt nạ (NRE) thấp.
 - (b) ASIC có chi phí đơn vị thấp nhưng chi phí mặt nạ cực cao (hàng triệu USD).
- **Tính toán:** Với số lượng 500.000 sản phẩm, tổng chi phí ASIC (Unit cost x 500k + NRE) thường sẽ thấp hơn tổng chi phí FPGA. ASIC cũng cho hiệu năng cao hơn và tiêu thụ điện thấp hơn cho camera.
- **Kết luận:** Chọn **ASIC**.

Câu 6: Bài tập về Design for Testability (DFT): Trong kiểm tra lỗi "Stuck-at-fault", nếu một cổng OR có đầu vào A bị kẹt ở mức 1 (Stuck-at-1), ta cần đưa bộ dữ liệu thử nghiệm (A, B) nào vào để phát hiện ra lỗi này?

Hướng dẫn giải chi tiết:

- **Nguyên lý:** Để phát hiện lỗi Stuck-at-1, ta phải đưa đầu vào mong muốn là 0 và kiểm tra xem đầu ra có bị sai không.
- **Thực hiện:** Chọn $A = 0$. Để đầu ra của cổng OR nhạy cảm với sự thay đổi của A , ta phải chọn $B = 0$.
- **Kết quả:** Nếu mạch tốt, $A = 0, B = 0 \rightarrow Out = 0$. Nếu mạch lỗi (A kẹt ở 1), $Out = 1$. Vậy vector thử nghiệm là $(0, 0)$.

Câu 7: Tối ưu hóa PPA (Diện tích): Bạn có hai cách viết module chọn dữ liệu: Cách 1: Dùng toán tử `if-else`. Cách 2: Dùng toán tử `case`. Công cụ tổng hợp sẽ ưu tiên cách nào để tiết kiệm diện tích nếu có nhiều điều kiện trùng lặp?

Hướng dẫn giải chi tiết:

- **Phân tích:** `if-else` tạo ra cấu trúc ưu tiên (Priority encoder) - tốn nhiều tài nguyên hơn. `case` (nếu các điều kiện không chồng chéo) tạo ra bộ giải mã song song (Multiplexer) cân bằng.
- **Kết luận:** Sử dụng `case` thường cho kết quả diện tích nhỏ hơn và trễ thời gian cân bằng hơn cho các bộ chọn lớn.

Câu 8: Xác minh (Verification) - Simulation vs Emulation: Khi nào một kỹ sư nên chuyển từ mô phỏng phần mềm (Simulation) sang sử dụng bộ giả lập phần cứng (Emulation)?

Hướng dẫn giải chi tiết:

- **Phân tích:** Simulation chạy trên CPU máy tính nên rất chậm khi thiết kế đạt quy mô hàng triệu cổng. Emulation sử dụng các chip lập trình được để chạy thiết kế ở tốc độ gần thực tế.

- **Vận dụng:** Khi cần chạy các hệ điều hành (như Linux) trên chip vừa thiết kế hoặc kiểm tra driver với dữ liệu thực tế khổng lồ, Emulation là bắt buộc để tiết kiệm thời gian.

Câu 9: Bài tập về Clock Domain Crossing (CDC): Khi truyền một tín hiệu từ miền xung nhịp nhanh (*clk_fast*) sang miền xung nhịp chậm (*clk_slow*), tại sao việc sử dụng 2 Flip-flop nối tiếp (2-stage synchronizer) là cần thiết?

Hướng dẫn giải chi tiết:

- **Vấn đề:** Do sự lệch pha, tín hiệu có thể thay đổi ngay lúc Flip-flop miền chậm lấy mẫu, gây ra hiện tượng bất ổn định (Metastability).
- **Giải pháp:** FF thứ nhất nhận tín hiệu và có thể bị bất ổn định. FF thứ hai chờ đợi một chu kỳ để tín hiệu ổn định lại mức logic (0 hoặc 1) trước khi đưa vào hệ thống miền chậm.

Câu 10: Phân tích hệ thống SoC: Trong một SoC, tại sao bộ nhớ đệm (Cache) lại được đặt rất gần CPU thay vì để ở bộ nhớ ngoài (DRAM)? Giải thích dựa trên khái niệm độ trễ dây dẫn.

Hướng dẫn giải chi tiết:

- **Giải thích:** Như đã học, trễ dây dẫn chiếm 50-70% tổng độ trễ ở công nghệ nano. Việc đặt Cache sát CPU giúp giảm chiều dài dây dẫn, từ đó giảm cực đại độ trễ và tăng tốc độ truy xuất dữ liệu, giúp CPU không phải chờ đợi lâu (Wait states).

TÀI LIỆU ÔN TẬP TỔNG HỢP

THIẾT KẾ LOGIC LSI (LARGE SCALE INTEGRATION)

Quy trình thiết kế - Verilog RTL - Tổng hợp Logic - Xác minh thời gian



Mục lục

9 PHẦN 1: TÓM TẮT LÝ THUYẾT VÀ BẢNG SO SÁNH

9.1 Quy trình thiết kế LSI tổng quát

Quy trình đi từ đặc tả trừu tượng (**Spec**) đến bản vẽ vật lý (**Layout/GDSII**):

- **System Design:** Phân chia H/W và S/W, xác định kiến trúc.
- **Logic Design (RTL):** Hiện thực hóa chức năng bằng Verilog/VHDL.
- **Logic Synthesis:** Chuyển mã RTL sang Gate-level Netlist dựa trên thư viện cell.
- **Layout Design (PNR):** Sắp xếp linh kiện (Placement) và đi dây (Routing).

9.2 Bảng so sánh các khái niệm quan trọng

Bảng 9.4: So sánh SoC và SiP

Đặc điểm	System on Chip (SoC)	System in Package (SiP)
Cấu trúc	Tích hợp trên 1 phiến silicon duy nhất.	Kết hợp nhiều chip trong 1 gói.
Công nghệ	Đồng nhất một quy trình (ví dụ 7nm).	Đa công nghệ (CPU 5nm + Analog 28nm).
Kết nối	Lớp kim loại nội bộ, tốc độ cao.	Dây nối (wire bond) hoặc lớp dẫn đặc biệt.
Ưu điểm	Kích thước nhỏ, tiêu thụ điện thấp.	Linh hoạt, rút ngắn thời gian thiết kế.

Bảng 9.5: So sánh STA và DTA

Đặc điểm	Static Timing Analysis (STA)	Dynamic Timing Analysis (DTA)
Cơ chế	Phân tích cấu trúc dựa trên ràng buộc.	Mô phỏng kèm theo trễ và mẫu thử.
Vector thử	Không cần Test Patterns.	Cần bộ Test Patterns cực lớn.
Độ bao phủ	100% các đường dẫn đồng bộ.	Chỉ bao phủ các đường có mẫu thử.
Tốc độ	Rất nhanh.	Rất chậm (tốn tài nguyên máy tính).

10 PHẦN 2: BÀI TẬP LÝ THUYẾT (BLOOM 1-2: NHẬN BIẾT)

Mục tiêu: Ghi nhớ các mốc thời gian, định nghĩa và quy trình cơ bản.

Câu 1: Ngôn ngữ Verilog được Philip Moorby tạo ra vào năm nào?

A. 1983. B. 1984. C. 1995. D. 2001.

Giải thích: Theo tài liệu ELEC 4200, Verilog được tạo ra năm 1984 bởi Gateway Design Automation. VHDL được DOD tạo ra năm 1983. **Chọn B.**

Câu 2: Bước nào sau đây là đầu ra (output) của quá trình Logic Synthesis?

A. Mã RTL. B. System Spec. C. Gate-level Netlist. D. GDSII.

Giải thích: Tổng hợp logic nhận mã RTL làm đầu vào và ánh xạ chúng vào thư viện cell để tạo ra danh sách kết nối cổng (Netlist). **Chọn C.**

Câu 3: PVT đại diện cho ba yếu tố ảnh hưởng đến vận hành chip, đó là:

A. Power, Voltage, Temperature. B. Process, Voltage, Temperature.

C. Power, Velocity, Time. D. Process, Velocity, Time.

Giải thích: Process (Quy trình sản xuất), Voltage (Điện áp), Temperature (Nhiệt độ) là 3 biến số chính làm thay đổi tốc độ transistor. **Chọn B.**

Câu 4: Giá trị 'x' trong Verilog đại diện cho trạng thái nào?

A. Mức logic 0. B. Mức logic 1. C. Chưa xác định (Unknown). D. Trở kháng cao.

Giải thích: '0' là Low, '1' là High, 'x' là Unknown (thường do xung đột driver), 'z' là High Impedance. **Chọn C.**

Câu 5: Tài liệu GDSII được sử dụng chủ yếu cho giai đoạn nào?

A. Thiết kế RTL. B. Mô phỏng chức năng. C. Chế tạo mặt nạ (Fabrication).
D. DFT.

Giải thích: GDSII là định dạng dữ liệu chuẩn cuối cùng mô tả hình học vật lý của chip để gửi đi nhà máy sản xuất. **Chọn C.**

Câu 6: Trong STA, LAT là viết tắt của cụm từ gì?

- A. Logic Arrival Time. B. Latest Arrival Time. C. Local Area Timing. D. Low Access Time.

Giải thích: Latest Arrival Time là thời điểm muộn nhất mà tín hiệu có thể đến một nút logic. **Chọn B.**

Câu 7: Thư viện Frontend thường chứa các thông tin nào?

- A. Hình dạng vật lý GDSII. B. Chức năng logic và độ trễ timing.
C. Bản vẽ mặt nạ. D. Thông số đóng gói SiP.

Giải thích: Frontend Library chứa logic model và timing model để phục vụ tổng hợp và mô phỏng. **Chọn B.**

Câu 8: Mục đích chính của DFT (Design for Testability) là gì?

- A. Tăng tốc độ chip. B. Giảm diện tích chip. C. Phát hiện lỗi vật lý sau sản xuất. D. Viết mã RTL nhanh hơn.

Giải thích: DFT thêm các mạch hỗ trợ (như Scan Chain) để kiểm tra xem chip sản xuất xong có bị lỗi (stuck-at) không. **Chọn C.**

Câu 9: Kiểm tra tương đương (LEC) thường được thực hiện giữa:

- A. Spec và RTL. B. RTL và Netlist. C. Netlist và Layout. D. Layout và Spec.

Giải thích: LEC dùng để chứng minh Netlist sau khi tổng hợp/DFT vẫn giữ đúng chức năng logic của bản RTL chuẩn. **Chọn B.**

Câu 10: "Golden Model" thường được viết bằng ngôn ngữ nào?

- A. Verilog. B. VHDL. C. C/C++ hoặc SystemC. D. Assembly.

Giải thích: Golden Model là mô hình tham chiếu mức cao, thường viết bằng C để mô phỏng chức năng nhanh và chính xác nhất. **Chọn C.**

11 PHẦN 3: BÀI TẬP VẬN DỤNG (BLOOM 3-4: PHÂN TÍCH)

Mục tiêu: Vận dụng cú pháp Verilog và giải quyết các lỗi thiết kế.

Câu 11: Phân tích mã: Cho đoạn mã sau:

```
always @(posedge clk) begin
    A <= B;
    B <= A;
end
```

Sau một xung nhịp, giá trị của A và B sẽ như thế nào?

A. A=B cũ, B=B cũ. B. A=A cũ, B=A cũ. C. Hoán đổi giá trị. D. Cả hai bằng 0.

Giải thích: Phép gán non-blocking (<=) cập nhật đồng thời. Tại thời điểm clk lên, nó lấy giá trị cũ của vế phải để gán. Do đó A và B đổi chỗ. **Chọn C.**

Câu 12: Tại sao đoạn mã sau tạo ra Latch không mong muốn?

```
always @(sel or in) begin
    if (sel == 1'b1) out = in;
end
```

A. Thiếu xung nhịp clk. B. Thiếu nhánh else. C. Biến out phải là wire. D. Sai cú pháp if.

Giải thích: Trong logic tổ hợp, nếu không định nghĩa trường hợp sel=0, mạch phải "nhớ" giá trị cũ, dẫn đến công cụ tổng hợp tạo ra Latch. **Chọn B.**

Câu 13: Một cổng NAND có các đầu vào A, B bị lỗi Stuck-at-0 tại A. Vector thử nghiệm nào phát hiện được lỗi?

A. $\{0, 0\}$. B. $\{0, 1\}$. C. $\{1, 1\}$. D. $\{1, 0\}$.

Giải thích: Lỗi SA0 tại A nghĩa là A luôn bằng 0. Ta phải ép A lên 1 để kiểm tra. Với NAND, nếu $A=1, B=1$ thì $Out=0$. Nếu A bị kẹt ở 0, Out sẽ ra 1. **Chọn C.**

Câu 14: Tại tiến trình 5nm, yếu tố nào đóng góp lớn nhất vào tổng độ trễ (delay)?

A. Độ trễ cổng (Gate delay). B. Độ trễ dây dẫn (Wire delay).
C. Tốc độ xung nhịp. D. Nhiệt độ môi trường.

Giải thích: Ở các tiến trình siêu nhỏ, điện trở dây dẫn tăng mạnh, khiến trễ dây chiếm 50-70% tổng độ trễ. **Chọn B.**

Câu 15: Phép toán rút gọn $\& 4'b1011$ trong Verilog trả về kết quả:

A. $1'b1$. B. $1'b0$. C. $4'b0000$. D. $1'bx$.

Giải thích: $1\&0\&1\&1 = 0$. Phép toán rút gọn AND tất cả các bit của vector. **Chọn B.**

Câu 16: Khi đồng bộ tín hiệu từ miền xung nhịp nhanh sang chậm, ta nên dùng:

A. 1 Flip-flop. B. 2 Flip-flops nối tiếp. C. Cổng AND. D. Không cần làm gì.

Giải thích: Dùng 2-FF synchronizer giúp loại bỏ hiện tượng bất ổn định (Metastability). **Chọn B.**

Câu 17: Ưu điểm lớn nhất của FPGA Prototyping so với Simulation là:

A. Rẻ hơn. B. Tốc độ thực thi nhanh hơn hàng nghìn lần. C. Dễ gỡ lỗi hơn.
D. Không cần code.

Giải thích: FPGA cho phép chạy thiết kế ở tốc độ gần như thực tế để kiểm tra với phần mềm. **Chọn B.**

Câu 18: Trong quy trình LSI, bước nào thực hiện sau cùng trước khi Fab?

A. Synthesis. B. DFT. C. Physical Verification (LVS/DRC). D. RTL Simulation.

Giải thích: Sau khi Layout, phải kiểm tra quy tắc thiết kế (DRC) và so khớp sơ đồ (LVS) để đảm bảo bản vẽ vật lý đúng. **Chọn C.**

Câu 19: Một SoC so với SiP thường có đặc điểm:

A. Kích thước lớn hơn. B. Hiệu năng cao hơn do kết nối nội bộ ngắn.

C. Giá thành rẻ cho số lượng ít. D. Dễ thiết kế hơn.

Giải thích: SoC tối ưu về diện tích và tốc độ vì mọi thứ trên cùng một đế silicon.

Chọn B.

Câu 20: Để mô tả mạch tổ hợp trong khối `always`, ta nên dùng:

A. `always @(posedge clk).` B. `always @*.` C. `initial.` D. `assign` bên trong `always`.

Giải thích: `always @*` tự động cập nhật danh sách độ nhạy cho logic tổ hợp.

Chọn B.

12 PHẦN 4: DỰ ĐOÁN ĐỀ THI (BLOOM 5-6: TỔNG HỢP & ĐÁNH GIÁ)

12.1 Bảng công thức sử dụng

Công thức trọng tâm

- **STA LAT:** $LAT_{node} = \max(LAT_{inputs}) + Delay_{gate}$
- **Setup Slack:** $Slack = (T_{period} - T_{setup}) - LAT_{data}$
- **Công suất động:** $P \propto f \cdot V^2$

12.2 Bộ câu hỏi dự đoán nâng cao (20 câu)

Câu 21: Bài toán tính toán STA: Cho mạch logic đầu ra Y có 2 nhánh: - Nhánh 1:

Qua cổng A ($Delay = 5ps$), cổng B ($Delay = 10ps$). - Nhánh 2: Qua cổng C ($Delay = 12ps$). Nếu đầu vào đến cùng lúc tại $T = 0$, LAT tại Y là bao nhiêu?

A. 12ps. B. 15ps. C. 17ps. D. 27ps.

Tính toán: Nhánh 1: $5 + 10 = 15ps$. Nhánh 2: $12ps$. $LAT = \max(15, 12) = 15ps$.

Chọn B.

Câu 22: Tại sao phải thực hiện Logic Synthesis tại nhiều PVT Corners?

A. Để giảm diện tích. B. Để chip hoạt động đúng ở cả điều kiện nhanh nhất và chậm nhất. C. Để tiết kiệm chi phí mặt nạ. D. Để tăng số lượng cổng.

Giải thích: Chip phải đảm bảo không vi phạm Setup time ở góc "Chậm" (Điện áp thấp, nhiệt độ cao) và Hold time ở góc "Nhanh". **Chọn B.**

Câu 23: Ý nghĩa của "Physical Aware Synthesis" trong thiết kế hiện đại là gì?

A. Tổng hợp không quan tâm vị trí. B. Ước lượng trễ dây dựa trên thông tin vị trí thực tế để tăng độ chính xác. C. Tăng công suất chip. D. Chỉ dành cho thiết kế Analog.

Giải thích: Ở tiến trình nhỏ, trễ dây rất lớn nên Synthesis cần biết vị trí sơ bộ để tính trễ đúng. **Chọn B.**

Câu 24: Cho FSM Moore nhận diện chuỗi "11". Nếu đang ở trạng thái "đã nhận được một số 1", nhận tiếp số '0' thì trạng thái tiếp theo là:

A. Trạng thái Reset. B. Trạng thái đã nhận "11". C. Giữ nguyên. D. Không xác định.

Giải thích: Chuỗi bị ngắt bởi số 0 nên máy trạng thái phải quay về trạng thái bắt đầu (Idle/Reset). **Chọn A.**

Câu 25: Một cổng OR bị lỗi Stuck-at-1 tại đầu ra. Vector nào KHÔNG thể phát hiện lỗi?

A. {0, 0}. B. {0, 1}. C. {1, 0}. D. {1, 1}.

Giải thích: Lỗi SA1 nghĩa là Out luôn bằng 1. Để bắt lỗi, ta cần Out mong muốn bằng 0. Chỉ vector {0, 0} cho Out=0. Các vector còn lại cho Out=1 (giống lỗi) nên không bắt được. **Chọn B, C, D.**

Câu 26: Sự đánh đổi (Trade-off) lớn nhất khi thêm mạch Scan Chain cho DFT là:

A. Tăng tốc độ. B. Tăng diện tích và công suất tiêu thụ. C. Giảm thời gian test. D. Giảm số lượng pin.

Giải thích: Thêm MUX và dây nối cho Scan chain làm tăng diện tích chip (Area overhead). **Chọn B.**

Câu 27: Trong STA, nếu Slack âm (Negative Slack), kỹ sư cần làm gì?

A. Tăng chu kỳ xung nhịp. B. Thay bằng các cell nhanh hơn trên đường Critical Path. C. Cả A và B. D. Không cần làm gì.

Giải thích: Slack âm nghĩa là dữ liệu đến quá muộn. Ta có thể nới lỏng thời gian (tăng T) hoặc làm mạch chạy nhanh hơn. **Chọn C.**

Câu 28: Tại sao Verification chiếm tới 70% chu kỳ thiết kế LSI?

A. Do kỹ sư verification chậm. B. Do chip ngày càng phức tạp, việc phát hiện mọi lỗi chức năng cực kỳ khó khăn. C. Do chi phí phần mềm rẻ. D. Do quy trình PNR tự động.

Giải thích: Lỗi ở giai đoạn sau (Fab) cực kỳ đắt đỏ, nên việc xác minh kỹ lưỡng ở RTL là sống còn. **Chọn B.**

Câu 29: Một file SDC (Synopsys Design Constraints) thường chứa:

A. Mã Verilog. B. Thông số PVT. C. Định nghĩa xung nhịp và các ràng buộc I/O. D. Hình ảnh Layout.

Giải thích: SDC hướng dẫn công cụ tổng hợp về tần số hoạt động mong muốn. Chọn C.

Câu 30: "Wire Load Model" (WLM) thường được sử dụng ở giai đoạn nào?

A. Post-layout. B. Pre-layout synthesis. C. Spec design. D. Chế tạo wafer.

Giải thích: WLM dùng để ước lượng trễ dây dựa trên thống kê khi chưa có bản vẽ layout thực tế. Chọn B.

Câu hỏi tính toán: Một mạch có chu kỳ 10ns, Setup time = 1ns. Nếu LAT tại Flip-flop là 9.5ns, Slack là bao nhiêu?

A. 0.5ns. B. -0.5ns. C. 0ns. D. 1ns.

Tính toán: $Required_Time = 10 - 1 = 9ns$. $Slack = 9 - 9.5 = -0.5ns$. Chọn B.

Câu 31: Phân biệt sự khác nhau giữa `case` và `casez` trong Verilog?

A. Không khác nhau. B. `casez` cho phép bỏ qua các bit có giá trị 'z' hoặc '?' (don't care). C. `case` nhanh hơn. D. `casez` chỉ dùng cho logic tuần tự.

Giải thích: `casez` rất hữu ích khi chỉ muốn so khớp một số bit nhất định trong vector. Chọn B.

Câu 32: Kỹ thuật "Clock Gating" dùng để tối ưu hóa yếu tố nào trong PPA?

A. Hiệu năng. B. Diện tích. C. Công suất động. D. Giá thành.

Giải thích: Ngắt xung nhịp cho các khối không hoạt động để giảm tiêu thụ điện. Chọn C.

Câu 33: "Crosstalk" xảy ra mạnh nhất khi:

A. Các dây dẫn chạy cách xa nhau. B. Các dây dẫn chạy song song sát nhau ở tần số cao. C. Điện áp chip quá cao. D. Chip hoạt động ở nhiệt độ thấp.

Giải thích: Sự ghép tụ giữa các dây sát nhau gây nhiễu tín hiệu. Chọn B.

Câu 34: Tại sao quy trình thiết kế hiện đại cần bước "Eco" (Engineering Change Order)?

A. Để sửa các lỗi nhỏ mà không cần chạy lại toàn bộ quy trình PNR từ đầu. B. Để tăng giá thành. C. Để thay đổi Spec. D. Để thay đổi nhà máy sản xuất.

Giải thích: ECO giúp tiết kiệm thời gian khi chỉ cần sửa đổi cục bộ layout. **Chọn A.**

Tình huống: Bạn thiết kế chip cho ô tô. Yêu cầu quan trọng nhất là gì?

A. Giá cực rẻ. B. Độ tin cậy (Reliability) và hoạt động được ở dải nhiệt độ khắc nghiệt. C. Kích thước siêu nhỏ. D. Màu sắc chip.

Giải thích: Chip ô tô phải đạt chuẩn AEC-Q100 về độ bền và an toàn. **Chọn B.**

Câu 35: Chip bị lỗi "Stuck-at-1" tại chân Reset của một Flip-flop (Reset tích cực mức thấp).

Hệ quả là:

A. Chip luôn bị Reset. B. Chip không bao giờ bị Reset. C. Chip cháy. D. Không ảnh hưởng.

Giải thích: Nếu chân Reset (active low) bị kẹt ở 1, nó sẽ không bao giờ xuống 0 để kích hoạt lệnh Reset. **Chọn B.**

Câu 36: Trong Verilog, `assign out = (a == b) ? 1'b1 : 1'b0;` mô tả mạch gì?

A. Bộ cộng. B. Bộ so sánh bằng. C. Bộ dịch. D. Flip-flop.

Giải thích: Đây là toán tử điều kiện so sánh giá trị a và b. **Chọn B.**

Câu 37: "Antenna Effect" trong Layout Design được khắc phục bằng cách:

A. Tăng độ dài dây. B. Thêm các diode xả hoặc nhảy lớp kim loại (metal hopping). C. Giảm số lớp kim loại. D. Tăng điện áp.

Giải thích: Giúp bảo vệ cổng transistor không bị tích điện quá mức trong quá trình chế tạo. **Chọn B.**

Câu 38: Bước "Placement" trong PNR có mục tiêu chính là:

A. Đi dây. B. Xác định vị trí các cell để tổng chiều dài dây là ngắn nhất và không vi phạm timing. C. Tổng hợp logic. D. Viết tài liệu hướng dẫn.

Giải thích: Vị trí cell quyết định trực tiếp đến trễ dây và diện tích chip. **Chọn B.**

13 PHẦN 6: LỜI KHUYẾN ÔN THI

Chiến thuật làm bài

- **Với câu hỏi quy trình:** Nhớ kỹ sơ đồ: RTL -> Synthesis -> Netlist -> PNR -> Layout -> GDSII.
- **Với câu hỏi Verilog:** Luôn kiểm tra xem có dấu `posedge` `clk` không để phân biệt logic tuần tự hay tổ hợp.
- **Với câu hỏi STA:** Vẽ sơ đồ LAT, chọn đường dài nhất (*Max*) cho Setup và đường ngắn nhất (*Min*) cho Hold.
- **Với câu hỏi DFT:** Muốn kiểm tra lỗi Stuck-at-X, hãy ép ngõ ra mong muốn phải là giá trị ngược lại ($\bar{X}$).

— CHÚC BẠN THI TỐT —