REPORT

Thiết kế và thực hiện mạch tính hàm căn bậc hai

Ver 1.0

29/3/2026

	Họ và tên (Full name)	**Mã SV (ID)**	**Đóng góp (Contribution)**
Thành viên 1 (Member 1)			
Thành viên 2 (Member 2)			
Tên/Địa chỉ Repo trên Github hoặc Google Drive			

Tóm tắt (Abstract - from 5 to 10 lines)

Từ khóa (Keywords)

Document History

Version	Time	Revised by	Description
V0.1	29/03/2026	Nguyễn Kiêm Hùng	Original Version
V0.2			

Hướng dẫn (Instructions)

Sinh viên điền vào báo cáo theo mẫu đính kèm. Sinh viên điền các mục:

- Thông tin sinh viên, mã số sinh viên
- Mục *Đóng Góp* điền các công việc đã làm tương ứng của từng sinh viên.
- Tên/Địa chỉ Repo trên Github

Ngoại trừ phần thông tin sinh viên, mã số sinh viên và tên/địa chỉ Repo trên Github ở đầu, sinh viên cần hoàn thành các phần nội dung (theo các mục đã được gợi ý – nhưng không hạn chế) trong phần báo cáo để mô tả các công việc nhóm đã thực hiện và các kết quả đã đạt được.

Sinh viên làm theo nhóm chỉ cần **1 sinh viên đại diện nộp 1 bản báo cáo, sửa tên file thành tên của các thành viên trong nhóm (viết có dấu).**

Sinh viên nộp lại báo cáo này trước khi tới trình bày kết quả, **muộn nhất trước ngày thi hết môn một ngày**. **Ngày thi, SV cần mang máy tính laptop và sản phẩm để chạy demo!**

Lưu ý: Nghiêm cấm mọi hình thức copy bài (bao gồm cả report và mã nguồn) của nhau. Nếu phát hiện sự giống nhau giữa 2 bài thì tùy mức độ mà có thể sẽ bị trừ điểm hoặc chia lấy điểm trung bình làm điểm của project.

MỤC LỤC

Document History **3**

MỤC LỤC **5**

1. Giới thiệu **7**

Lưu ý khi triển khai phần cứng: *9*

2. Yêu cầu **9**

2.1. Yêu cầu đối với thiết kế: *9*

2.2. Yêu cầu kết quả phải đạt *10*

2.3. Định nghĩa giao diện vào/ra *10*

3. Thuật toán **11**

4. Thiết kế mức RTL **11**

4.1. Mô hình máy FSMD *11*

4.2. Đơn vị xử lý dữ liệu (Datapath) *11*

4.3. Đơn vị điều khiển (Control Unit) *11*

4.4. Sơ đồ khối tổng thể *11*

5. Mô hình hóa bằng VHDL **11**

6. Mô phỏng/thực thi và đánh giá **12**

7. Triển khai trên FPGA **12**

8. Đánh giá kết quả **12**

9. Kết luận **12**

Appendix A: Reference **13**

[1]. 13

Appendix B: VHDL Code **14**

(đóng gói thành tệp nén và gửi kèm báo cáo) **14**

Appendix C: **15**

List of Figures **16**

List of Tables **17**

References **18**

1. Giới thiệu

(Introduction to the motivation, Objectives, and main Contents of the project)

Mục tiêu: Vận dụng các kiến thức, kỹ năng đã được học để thiết kế ở **mức RTL**, mô phỏng bằng ModelSIM **và tổng hợp trên FPGA bằng Vivado** (chỉ ra tài nguyên phần cứng được sử dụng, tần số hoạt động, kết quả mô phỏng **Post-Implementation timing simulation**) một mô-đun phần cứng, gọi là SQRTApprox, thực hiện tính hàm căn bậc hai s =sqrt(a) =$\sqrt{a}$. Trong đó, a là một số thực dương bất kỳ.

```
Input:  a  (số thực dương định dạng fixed-point)
Output:
      sqrt_a ≈ √a,
      error = '1' nếu a<0

Constants:
   N = 32 //số vòng lặp, lớn để tăng độ chính xác
   //K = ∏_1^N sqrt(1 − 2^(−2i))  (Hệ số khuếch đại, hội tụ về ~0.828159)
      // có thể tính trước hoặc dùng giá trị hội tụ
      K = 0.828159

Variables: X, Y, scale
   // Xử lý trường hợp đặc biệt
   if a == 0:
      return 0
   if a < 0:
      error = '1'
  // --- Bước 1: Chuẩn hóa đầu vào về khoảng [0.5, 2) để đảm bảo hội tụ ---
   scale = 0
   while a < 0.5 {
      a = a * 4
      scale = scale – 1}
   while a >= 2.0 {
      a = a / 4
      scale = scale + 1}
   // Sau khi chuẩn hóa: a ∈ [0.5, 2)

   // --- Bước 2: Khởi tạo các giá trị CORDIC ---
     // Chọn x0 = a + 0.25, y0 = a - 0.25 để sau khi xoay, x_n / K = sqrt(a)
```

```
  x = a + 0.25
  y = a - 0.25

// --- Bước 3: Lặp với n bước (ví dụ n = 32 cho độ chính xác double)

  FOR i = 1 TO N do:
  {
     // Xác định hướng xoay: làm giảm |y|
      if y < 0:
          d = 1
      else:
          d = -1
     end if
      // Cập nhật x và y theo phép xoay hyperbolic
       shift = 2^(-i)
      x_new = x + d * y * shift
      y_new = y + d * x * shift

      x = x_new
      y = y_new
  }
   // --- Bước 4: Hiệu chỉnh hệ số khuếch đại ---

  sqrt_a = x / K

  // --- Bước 5: Bù lại tỉ lệ đã chuẩn hóa ---

  sqrt_a = sqrt_a * (2^scale)

  return sqrt_a
```

Hình 1. Thuật toán tính xấp xỉ hàm sqrt(a).

Ví dụ: So sánh kết quả CORDIC với math.sqrt:

sqrt(0.000000) : CORDIC = 0.0000000000, math = 0.0000000000, sai số = 0.00e+00

sqrt(0.250000) : CORDIC = 0.5009794366, math = 0.5000000000, sai số = 9.79e-04

sqrt(0.500000) : CORDIC = 0.7084919137, math = 0.7071067812, sai số = 1.39e-03

sqrt(1.000000) : CORDIC = 1.0019588732, math = 1.0000000000, sai số = 1.96e-03

sqrt(2.000000) : CORDIC = 1.4169838274, math = 1.4142135624, sai số = 2.77e-03

sqrt(3.000000) : CORDIC = 1.7354625380, math = 1.7320508076, sai số = 3.41e-03

sqrt(4.000000) : CORDIC = 2.0039177464, math = 2.0000000000, sai số = 3.92e-03

sqrt(9.000000) : CORDIC = 3.0058766196, math = 3.0000000000, sai số = 5.88e-03

sqrt(16.000000) : CORDIC = 4.0078354928, math = 4.0000000000, sai số = 7.84e-03

sqrt(100.000000) : CORDIC = 10.0195887320, math = 10.0000000000, sai số = 1.96e-02

sqrt(0.100000) : CORDIC = 0.3168472161, math = 0.3162277660, sai số = 6.19e-04

sqrt(12345.678900) : CORDIC = 111.3290630296, math = 111.1111106056, sai số = 2.18e-01

Lưu ý khi triển khai phần cứng:

- Có thể **pipeline** các vòng lặp để tăng tốc (nâng cao).
- Dùng **fixed-point arithmetic** (ví dụ Q1.15 hoặc Q2.14 format). **Fixed-point arithmetic** (số học cố định) là cách **biểu diễn và tính toán số thực bằng số nguyên**, với **một vị trí dấu chấm thập phân cố định** trong biểu diễn nhị phân. Một giá trị được biểu diễn theo **định dạng Qm.n**, trong đó:
  + m: số bit cho phần **nguyên** (bao gồm cả bit dấu nếu có)
  + n: số bit cho phần **phân số**
  + Tổng số bit = m + n
- Nếu không cần độ chính xác cao, có thể bỏ hệ số (K) ở cuối

2. Yêu cầu

2.1. Yêu cầu đối với thiết kế:

- Khối SQRTApprox có giao diện ghép nối tới CPU sao cho CPU có thể viết giá trị đầu vào cần tính (giá trị a) tới nó
- CPU kích hoạt quá trình tính toán của khối SQRTApprox bằng các đặt tín hiệu Start = ‘1’.
- Sau khi quá trình tính sqrt(a) hoàn thành, khối SQRTApprox sẽ báo cho CPU biết bằng cách đặt tín hiệu Done = ‘1’;
- ???

Hình 2. Giao diện ghép nối I/O.

2.2. Yêu cầu kết quả phải đạt

- Chuẩn hóa thuật toán cho thực hiện phần cứng
- Đề xuất máy FSMD
- Đề xuất thiết kế datapath
- Đề xuất máy trạng thái FSM cho đơn vị điều khiển CU
- Mô hình hóa thiết kế (theo đúng thiết kế datapath và CU đã đề xuất) bằng ngôn ngữ mô tả phần cứng VHDL
- Mô phỏng kiểm chứng chức năng bằng ModelSIM hoặc Vivado Design Suite, chứng minh mạch hoạt động đúng chức năng tính SQRT
- Tổng hợp và thực thi thiết kế cho FPGA bằng Vivado Design Suite; chỉ ra tài nguyên phần cứng được sử dụng, tần số hoạt động,
- Thực hiện **Post-Implementation timing simulation** **bằng Vivado Design Suite, phân tích dạng sóng để chứng minh mạch hoạt động đúng chức năng**

2.3. Định nghĩa giao diện vào/ra

Bảng 1: Mô tả các tín hiệu vào ra.

TT	Port	Direction	Width	Meaning
				-
				-

3. Thuật toán

Sinh viên/Học viên chỉ ra thuật toán được sử dụng ở đây.

4. Thiết kế mức RTL

Gợi ý : Tham khảo Lecture 3

4.1. Mô hình máy FSMD

Sinh viên/Học viên chỉ ra sơ đồ máy trạng thái FSMD mô tả hoạt động của mạch ở đây!

Hình 3: Mô hình máy FSMD.

4.2. Đơn vị xử lý dữ liệu (Datapath)

Sinh viên/Học viên chỉ ra sơ đồ cấu trúc của datapath của mạch ở đây!

Hình 4: Cấu trúc của đơn vị xử lý dữ liệu Datapath.

4.3. Đơn vị điều khiển (Control Unit)

Sinh viên/Học viên chỉ ra sơ đồ máy trạng thái FSM của bộ điều khiển controller của mạch ở đây!

Hình 5: Máy FSM của đơn vị điều khiển.

4.4. Sơ đồ khối tổng thể

Hình 6: Sơ đồ khối tổng thể của bộ tính ảnh tích phân.

5. Mô hình hóa bằng VHDL

*(Mô tả mạch bằng **VHDL** hoặc **Verilog**. Giải thích cấu trúc code, module, interface. Trích dẫn một số đoạn code quan trọng (nếu cần).)*

6. Mô phỏng/thực thi và đánh giá

(Chỉ ra công cụ được sử dụng (ModelSim, Vivado, Quartus...). Các testbench chính. Sóng tín hiệu (waveforms) minh họa. Phân tích kết quả mô phỏng (đúng/sai, đáp ứng yêu cầu?).)

7. Triển khai trên FPGA

(Chỉ ra công cụ và bo mạch FPGA được sử dụng. Kết quả tổng hợp (synthesis report): số LUTs, FFs, DSPs, BRAMs, tần số hoạt động tối đa; kết quả Post-implementation simulation. Thực nghiệm trên phần cứng (đo đạc bằng ILA/VIO, triển khai SoC,...).)

8. Đánh giá kết quả

(So sánh với yêu cầu ban đầu. So sánh với phần mềm và các thiết kế/mạch khác (nếu có). Đánh giá ưu điểm và hạn chế.)

9. Kết luận

Appendix A: Reference

[1].

Appendix B: VHDL Code

(đóng gói thành tệp nén và gửi kèm báo cáo)

Appendix C:

Compress and email to kiemhung@vnu.edu.vn

List of Figures

Hình 1. Thuật toán tính xấp xỉ hàm y = e^x. 8
Hình 2. Giao diện ghép nối I/O. 10
Hình 3: Mô hình máy FSMD. 11
Hình 4: Cấu trúc của đơn vị xử lý dữ liệu Datapath. 11
Hình 5: Máy FSM của đơn vị điều khiển. 11
Hình 5: Sơ đồ khối tổng thể của bộ tính ảnh tích phân. 11

List of Tables

Bảng 1: Mô tả các tín hiệu vào ra..... 10

References

[1]