# 任务

# 任务:验证这32位(0x0042a303)是否对应于RISC-V架构中的指令1w t1,4(t0)。

#### $0x0042a303 \rightarrow 00000000100 00101 010 00110 0000011$

imm<sub>11:0</sub> = 000000000100 rs1 = 00101 = x5 (t0) funct3 = 010 rd = 00110 = x6 (t1) op = 0000011

来自DDCARV的附录B:

op	funct3	funct7	Type	Instruction		Description	Operation	
0000011 (3)	010	_	I	lw rd, im	m(rs1)	load word	rd =	[Address] <sub>31:0</sub>



Name	Register Number	Use
zero	<b>x</b> 0	Constant value 0
ra	x1	Return address
sp	x2	Stack pointer
gp	<b>x</b> 3	Global pointer
tp	x4	Thread pointer
t0-2	x5-7	Temporary variables
s0/fp	x8	Saved variable / Frame pointer
s1	x9	Saved variable
a0-1	x10-11	Function arguments / Return values
a2-7	x12-17	Function arguments
s2-11	x18-27	Saved variables
t3-6	x28-31	Temporary variables


任务:在自己的计算机上重复图4中的仿真过程。请按照以下步骤操作(如GSG第7部分所详诉):

- 必要时生成仿真二进制文件(Vrvfpgasim)。
- 在PlatformIO中,打开在以下位置提供的项目: [RVfpgaPath]/RVfpga/Labs/Lab13/LW\_Instruction\_DCCM。
- 在文件*platformio.ini*中更正到RVfpga仿真二进制文件(*Vrvfpgasim*)的路径。
- 使用Verilator生成仿真轨迹(生成轨迹)。
- 使用GTKWave打开轨迹。
- 使用文件*scriptLoad.tcl*(在*[RVfpgaPath]/RVfpga/Labs/Lab13/LW\_Instruction\_DCCM/*中提供)打开与图4所示信号相同的信号。为此,在GTKWave上,单击 "*File* → *Read Tcl Script File*"(文件 → 读取Tcl脚本文件)并选择*scriptLoad.tcl*文件。
- 单击几次"*Zoom In*"(放大)(<sup>凸</sup>)移动至18600 ps。

解答请参见实验13的主文档。

任务:扩展图4中的仿真以包含图6所示的信号(在下文说明)。







#### 任务: 在SweRV EH1处理器的Verilog文件中找到图6中的结构和信号。

不提供解答。

## 任务: 在图4的仿真中包含信号1su p并根据上述说明分析其各个位。

请参见上面的仿真。可以看到,当装载进行译码时,1su p = 0x14001:

- valid = 1。指令有效。
- load = 1。指令为装载指令。
- word = 1。访问的大小是字。

**任务:** 在Verilog代码中从LSU的两个输入(exu\_lsu\_rs1\_d和dec\_lsu\_offset\_d)的获取来源分析这两个输入所遵循的路径。此过程 涉及几个模块: dec、exu和lsu。为其他指令分析这些信号的行为。

基址可以来自寄存器文件或旁路(来自通路0或通路1)。

偏移量来自通路0或通路1指令的32位。



<u>任务</u>:分析DC1阶段中两个加法器的实现,这两个加法器在模块**lsu\_lsc\_ctl**中实例化。我们通过通过展示这些加法器的实现在下面的图**7**中提供指导。

## 文件beh\_lib.sv:

```
module rvlsadder
          input logic [31:0] rs1,
          input logic [11:0] offset,
255
          output logic [31:0] dout
         logic
                             cout;
         logic
                             sign;
         logic [31:12]
                             rsl inc;
         logic [31:12]
                             rs1 dec;
        assign {cout,dout[11:0]} = {1'b0,rs1[11:0]} + {1'b0,offset[11:0]};
        assign rsl_inc[31:12] = rsl[31:12] + 1;
        assign rs1 dec[31:12] = rs1[31:12] - 1;
        assign sign = offset[11];
         assign dout[31:12] = ({20{
                                    sign ^~
                                             cout}} &
                                                          rs1[31:12])
                                   ~sign &
                                             cout}}
                                                     & rsl inc[31:12])
                              ({20{
                                    sign & ~cout}} & rsl dec[31:12]);
                             ({20{
```

文件Isu\_Isc\_ctl.sv:



```
// Calculate start/end address for load/store
assign addr_offset_dc1[2:0] = ({3{\su_pkt_dc1.half}} & 3'b01) | ({3{\su_pkt_dc1.word}} & 3'b11) | ({3{\su_pkt_dc1.dword}} & 3'b11);
assign end_addr_offset_dc1[12:0] = {offset_dc1[11:0]} + {9'b0,addr_offset_dc1[2:0]};
assign rull_end_addr_dc1[31:0] = rsl_dc1[31:0] + {{19{end_addr_offset_dc1[12:0]}}, end_addr_offset_dc1[12:0]};
assign end_addr_dc1[31:0] = full_end_addr_dc1[31:0];
```

任务: 在图2的程序中,尝试不同的访问大小(字节和半字)和未对齐访问。为此,请更改偏移量或将访问类型从1w更改为1b(*装载字节*)或1h(*装载半字*)。例如,如果将偏移量从4更改为3,则装载字指令将对从地址0xF0040003开始的32位执行未对齐访问,如图8所示。分析上述不同情况下信号1su\_addr\_dc1[31:0](或full\_addr\_dc1[31:0])和end\_addr\_dc1[31:0]的值。在实验20中,我们将从DCCM的内部分析这种情况。







信号1su\_addr\_dc1[31:0]和end\_addr\_dc1[31:0]的值将访问的起始地址和结束地址传达给存储器: 0xF0040003和0xF0040007。读取两个字(0x00000002和0x00000008),并在对齐器中提取最后一个字(0x00000800)。

任务: 在图2的程序中,当对地址0xF0040004和地址0xF0040003执行1w时,比较信号dccm\_data\_lo\_dc2[31:0]和 dccm\_data\_hi\_dc2[31:0]的值。

上文有两个仿真。

- 指向地址0xF0040004的1w

```
dccm_data_lo_dc2[31:0]: 0x00000008 dccm_data_hi_dc2[31:0]: 0x00000008
```

两个信号都包含从请求地址读取的值。

- 指向地址0xF0040003的1w

```
dccm_data_lo_dc2[31:0]: 0x00000002 (来自地址0xF0040000的值) dccm_data_hi_dc2[31:0]: 0x00000008 (来自地址0xF0040004的值)
```

任务:分析Isu\_dccm\_ctl和Isu\_ecc模块中的Verilog代码中使用的对齐、合并和错误检查逻辑。

不提供解答。

任务: 在图2的程序中,当对地址0xF0040004和地址0xF0040003执行1w时,比较信号1su\_result\_corr\_dc3[31:0]的值。

上文有两个仿真。



- 指向地址0xF0040004的1w

lsu\_result\_corr\_dc3[31:0]: **0x00000008** 它包含从请求地址读取的值。

- 指向地址0xF0040003的1₩

lsu\_result\_corr\_dc3[31:0]: 0x00000800

它包含从请求地址读取的值。需考虑RISC-V采用小端模式。

任务: 在Verilog代码中分析信号addr external dc1如何于DC1阶段在模块Isu\_addrcheck中计算。



```
if (DCCM ENABLE == 1) begin: Gen dccm enable
   rvrangecheck #(.CCM SADR(`RV DCCM SADR),
                   .CCM SIZE(`RV DCCM SIZE)) start addr dccm rangecheck (
      .addr(start addr dc1[31:0]),
      .in range(start addr in dccm dcl),
      .in region(start addr in dccm region dc1)
   rvrangecheck #(.CCM SADR(`RV DCCM SADR),
                   .CCM SIZE(`RV DCCM SIZE)) end addr dccm rangecheck (
      .addr(end addr dc1[31:0]),
      .in range(end addr in dccm dc1),
      .in region(end addr in dccm region dcl)
end else begin: Gen_dccm_disable // block: Gen_dccm_enable
  assign start_addr_in_dccm_dcl = '0;
assign start_addr_in_dccm_region_dcl = '0;
   assign end_addr_in_dccm_dcl = '0;
assign end_addr_in_dccm_region_dcl = '0;
 if (ICCM ENABLE == 1) begin : check iccm
  assign addr in iccm = (start addr dc1[31:28] == ICCM REGION);
assign addr in iccm = 1'b0;
rvrangecheck #(.CCM_SADR(`RV_PIC_BASE_ADDR),
               .CCM SIZE(`RV PIC SIZE)) start addr pic rangecheck (
   .addr(start addr dc1[31:0]),
   .in range(start addr in pic dc1),
   .in region(start addr in pic region dc1)
rvrangecheck #(.CCM SADR(`RV PIC BASE ADDR),
               .CCM SIZE(`RV PIC SIZE)) end addr pic rangecheck (
   .addr(end addr dc1[31:0]),
   .in range(end addr in pic dc1),
   .in region(end addr in pic region dc1)
assign addr in dccm dcl
                                = (start addr in dccm dcl & end addr in dccm dcl);
                                = (start addr in pic dcl & end addr in pic dcl);
      addr in pic dcl
       addr external dcl = ~(addr in dccm dcl | addr in pic dcl); //~addr in dccm region dcl
```



## 模块rvrangecheck用于检查请求地址:

- 如果它处于DCCM/ICCM地址范围中(第80-107行),在这种情况下,信号addr in dccm dc1 = 1
- 如果它处于PIC地址范围中(第108-123行),在这种情况下,信号addr\_in\_pic\_dc1 = 1
- 如果它不处于上述任一地址范围中,则处于DDR外部存储器中,在这种情况下: addr external dc1 = 1

任务:验证这32位(0x0062a023)是否对应于RISC-V架构中的指令sw t1,0(t0)。

#### $0x0062a023 \rightarrow 0000000 00110 00101 010 00000 0100011$

来自DDCARV的附录B:

31:25 24:20 19:15 14:12 11:7 6:0

imm<sub>11:5</sub> rs2 rs1 funct3 imm<sub>4:0</sub> op

op	funct3	funct7	Type	Instruction	Description	Operation
0100011 (35)	010	_	S	sw rs2, imm(rs1)	store word	[Address] <sub>31:0</sub> = rs2

任务:在自己的计算机上重复图12中的仿真过程。请按照以下步骤操作(如GSG第7部分所详诉):

- 必要时生成仿真二进制文件(Vrvfpgasim)。


S-Type



- 在PlatformIO中打开在以下位置提供的项目: [RVfpgaPath]/RVfpga/Labs/Lab13/SW\_Instruction\_DCCM。
- 在文件*platformio.ini*中更新到RVfpga仿真二进制文件(*Vrvfpgasim*)的路径。
- 使用Verilator生成仿真轨迹(生成轨迹)。
- 在GTKWave上打开轨迹。
- 使用文件*scriptStore.tcl*(在*[RVfpgaPath]/RVfpga/Labs/Lab13/SW\_Instruction\_DCCM/*中提供)显示与图4所示信号相同的信号。为此,在GTKWave上,单击 "*File* → *Read Tcl Script File*"(文件 → 读取Tcl脚本文件)并选择*scriptStore.tcl*文件。
- 单击几次 "Zoom In" (放大) (<sup>2</sup>) 移动至17900 ps。

解答请参见实验13的主文档。

#### 任务:在仿真中分析存储指令之后的装载指令,以验证值是否已正确写入DCCM。需要添加图4和图6中的一些信号来分析装载。





任务:按照与第2.B部分中对1w指令执行的高级分析类似的方式扩展本部分中对sw指令执行的基础分析。

不提供解答。

任务:分析针对DCCM的未对齐存储以及子字存储:存储字节(sb)或存储半字(sh)。


不提供解答。

**任务:** 在自己的计算机上重复图17中的仿真过程。使用文件*test\_Blocking.tcl*(在*[RVfpgaPath]/RVfpga/Labs/Lab13/LW\_Instruction\_ExtMemory* 中提供)。单击几次 "*Zoom In*" (放大)( )移动至16940 ps。

解答请参见实验13的主文档。

任务:修改图15中的程序以分析需要通过AXI总线向外部存储器发送两个地址的未对齐装载访问。






<u>任务</u>:将控制多路开关的信号添加到仿真中(在图16的DC3和提交阶段),其中多路开关选择由DDR外部存储器提供的数据。可以在 Verilog代码的以下几行中找到这些多路开关:

- 2:1多路开关: 模块Isu\_Isc\_ctI的第264行。
- 3:1多路开关: 模块dec\_decode\_ctl的第2277行。

可以使用的.tcl文件位于: [RVfpgaPath]/RVfpga/Labs/Lab13/LW\_Instruction\_ExtMemory/test\_Blocking\_Extended.tcl





任务:分析用于访问DRAM控制器的AXI总线实现也很有趣,为此可以检查Isu\_bus\_intf模块。

不提供解答。

任务:在自己的计算机上重复图18中的仿真过程。使用文件scriptStoreBuffer.tcl(在

[RVfpgaPath]/RVfpga/Labs/Lab13/SW\_Instruction\_DCCM中提供)。单击几次"Zoom In"(放大)(🕒)移动至17900 ps。

解答请参见实验13的主文档。

任务:修改图11中的程序以实现两个出色的存储操作,并执行与图18中的分析类似的分析。



不提供解答。