<u>任务</u>:在自己的计算机上重复图3中的仿真过程。为此,请按照以下步骤操作(在GSG的第7部分中详述):

- 必要时生成仿真二进制文件(Vrvfpgasim)。
- 在PlatformIO中,打开在以下位置提供的项目: [RVfpgaPath]/RVfpga/Labs/Lab19/LW-SW Instruction ExtMemory。
- 在文件*platformio.ini*中建立到RVfpga仿真二进制文件(*Vrvfpgasim*)的正确路径。
- 使用Verilator生成仿真轨迹(生成轨迹)。
- 在GTKWave上打开轨迹。
- 使用文件*test\_Blocking\_Extended.tcl*(在为[RVfpgaPath]/RVfpga/Labs/Lab19/LW-SW\_Instruction\_ExtMemory中提供)打开与图6所示信号相同的信号。为此,在GTKWave上,单击"File → Read Tcl Script File"(文件 → 读取Tcl脚本文件)并选择*test\_Blocking\_Extended.tcl*文件。
- · 单击几次"*Zoom In*"(放大)(<sup>2)</sup>),然后分析自**42500 ps**起的区域。

解答请参见实验19的主文档。

<u>任务</u>:使用硬件计数器测量图2中程序的周期数、指令数、装载次数和存储次数。访问DDR外部存储器所用的总时间是多少(包括读访问和写访问)?可以比较使用图3中的DDR存储器与使用DCCM时的执行情况(*[RVfpgaPath]/RVfpga/Labs/Lab19/LW-SW\_Instruction\_DCCM/*下提供另一个PlatformIO项目,其中包含用于对DCCM进行读/写操作的相同程序)。请注意,用于仿真的存储器不是Nexys A7开发板上实际使用的DDR存储器。

### DCCM:

### 在Verilator中仿真:



每次迭代需要3个周期,执行5条指令。每次迭代仅丢失半个周期。

# 在开发板上执行:



```
> Executing task: platformio device mo
--- Available filters and text transfo
--- More details at http://bit.ly/pio
--- Miniterm on /dev/ttyUSB1 115200,8
--- Quit: Ctrl+C | Menu: Ctrl+T | Help
Cycles = 30245
Instructions = 50051
```

每次迭代的周期数 = 3

# DDR存储器:

在开发板上执行:

```
PROBLEMS OUTPUT DEBUG CONSOLE TERMINAL

> Executing task: platformio device mon


--- Available filters and text transfor
--- More details at http://bit.ly/pio-m
--- Miniterm on /dev/ttyUSB1 115200,8,
--- Ouit: Ctrl+C | Menu: Ctrl+T | Help:
Cycles = 357774
Instructions = 50051
```

因为程序未发生变化,所以指令数相同。但此时执行所有迭代需要大约358000个周期,因此: 每次迭代中访问存储器所用的周期数 ≈ (358000 - 30000) / 10000 ≈ 33

任务: 使用[RVfpgaPath]/RVfpga/Labs/Lab19/LW\_Instruction\_ExtMem中提供的示例,借助硬件计数器估算DDR外部存储器的读延时。与上一任务一样,可以使用[RVfpgaPath]/RVfpga/Labs/Lab19/LW\_Instruction\_DCCM中的示例,将现有程序与因存储器访问而不存在暂停的程序进行比较。请注意,用于仿真的存储器不是Nexys A7开发板上实际使用的DDR存储器。

#### DCCM:

在Verilator中仿真:



每次迭代需要5个周期,执行10条指令,因此IPC为理想值。



# 在开发板上执行:

```
PROBLEMS OUTPUT DEBUGCONSOLE TERMINAL

> Executing task: platformio device monsuments

--- Available filters and text transformic transformic transformic.

--- More details at http://bit.ly/pio-mminiterm on /dev/ttyUSB1 115200,8,1


--- Ouit: Ctrl+C | Menu: Ctrl+T | Help:

Cycles = 50237
Instructions = 100051
```

每次迭代的周期数 = 5

### DDR存储器:

# 在Verilator中仿真:



# 在开发板上执行:

```
> Executing task: platformio device monitor <
--- Available filters and text transformations
--- More details at http://bit.ly/pio-monitor-
--- Miniterm on /dev/ttyUSB1 115200,8,N,1 ---
--- Quit: Ctrl+C | Menu: Ctrl+T | Help: Ctrl+T
Cycles = 938723
Instructions = 100051
```

因为程序未发生变化,所以指令数相同。但此时执行所有迭代需要大约939000个周期,因此:

DDR存储器的读延时≈(939000 - 50000)/(10000 \* 4)≈22



为了检查该值是否正确,我们将装载指令的数量加倍,然后再次执行程序:

#### DCCM:

```
E firmware.dis C Test.c

src > --- Test_Assembly.S

30 REPFAT:
31 | lw t3, (t4)
32 | add t3, t3, t4 |
33 | lw t3, 4(t4)
34 | add t3, t3, t4 |
35 | lw t3, 8(t4)
36 | add t3, t3, t4 |
37 | lw t3, 12(t4)
38 | add t3, t3, t4 |
40 | add t3, t3, t4 |
41 | lw t3, 12(t4)
42 | add t3, t3, t4 |
43 | add t3, t3, t4 |
44 | add t3, t3, t4 |
45 | lw t3, 8(t4)
46 | add t3, t3, t4 |
47 | add t3, t3, t4 |
48 | bne t4, t6, REPEAT |
49 | INSERT_NOPS_4

PROBLEMS OUTPUT DEBUG CONSOLE T

> Executing task: platformio dev

--- Available filters and text t

--- More details at http://bit.h

--- Miniterm on /dev/ttyUSB1 11

Cycles = 90315

Instructions = 180051
```

# DDR存储器:

DDR存储器的读延时≈(1862000 - 90000)/(10000 \* 8)≈22



<u>任务</u>:分析RVfpga系统中使用的存储器控制器,本练习颇为复杂但十分有趣。请记住,构成该控制器的模块位于 [RVfpgaPath]/RVfpga/src/LiteDRAM中,顶层模块在该文件夹内的 litedram\_top.v文件中实现。可以先进行图3所示的仿真,然后添加并分析来自LiteDRAM控制器的一些信号。

不提供解答。

任务:分析模块ifu\_ic\_mem,了解如何实现图4中的元素。

# 模块ifu\_ic\_mem:

数据数组和标记数组实例化:

数据数组加奇偶校验位(在本例中未定义RV ICACHE ECC):



#### 4-1 多路开关:

标记数组加奇偶校验位(在本例中未定义RV ICACHE ECC):



```
for (genvar i=0; i<NUM_WAYS; i++) begin: WAYS
   rvoclkhdr ic_tag_c1_cgc ( .en(ic_tag_clken[i]), .llclk(ic_tag_clk[i]), .* );
  if (ICACHE_TAG_DEPTH == 64 ) begin : ICACHE_SZ_16
  `ifdef RV_ICACHE_ECC
       ram_64x25 ic_way_tag (
                                              .CLK(ic_tag_clk[i]),
                                              .WE (ic_tag_wren_q[i]),
.D (ic_tag_wr_data[24:0]),
.ADR(ic_rw_addr_q[ICACHE_TAG_HIGH-1:ICACHE_TAG_LOW]),
                                               .Q (ic_tag_data_raw[i][24:0])
       assign w_tout[i][31:ICACHE_TAG_HIGH] = ic_tag_data_raw[i][31-ICACHE_TAG_HIGH:0];
assign w_tout[i][36:32] = ic_tag_data_raw[i][24:20];
                                .en(~dec_tlu_core_ecc_disable),
                                .double_ecc_error(ic_tag_double_ecc_error[i]));
         assign ic_tag_way_perr[i]= ic_tag_single_ecc_error[i] | ic_tag_double_ecc_error[i] ;
       ram_64x21 ic_way_tag (
                                             .CLK(ic_tag_clk[i]),
.WE (ic_tag_wren_q[i]),
.D (ic_tag_wr_data[20:0]),
.ADR(ic_rw_addr_q[ICACHE_TAG_HIGH-1:ICACHE_TAG_LOW]),
.Q (ic_tag_data_raw[i][20:0])
               n w_tout[i][31:ICACHE_TAG_HIGH] = ic_tag_data_raw[i][31:ICACHE_TAG_HIGH:0] ;
n w_tout[i][32] = ic_tag_data_raw[i][20] ;
       assign w_tout[i][31:I
assign w_tout[i][32]
                                                                 parcheck(.data_in (w_tout[i][31:ICACHE_TAG_HIGH]),
    .parity_in (w_tout[i][32]),
    .parity_err(ic_tag_way_perr[i]));
```

# 比较器:

```
assign ic_rd_hit[0] = (w_tout[0][31:ICACHE_TAG_HIGH] == ic_rw_addr_ff[31:ICACHE_TAG_HIGH]) & ic_tag_valid[0];
assign ic_rd_hit[1] = (w_tout[1][31:ICACHE_TAG_HIGH] == ic_rw_addr_ff[31:ICACHE_TAG_HIGH]) & ic_tag_valid[1];
assign ic_rd_hit[2] = (w_tout[2][31:ICACHE_TAG_HIGH] == ic_rw_addr_ff[31:ICACHE_TAG_HIGH]) & ic_tag_valid[2];
assign ic_rd_hit[3] = (w_tout[3][31:ICACHE_TAG_HIGH] == ic_rw_addr_ff[31:ICACHE_TAG_HIGH]) & ic_tag_valid[3];
```

**任务**:在自己的计算机上重复图6中的仿真过程。为此,请按照以下步骤操作(在GSG的第7部分中详述):

- 必要时生成仿真二进制文件(Vrvfpgasim)。
- 在PlatformIO中,打开在以下位置提供的项目: [RVfpgaPath]/RVfpga/Labs/Lab19/InstructionMemory\_Example。
- 在文件*platformio.ini*中更新到RVfpga仿真二进制文件(*Vrvfpgasim*)的路径。
- 使用Verilator生成仿真跟踪(生成跟踪)。
- 在GTKWave上打开跟踪。
- 使用文件test1 Miss.tcl (在

[RVfpgaPath]/RVfpga/Labs/Lab19/InstructionMemory\_Example中提供)打开与图6所示信号相同的信号。为此,在GTKWave上,单击"File → Read Tcl Script File"(文件 → 读取Tcl脚本文件)并选择test1 Miss.tcl文件。



- 单击几次 "Zoom In" (放大) ( ) ,然后分析28900 ps至30220 ps范围内的区域。 还可以进行一些更深入的分析,例如对I\$的写操作或初始指令的旁路。

解答请参见实验19的主文档。

解答请参见实验19的主文档。

任务:分析图9中的Verilog代码,并基于上述说明解释代码如何运行。

不提供解答。

任务:分析图10中的Verilog代码,并基于上述说明解释代码如何运行。

不提供解答。


# 1. 练习


1) 将图11所示的循环转换为0x10000次迭代的循环,但为j指令保持原有的地址。测量周期数以及I\$命中和未命中的次数。然后删除其中一条j指令,再次测量上述指标。比较测量结果,并给出解释。

5条跳转指令:

4条跳转指令:







在采用**4**条 j 指令的程序中,**I\$**未命中数和周期数显著减少,因为此时块之间彼此不会发生冲突。与此同时,**I\$**命中数大幅增加。

2) 使用图5中的程序,从I\$替换策略的角度分析I\$命中。

不提供解答。

3) 扩展图6,详细分析每个64位块如何写入I\$。

不提供解答。

4) 通过仿真器和开发板分析其他**I\$**配置,例如具有不同块大小的**I\$**。请注意,无法修改通路的数量。

不提供解答。

5) 分析用于检查数据数组和标记数组奇偶校验信息正确性的逻辑。

不提供解答。