Chương 3: HỆ TỔ HỢP

- I. NGUYÊN TẮC THIẾT KẾ
- II. MỘT SỐ HỆ TỔ HỢP THÔNG DỤNG VÀ ỨNG DỤNG ĐỂ THỰC HIỆN HÀM BOOLE

I. NGUYÊN TẮC THIẾT KẾ

* Các bước thiết kế:

- Phát biểu bài toán.
- Xác định số biến ngõ vào và số biến ngõ ra.
- Thành lập bảng giá trị chỉ rõ mối quan hệ giữa ngõ vào và ngô ra.

Ngõ vào	Ngõ ra
X _{n-1} X ₁ X ₀	Y _{m-1} Y ₁ Y ₀
0 0 0	
1 1 1	

- Tìm biểu thức rút gọn của từng ngõ ra phụ thuộc vào các biến ngõ vào.
- Thực hiện sơ đồ logic.

2

II. MỘT SỐ HỆ TỔ HỢP THÔNG DỤNG

1. BỘ CỘNG - TRÙ NHỊ PHÂN (SV TỰ ĐỌC)

```
* CỘNG: - BÁN PHẦN (HALF ADDER- HA)

- TOÀN PHẦN (FULL ADDER- FA)

* TRÙ: - BÁN PHẦN (HALF SUBTRACTOR- HS)

- TOÀN PHẦN (FULL SUBTRACTOR- FS)


* CỘNG – TRỪ NHỊ PHÂN SONG SONG
```

- **2.** BỘ CHUYỂN MÃ (CODE CONVERSION)
- 3. BỘ GIẢI MÃ (DECODER)
- **4.** BỘ MÃ HÓA (ENCODER)
- 5. BỘ DỒN KÊNH (MULTIPLEXER-MUX)
- 6. BỘ PHÂN KÊNH (DEMULTIPLEXER- DEMUX)
- 7. BỘ SO SÁNH ĐỘ LỚN (COMPARATOR)
- **8. PLD**

BỘ CỘNG

CÔNG BÁN PHẦN (HALF ADDER - HA)

Mạch thực hiện phép cộng 2 số nhị phân 1 bit




$$S = \overline{x}y + x\overline{y} = x \oplus y$$

$$C = xy$$

CỘNG TOÀN PHẨN (FULL ADDER - FA)

Mạch thực hiện phép cộng 3 số nhị phân 1 bit



$$S = x \oplus y \oplus z$$


$$C = xy + xz + yz$$

$$= xy + z(x \oplus y)$$

MẠCH TRÙ

TRÙ BÁN PHẦN (HALF SUBTRACTOR – HS)

Mạch thực hiện phép trừ 2 số nhị phân 1 bit




$$\mathbf{D} = \overline{\mathbf{x}} \mathbf{y} + \mathbf{x} \overline{\mathbf{y}} = \mathbf{x} \mathbf{\Theta} \mathbf{y}$$

$$\mathbf{B} = \overline{\mathbf{x}} \mathbf{y}$$

TRÙ TOÀN PHẨN (FULL SUBTRACTOR – FS)

Mạch thực hiện phép trừ 3 số nhị phân 1 bit




$$\mathbf{D} = \mathbf{x} \oplus \mathbf{y} \oplus \mathbf{z}$$

$$\mathbf{B} = \mathbf{x}\mathbf{y} + \mathbf{x}\mathbf{z} + \mathbf{y}\mathbf{z}$$

$$= \mathbf{x}\mathbf{y} + \mathbf{z}(\mathbf{x} \oplus \mathbf{y})$$

MẠCH CỘNG TRÙ SONG SONG


Mạch thực hiện phép cộng hoặc trừ 2 số nhị phân n bit



b. Bộ trừ nhị phân:


- Sử dụng các bộ trừ toàn phần F.S
- Thực hiện bằng phép cộng với bù 2 của số trừ

$$M - N = M + B\dot{u}_2(N) = M + B\dot{u}_1(N) + 1$$




Kết quả: -C4 = 1 kết quả là số dương -C4 = 0 kết quả là số âm

c. Bộ cộng/trừ nhị phân:




IC cộng 4 bit 74283(74LS283)




Sử dụng vi mạch cộng để thực hiện hàm

Ví dụ 1 Chỉ sử dụng một H.A, hãy thiết kế hệ tổ hợp thực hiện hàm $y = x^2 + x + 1$, với x là số nhị phân 2 bit.



Sơ đồ khối



Bảng chân trị

\mathbf{x}_1	\mathbf{x}_0	y_3	y_2	$\mathbf{y_1}$	$\mathbf{y_0}$
0	0	0	0	0	1
0	1	0	0	1	1
1	0	0	1	1	1
1	1	1	1	0	1

Các hàm ngõ ra

$$y_0 = 1$$

$$\mathbf{y_1} = \mathbf{x_1} \oplus \mathbf{x_0}$$

$$\mathbf{y}_2 = \mathbf{x}_1$$

$$\mathbf{y}_3 = \mathbf{x}_1 \mathbf{x}_0$$


Các hàm ngõ ra


$$y_0 = 1$$

$$\mathbf{y}_1 = \mathbf{x}_1 \oplus \mathbf{x}_0$$

$$\mathbf{y}_2 = \mathbf{x}_1$$

$$\mathbf{y}_3 = \mathbf{x}_1 \mathbf{x}_0$$






Ví dụ 2 Dùng vi mạch 74283 (mạch cộng 4 bit) và các cổng logic (nếu cần) để thiết kế mạch tổ hợp có hoạt động như sau:

Nếu C=0 thì
$$Y_3Y_2Y_1Y_0 = X_3X_2X_1X_0$$

Nếu C=1 thì $Y_3Y_2Y_1Y_0 =$ bù 2 của $X_3X_2X_1X_0$

Sơ đồ khối



IC74283:
$$S = A + B + C_0$$

Theo đề bài:

$$\begin{cases} C = 0: & Y = X \\ C = 1: & Y = b\grave{u}_2(X) = b\grave{u}_1(X) + 1 \end{cases} = \frac{X}{b\grave{u}_1(X)} + \frac{0}{b} + \frac{1}{b}$$

$$\Rightarrow$$
 Chọn B = 0; $C_0 = C$


$$\Rightarrow$$
 A phụ thuộc vào C:

$$\Rightarrow \text{Chọn B} = 0; C_0 = C$$

$$\Rightarrow \text{A phụ thuộc vào C:} \begin{cases} C = 0 \Rightarrow A = X \\ C = 1 \Rightarrow A = bù_1(X) \end{cases}$$

$$C = 1 \Rightarrow A = b\dot{u}_1(X)$$

$$\Rightarrow$$
 A = X \oplus C (xem A là hàm của C và X)



BỘ CHUYỂN MÃ

 Hệ chuyển mã là hệ tổ hợp có nhiệm vụ làm cho 2 hệ thống tương thích với nhau, mặc dù mỗi hệ thống dùng mã nhị phân khác nhau.



 Hệ chuyển mã có ngõ vào cung cấp các tổ hợp mã nhị phân A và các ngỗ ra tạo ra các tổ hợp mã nhị phân B. Như vậy, ngỗ vào và ngỗ ra phải có số lượng từ mã bằng nhau.


BỘ GIẢI MÃ (DECODER)

 Bộ giải mã là hệ chuyển mã có nhiệm vụ chuyển từ mã nhị phân cơ bản n bit ở ngõ vào thành mã nhị phân 1 trong m ở ngõ ra.


 $m = 2^n$

- Với giá trị i của tổ hợp nhị phân ở ngõ vào, thì ngõ ra Y_i sẽ tích cực và các ngõ ra còn lại sẽ không tích cực.
- Có 2 dạng: ngõ ra tích cực cao (mức 1) và ngỗ ra tích cực thấp (mức 0).

Bộ giải mã ngõ ra tích cực cao




Bộ giải mã ngõ ra tích cực thấp



Bộ giải mã có ngõ vào cho phép


- Ngoài các ngô vào dữ liệu, bộ giải mã có thể có 1 hay nhiều ngô vào cho phép.
- Khi các ngỗ vào cho phép ở trạng thái tích cực thì mạch giải mã mởi được hoạt động. Ngược lại, mạch giải mã sẽ không hoạt động; khi đó các ngỗ ra đều ở trạng thái không tích cực.



EN	X ₁	X ₀	Y ₃	Y ₂	Y ₁	Yo
0	X	X	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0


Giới thiệu một số IC giải mã 74139(74LS139)

a. IC 74139: gồm 2 bộ giải mã 2 sang 4 ngõ ra tích cực thấp



G	В	A	$\overline{\mathbf{Y}}_{3}$	$\overline{\overline{Y}}_2$	\overline{Y}_1	$\overline{\mathbf{Y}}_{0}$
1	X	X	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1

b. IC 74138: bộ giải mã 3 sang 8 ngõ ra tích cực thấp



Sư dụng bộ giải mã để thực hiện hàm

Ngõ ra của bộ giải mã là minterm (ngõ ra tích cực cao) hoặc maxterm (ngõ ra tích cực thấp) của n biến ngõ vào. Do đó, ta có thể sử dụng bộ giải mã thực hiện hàm Boole theo dạng chính tắc.

Nguyên tắc:

- Hàm cần thực hiện phải đưa về dạng chính tắc và kết hợp thêm cổng thích hợp để thiết kế.
- Các ngỗ cho phép của bộ giải mã phải ở trạng thái tích cực.
- Các biến của hàm được nối đến các ngõ vào của bộ giải mã theo đúng vị trí trọng số.

Ví dụ 3 Dùng IC giải mã 74138 (74LS138) và 1 số cổng cần thiết để thực hiện 2 hàm Boole sau:


$$F1(x,y,z)=\Sigma(2,5,7)$$
 $F2(x,y,z)=\prod(0,1,4)$

74138: Ngõ ra:
$$Y_i = M_i$$

(i = 0, 1, ..., 2ⁿ-1)


$$F1(x,y,z) = m_2 + m_5 + m_7 = \overline{M_2} + \overline{M_5} + \overline{M_7} = \overline{M_2.M_5.M_7}$$
$$= M_0.M_1.M_3.M_4.M_6$$

$$F2(x,y,z) = M_0.M_1.M_4$$



Ví dụ 4 Thiết kế FA dùng IC giải mã 74138 (74LS138) và 1 số cổng cần thiết.

Sơ đồ khối



74138


Ngõ ra:
$$Y_i = M_i$$

(i = 0, 1, ..., 2ⁿ-1)

$$C = \prod (0,1,2,4)$$
= M0.M1.M2.M4
$$S = \prod (0,3,5,6)$$
= M0.M3.M5.M6


BỘ MÃ HÓA (ENCODER)

- Encoder là hệ chuyển mã thực hiện hoạt động ngược lại với decoder. Nghĩa là encoder có m ngõ vào theo mã nhị phân 1 trong m và n ngõ ra theo mã nhị phân cơ bắn (với m ≤ 2n).
- Với ngõ vào I_i được tích cực thì ngõ ra chính là tổ hợp giá trị nhị phân i tương ứng.



Bộ mã hóa có ưu tiên

Bộ mã hóa có ưu tiên là mạch mã hóa sao cho nếu có nhiều hơn 1 ngõ vào cùng tích cực thì ngõ ra sẽ là giá trị nhị phân của ngõ vào có ưu tiên cao nhất.




I_3	I ₂	I ₁	I ₀	$\mathbf{Z_1}$	$\mathbf{Z_0}$	\mathbf{v}
0	0	0	0	X	X	0
0	0	0	1	0	0	1
0	0	1	\mathbf{X}	0	1	1
0	1	\mathbf{X}	\mathbf{X}	1	0	1
1	X	X	X	1	1	1

Thứ tự ưu tiên: $I_3 > I_2 > I_1 > I_0$

$$Z_1 = I_3 + I_2$$


 $Z_0 = I_3 + T_2 I_1$
 $V = I_3 + I_2 + I_1 + I_0$

IC mã hóa ưu tiên 8 sang 3–74148(74LS148)




BỘ DỒN KÊNH (MULTIPLEXER-MUX)

- MUX 2ⁿ →1 là hệ tổ hợp có <u>nhiều ngõ vào</u> nhưng chỉ có 1 ngõ ra. Ngõ vào gồm 2 nhóm: m ngõ vào dữ liệu (data input) và n ngõ vào lựa chọn (select input).



- Với 1 giá trị i của tổ hợp nhị phân các ngõ vào lựa chọn, ngõ vào dữ liệu D_i sẽ được chọn đưa đến ngõ ra. $(m=2^n)$


* Bô MUX 4 → 1:




IC dồn kênh

a. 74LS153: gồm 2 bộ MUX 4 →1

b. 74151: bộ MUX 8 →1





Sử dụng MUX để thực hiện hàm

Nguyên tắc:

- Hàm cần thực hiện phải đưa về dạng bảng sự thật hoặc chính tắc để dễ dàng đồng nhất tìm ra các Di, ngõ ra của MUX chính là hàm cần thiết kế.
- Các ngõ cho phép của MUX phải ở trạng thái tích cực.
- Các biến của hàm được nối đến các ngõ vào lựa chọn của MUX theo đúng vị trí trọng số.

a. Bộ MUX 2ⁿ thực hiện hàm Boole n biến:

$$F(x, y, z) = \sum (0, 1, 4, 7)$$


$$= m_0 + m_1 + m_4 + m_7$$

$$= m_0 1 + m_1 1 + m_2 0 + m_3 0$$


$$+ m_4 1 + m_5 0 + m_6 0 + m_7 1$$

$$\begin{split} Y &= \sum m_i \, D_i \\ &= m_0 D_0 + m_1 D_1 + m_2 D_2 + m_3 D_3 \\ &+ m_4 D_4 + m_5 D_5 + m_6 D_6 + m_7 D_7 \end{split}$$

$$D_0 = D_1 = D_4 = D_7 = 1 D_2 = D_3 = D_5 = D_6 = 0$$




b. Bộ MUX 2n thực hiện hàm Boole n+1 biến:




BỘ PHÂN KÊNH (DEMULTIPLEXER-DEMUX)

 Bộ DEMUX 1→2ⁿ có chức năng thực hiện hoạt động ngược lại với bộ MUX. Mạch có 1 ngô vào dữ liệu, n ngô vào lựa chọn và 2ⁿ ngô ra.



- Với 1 giá trị i của tổ hợp nhị phân các ngõ vào lựa chọn, ngõ vào dữ liệu D sẽ được đưa đến ngõ ra Y_i .

* Bô DEMUX 1 → 4:




$$Y_o = \overline{S_1} \overline{S_o} D = m_o D$$

$$Y_I = \overline{S_I} S_0 D = m_I D$$

$$Y_2 = S_1 \overline{S_0} D = m_2 D$$


$$Y_3 = S_1 S_0 D = m_3 D$$

IC phân kênh 74155 (74LS155)




BỘ SO SÁNH ĐỘ LỚN (COMPARATOR)

- Bộ so sánh là hệ tổ hợp có nhiệm vụ so sánh 2 số nhị phân không đấu A và B (mỗi số n bit).
- Bộ so sánh có 3 ngô ra (A>B), (A=B) và (A<B); chỉ có 1 ngô ra tích cực theo kết quả so sánh.




IC SO SÁNH 7485 (74LS85)



PLD (PROGRAMMABLE LOGIC DEVICE)

Thiết bị logic lập trình được


BỘ NHỚ BÁN DẪN



BỘ NHỚ ROM

Input: các tín hiệu địa chỉ (Address)


Output: các tín hiệu dữ liệu (Data)




Kích thước ROM: $2^n \times m$ (bit)

Cấu trúc nội ROM 8 x 4 (bit)


Bảng nạp ROM




ROM 128 x 1 (bit) giải mã 2 chiều



$ROM 32K \times 8 \text{ (bit)} = 32KB$



Cấu trúc ROM có ngõ vào điều khiển




Cổng đệm ba trạng thái (Tristate Output Buffer):


- 3 trạng thái (tristate): LOW / HIGH / HIGH impedance
- Trạng thái tổng trở cao (HIGH impedance): ngõ ra hở mạch
- Ngõ điều khiển 3 trạng thái:

* HIGH: The buffer is Active


* LOW: HIGH impedance




Các EPROM thông dụng




PLA (PROGRAMMABLE LOGIC ARRAY)




k product term (số hạng tích)



Dãy AND có thể lập trình




Dãy OR có thể lập trình




PAL (PROGRAMMABLE ARRAY LOGIC)

- Dãy AND lập trình, dãy OR cố định
- Mỗi ngõ ra là cổng OR có số ngõ vào cố định
- Số hạng tích không sử dụng chung cho các ngõ ra
- Cấu trúc PLA: số ngõ vào, số ngõ ra và số cổng AND trên 1 cổng OR

Cấu trúc PAL 3 ngõ vào, 3 ngõ ra, 3 cổng AND / OR





$$X = A B + B C Y = \overline{A} + \overline{B} \overline{C} Z = A B + B C + \overline{B} \overline{C} + \overline{A} C$$
$$= X + \overline{B} \overline{C} + \overline{A} C$$

Bảng nạp PAL

	A B C X	OUTPUT
1	1 1	X = AB
1 2 3	- 1 1 -	+ B C
3		
4	0	$Y = \overline{A}$
<i>4 5 6</i>	- 0 0 -	$+ \overline{B} \overline{C}$
6		
7	<u> </u>	Z = X
8	- 0 0 -	$+ \overline{B} \overline{C}$
9	0 - 1 -	$+ \overline{A} C$