
Chương 3: HỆ TỔ HỢP

I. GIỚI THIỆU – CÁCH THIẾT KẾ HỆ TỔ HỢP:

Mạch logic được chia làm 2 loại: mạch tổ hợp (Combinational Circuit) và mạch tuần tự (Sequential Circuit).

Mạch tổ hợp là mạch mà các ngõ ra chỉ phụ thuộc vào giá trị của các ngõ vào. Mọi sự thay đổi của ngõ vào sẽ làm ngõ ra thay đổi theo.



* Các bước thiết kế:

- Phát biểu bài toán.
- Xác định số biến ngõ vào và số biến ngõ ra.
- Thành lập bảng giá trị chỉ rõ mối hệ giữa ngõ vào và ngõ ra.
- Tìm biểu thức rút gọn của từng ngõ ra phụ thuộc vào các biến ngõ vào.
- Thực hiện sơ đồ logic.


 \underline{Vd} : Thiết kế hệ tổ hợp có 3 ngõ vào x, y, z; và 2 ngõ ra F, G. Ngõ ra F là 1 nếu như 3 ngõ vào có số bit 1 nhiều hơn số bit 0; ngược lại F = 0. Ngõ ra G là 1 nếu như giá trị nhị phân của ngõ vào lớn hơn 1 và nhỏ hơn 6; ngược lại G = 0.

- Hệ có 3 ngõ vào: x, y, z và 2 ngõ ra: F, G


- Bảng giá trị:

X	y	Z	F	G
0	0	0	0	0
0	0	1	0	0
0	1	0	0	1
0	1	1	1	1
1	0	0	0	1
1	0	1	1	1
1	1	0	1	0
1	1	1	1	0

- Tìm biểu thức rút gọn:



- Thực hiện sơ đồ logic:



Nếu hệ tổ hợp không sử dụng tất cả 2ⁿ tổ hợp của ngõ vào, thì tại các tổ hợp không sử dụng đó ngõ ra có giá trị tùy định.

<u>Vd:</u> Thiết kế hệ tổ hợp có ngõ vào biểu diễn cho 1 số mã BCD. Nếu giá trị ngõ vào nhỏ hơn 3 thì ngõ ra có giá trị bằng bình phương giá trị ngõ vào; ngược lại

giá trị ngỗ ra bằng giá trị ngỗ vào trừ đi 3.

- Hệ có 4 ngõ vào và 3 ngõ ra.
- Bảng giá trị của hệ

A	В	C	D	F2 F1 F0
0	0	0	0	0 0 0
0	0	0	1	0 0 1
0	0	1	0	1 0 0
0	0	1	1	0 0 0
0	1	0	0	0 0 1
0	1	0	1	0 1 0
0	1	1	0	0 1 1
0	1	1	1	1 0 0
1	0	0	0	1 0 1
1	0	0	1	1 1 0
1	0	1	0	x x x
1	0	1	1	x x x
1	1	0	0	x x x
1	1	0	1	x x x
1	1	1	0	x x x
1	1	1	1	x x x

F2_A	B ₀₀	01	11	10
CD	UU	01	11	10
00			X	1
01			X	1
11		1	X	X
10	1		X	X
F1				
CD	B 00	01	11	10
00			X	
ong.	ÇÜ			
01		1	X	1
11			X	X
10		1	X	X
FQ.				
CDA	B 00	01	11	10
00		1	X	1
01	1		X	
ong. 11	CO	m	X	X
10		1	X	X

.....

$$F2 = A + B C D + \overline{B} C \overline{D}$$

$$F1 = A D + B \overline{C} D + B C \overline{D}$$


$$F0 = A \overline{D} + B \overline{D} + \overline{A} \overline{B} \overline{C} D$$

II. Bộ Cộng - Trừ Nhị Phân:

1. Bộ cộng (Adder):


a. Bộ cộng bán phần (Half Adder – H.A):

Bộ cộng bán phần là hệ tổ hợp có 2 ngõ vào x, y; 2 ngõ ra S (Sum) và C (Carry). Hệ có nhiệm vụ thực hiện phép cộng số học 2 bit nhị phân x + y.




X	y	C	\mathbf{S}	
0	0	0	0	
0	1	0	1	
1	0	0	1	
1	1	1	0	

$$S = x \oplus y \quad va \quad C = x y$$





b. Bộ cộng toàn phần (Full Adder - F.A):

Hệ có nhiệm vụ cộng số học 3 bit x + y + z (z biểu diễn cho bit nhớ có được từ ví trị có trọng số nhỏ hơn gởi tới)



X	y	Z	C	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
Chương 3	_ Tlan	<u>4</u> 1	1	1





$$S = \overline{x} \overline{y} z + \overline{x} y \overline{z} + x y z + x \overline{y} \overline{z}$$

$$= z (\overline{x} \overline{y} + x y) + \overline{z} (\overline{x} y + x \overline{y})$$

$$= z (\overline{x \Theta y}) + \overline{z} (x \Theta y)$$


$$= z \Theta (x \Theta y)$$

$$C = xy + xz + yz$$

$$= xy + x \overline{y}z + xyz + \overline{x}yz$$

$$= xy + z(x \overline{y} + \overline{x}y)$$


$$= xy + z(x \oplus y)$$



2. Bộ trừ (Subtractor):

a. Bộ trừ bán phần (H.S):


Bộ trừ bán phần là hệ tổ hợp có 2 ngõ vào x, y; 2 ngõ ra D (Difference) và B (Borrow). Hệ có nhiệm vụ thực hiện phép trừ số học 2 bit nhị phân x - y.



X	${f y}$	В	D
0	0	0	0
0	1	1	1
1	0	0	1
1	1	0	0


KTS1 - Chuong 3 - Trang 5






b. Bộ trừ toàn phần (F.S):

Hệ có nhiệm vụ thực hiện phép trừ số học 3 bit x - y - z (z biểu diễn cho bit mượn từ ví trị có trọng số nhỏ hơn gởi tới)



X	y	$\log_{\mathbf{Z}}$ co	n B	D
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1



$$D = \overline{x} \overline{y} z + \overline{x} y \overline{z} + x y z + x \overline{y} \overline{z}$$
$$= z (\overline{x} \overline{y} + x y) + \overline{z} (\overline{x} y + x \overline{y})$$


$$B = \overline{x}y + \overline{x}z + yz$$
$$= \overline{x}y + \overline{x}\overline{y}z + \overline{x}yz + xyz$$

KTS1 - Chuong 3 - Trang 6

$$= z (\overline{x \oplus y}) + \overline{z} (x \oplus y)$$

$$= \overline{x} y + z (\overline{x} \overline{y} + x y)$$

$$= \overline{x} y + z (\overline{x \oplus y})$$




3. Bộ cộng/trừ nhị phân song song:

a. Bộ cộng nhị phân:

Cộng 2 số nhị phân M và N, mỗi số 3 bit

Ta thực hiện bộ cộng nhị phân 3 bit bằng cách ghép 3 bộ cộng toàn phần



* IC cộng nhị phân song song 4 bit 74LS283

1	S1	Vcc	16
2	B1	B2	15
3			14
4	A1	A2	13
5	S0	S2	12
6	A0	A3	
	B0	В3	11
7	C0	S3	10
8	GND	C4	9


cuu duong than cong. com

b. Bộ trừ nhị phân:

Có 2 cách:

- Ghép n bộ trừ toàn phần F.S.
- Thực hiện phép cộng với bù 2 của số trừ.

$$M - N = M + B\dot{v}_2(N) = M + B\dot{v}_1(N) + 1$$



KTS1 - Chuong 3 - Trang 8

Kết quả: -C3 = 1 kết quả là số dương


-C3 = 0 kết quả là số âm

c. Bộ cộng/trừ nhị phân:

Ta có thể kết hợp phép cộng và trừ trên cùng một bộ cộng nhị phân. Ta sử dụng thêm 1 biến điều khiển T: T=0 thực hiện phép cộng, T=1 thực hiện phép trừ. Ta thấy phép cộng và phép trừ khác nhau ở ngõ vào y_i và C_0 .

	T	y_i C_0
Phép cộng:	0	N_i 0
Phép trừ:	1	$\overline{N_i}$ 1

$$C_0 = T$$
$$y_i = T \oplus N_i$$



III. HỆ CHUYỂN MÃ (CODE CONVERSION):

Hệ chuyển mã là hệ tổ hợp có nhiệm vụ là cho 2 hệ thống tương thích với nhau, mặc dù mỗi hệ thống dùng mã nhị phân khác nhau.

Hệ chuyển mã có ngõ vào cung cấp các tổ hợp mã nhị phân A và các ngõ ra tạo ra các tổ hợp mã nhị phân B. Như vậy, ngõ vào và ngõ ra phải có số lượng từ mã bằng nhau.

<u>Vd:</u> Thiết kế hệ chuyển mã từ mã BCD thành mã BCD quá 3.

A	В	C	D	W	X	Y	Z
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0
1	0	1	0	X	X	X	X
1	0	1	1	X	X	X	X
1	1	0	0	X	X	X	X
1	1	0	1	X	X	X	X
1	1	1	0	X	X	X	X
1	1	1	1	X	X	X	X

W. A.	B ₀₀	01	11	10
00			X	1
01		1	X	1
11		1	X	X
10		1	X	X

X CD ^A	B ₀₀	01	11	10
00		1	X	
01	1		X	1
11	1		X	X
10	1	om	X	X

Y CD	B 00	01	11	10		Z CD	В
00	1	1	X	1		00	
01			X			01	
11	1	1	X	X		11	
10			X	X		10	
'		ÇĻ	iu d	uon	g than	cong	b

$$Z = \overline{D}$$

$$Y = CD + \overline{C}\overline{D}$$


$$X = \overline{B}C + \overline{B}D + B\overline{C}\overline{D}$$

$$W = A + BC + BD$$


IV. Bộ GIẢI MÃ (DECODER):

1. Giới thiệu:


Bộ giải mã là hệ chuyển mã có nhiệm vụ chuyển từ mã nhị phân thuần túy n bit ở ngõ vào thành mã nhị phân $\frac{1 \text{ trong m}}{1 \text{ trong m}}$ ở ngõ ra (m = 2^n). Nghĩa là với giá trị i của tổ hợp nhị phân ở ngõ vào, thì ngõ ra thứ i sẽ tích cực và các ngõ ra còn lại sẽ không tích cực. Có 2 dạng: ngõ ra tích cực cao (mức 1) và ngõ ra tích cực thấp (mức 0).



a. Bộ giải mã ngỗ ra tích cực cao: $Y_i = m_i (i = 0, 1, ..., 2^n-1)$




b. Bộ giải mã ngỗ ra tích cực thấp: $Y_i = M_i$



2. Bộ giải mã có ngõ vào cho phép:

Ngoài các ngõ vào dữ liệu, bộ giải mã có thể có 1 hay nhiều ngõ vào cho phép. Muốn mạch giải mã hoạt động, các ngõ vào cho phép phải ở trạng thái tích cực. Ngược lại, mạch giải mã sẽ không hoạt động được; khi đó các ngõ ra đều ở trạng thái không tích cực.



Y2

1

1

1

0

Y1

1

1

0

1

Y0

1

0

1

0

1

3. IC giải mã:

a. IC 74LS139: là vi mạch có 2 bộ giải mã 2 sang 4 ngõ ra tích cực thấp

10 23	1G 1A(LSB) 1B	1Y0 1Y1 1Y2 1Y3	$0 \frac{4}{0}$ $0 \frac{5}{0}$ $0 \frac{6}{0}$
15 O 14 13	2G 2A(LSB) 2B	2Y0 2Y1 2Y2 2Y3	$0 \frac{12}{0 \frac{11}{0}}$ $0 \frac{10}{9}$


G	В	A	Y3	Y2	<u> </u>	Y0
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	0
0	1	1	0	1	1	1
1	X	X	1	1	1	1


b. IC 74LS138: là vi mạch giải mã 3 sang 8 ngõ ra tích cực thấp

G1	G2A	G2B	C	В	A	Y7	Y6	T 5	Y 4	Y 3	T 2	Y 1	Y0
0	X	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	X	1	a 1	CDI	1	10	M 1	1	1
X	X	1	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	0	1	1	1
1	0	0	1	0	0	1	1	1	0	1	1	1	1
1	0	0	1	0	1	1	1	0	1	1	1	1	1
1	0	0	1	1	0	1	0	1	1	1	1	1	1
1	0	0	1	1	1	0	1	1	1	1	1	1	1

4. Sử dụng bộ giải mã thực hiện hàm Boole:

Ngõ ra của bộ giải mã là minterm (ngõ ra tích cực cao) hoặc maxterm (ngõ ra tích cực thấp) của n biến ngõ vào. Do đó, ta có thể sử dụng bộ giải mã thực hiện trực tiếp hàm Boole có dạng chính tắc.







- Ta có thể thực hiện nhiều hàm trên 1 bộ giải mã.
- Decoder ngỗ ra tích cực cao ta thực hiện hàm F bằng cổng OR (chính tắc 1) hoặc NOR (chính tắc 2)

5. Ghép bộ giải mã:

Sử dụng ngõ vào cho phép để ghép bộ giải mã



Ghép 2 IC 74138 ta có được decoder 4 sang 16, có ngõ vào cho phép




KTS1 - Chuong 3 - Trang 15

V. BỘ MÃ HÓA (ENCODER):


1. Giới thiệu:

Encoder là hệ chuyển mã thực hiện hoạt động ngược lại với decoder. Nghĩa là encoder có m ngõ vào theo mã nhị phân $\underline{1}$ trong \underline{m} và n ngõ ra theo \underline{m} \underline{n} hị \underline{n} phân thuần túy (với $\underline{m} \leq 2^n$).


Với ngõ vào thứ i được tích cực thì ngõ ra chính là tổ hợp giá trị nhị phân i tương ứng.



Vd: Encoder 4 sang 2




I0	I1	I2	I3	Z1 Z0
1	0	0	0	0 0
0	1	0	0	0 1
0	0	1	0	1 0
0	0	0	1	1 1



2. Bộ mã hóa có ưu tiên (Priority Encoder):


Bộ mã hóa có ưu tiên là mạch mã hóa sao cho nếu có nhiều hơn 1 ngõ vào cùng tích cực thì ngõ ra sẽ là giá trị nhị phân của ngõ vào có ưu tiên cao nhất.




10	I1	I2	I3	Z1 Z0 V
0	0	0	0	x x 0
1	0	0	0	0 0 1
X	1	0	0	0 1 1
X	X	1	0	1 0 1
X	X	X	1	1 1 1

Thứ tự ưu tiên I3 > I2 > I1 > I0.

Ngõ ra V có chức năng chỉ thị: V=1 nếu có ít nhất 1 ngõ vào tích cực; ngược lại V=0 nếu không có ngõ vào nào tích cực.






KTS1 - Chuong 3 - Trang 17

3. IC mã hóa ưu tiên $8 \rightarrow 3$ (74LS148):

EI	<u> 10</u>	<u>I1</u>	<u>I2</u>	<u>I3</u>	14	I5	<u>I6</u>	<u>I7</u>	-			A 0	GS	EO
1	X	X	X	X	X	X	X	X		1	1	1	1	1
0	X	X	X	X	X	X	X	0		0	0	0	0	1
0	X	X	X	X	X	X	0	1		0	0	1	0	1
0	X	X	X	X	X	0	1	1		0	1	0	0	1
0	X	X	X	X	0	1	1	1		0	1	1	0	1
0	X	\mathbf{x}	X	0	1	1	a 1	gon	٤.	1 [©]	0	0	0	1
0	X	X	0	1	1	1	1	1		1	0	1	0	1
0	X	0	1	1	1	1	1	1		1	1	0	0	1
0	0	1	1	1	1	1	1	1		1	1	1	0	1
0	1	1	1	1	1	1	1	1		1	1	1	1	0

- Thứ tự ưu tiên: I7 > I6 > I5 > I4 > I3 > I2 > I1 > I0.
- EI (Enable Input): ngỗ vào cho phép, tích cực thấp. Nếu không tích cực các ngỗ ra đều bằng 0 (không tích cực).
- EO (Enable Output): ngỗ ra tích cực thấp. Ngỗ ra này chỉ tích cực khi ngỗ vào EI tích cực nhưng không có ngỗ vào I_i nào tích cực. Thường được nối vào EI của 1 Encoder 74148 khác có ưu tiên thấp hơn.
- GS (Group Select): ngỗ ra tích cực thấp. Ngỗ ra này tích cực khi ngỗ vào EI tích cực và có ít nhất 1 ngỗ vào I_i tích cực.
- A2, A1, A0: các ngỗ ra tổ hợp nhị phân tương ứng với ngỗ vào I_i tích cực khi EI tích cực. Tuy nhiên giá trị này bị lấy bù.


* Mạch ứng dụng mở rộng Encoder $8 \rightarrow 3$ thành Encoder $10 \rightarrow 4$:




VI. Bộ Dồn KÊNH (MULTIPLEXER - MUX):

1. Giới thiệu:

MUX $2^n \rightarrow 1$ là hệ tổ hợp có nhiều ngõ vào nhưng chỉ có 1 ngõ ra. Ngõ vào gồm 2 nhóm: m ngõ vào dữ liệu (data input) và n ngõ vào lựa chọn (select input). Với 1 giá trị i của tổ hợp nhị phân các ngõ vào lựa chọn, ngõ vào dữ liệu thứ i sẽ được chọn đưa đến ngõ ra. ($\mathbf{m} = 2^n$)



Thiết kế bộ MUX 4 →1




S1	S0	Y
0	0	D0
0	1	D1
1	0	D2
1	1	D3

$$Y = \overline{S_1} \, \overline{S_0} \, D_0 + \overline{S_1} \, S_0 \, D_1 + S_1 \, \overline{S_0} \, D_2 + S_1 \, S_0 \, D_3$$

$$= m_0 \, D_0 + m_1 \, D_1 + m_2 \, D_2 + m_3 \, D_3$$


$$= \sum m_i D_i \quad (i = 0, 1, ..., 3)$$



Tổng quát: $Y = \sum m_i D_i$ (với $i = 0, 1, ..., 2^n$ -1) $m_i \text{ là minterm thứ i của n ngõ vào lựa chọn}$ $D_i \text{ là các ngỗ vào dữ liệu}$

2. IC dồn kênh:


a. 74LS153: gồm 2 bộ MUX 4 →1



G	В	A	Y
1	X	X	0
0	0	0	C0
0	0	1	C1
0	1	0	C2
0	1	1	C3

cuu duong than cong. com

b. 74LS151: bộ MUX 8 →1



EN	C	В	A	Y
1	X	X	X	0
0	0	0	0	D0
0	0	0	1	D1
0	0	1	0	D2
0	0	1	1	D3
0	1	0	0	D4
on 0	1	0	1	D5
0	1	1	0	D6
0	1	1	1	D7

2. Sử dụng bộ MUX thực hiện hàm Boole:

a. Bộ MUX 2ⁿ thực hiện hàm Boole n biến:

Cho hàm Boole:

$$F(x, y, z) = \sum (0, 1, 4, 7)$$

$$= m_0 + m_1 + m_4 + m_7$$

$$= m_0.1 + m_1.1 + m_2.0 + m_3.0 + m_4.1 + m_5.0 + m_6.0 + m_7.1 \quad (1)$$


Ngõ ra của bộ MUX $8 \rightarrow 1$ có dạng:

$$Y = \sum m_i D_i$$

= $m_0 D_0 + m_1 D_1 + m_2 D_2 + m_3 D_3 + m_4 D_4 + m_5 D_5 + m_6 D_6 + m_7 D_7$ (2)

Để đồng nhất (1) và (2) ta có:

- Đưa các biến x, y, z vào ngỗ vào lựa chọn C, B, A (đúng theo trọng số)
- Cho các ngõ vào $D_0=D_1=D_4=D_7=1$ và $D_2=D_3=D_5=D_6=0$



b. Bộ MUX 2ⁿ thực hiện hàm Boole n+1 biến:

$$F(x, y, z) = \sum (0, 1, 4, 7) = \overline{x} \overline{y} \overline{z} + \overline{x} \overline{y} z + x \overline{y} \overline{z} + x y z$$

$$= \overline{x} \overline{y} . 1 + \overline{x} y . 0 + x \overline{y} . \overline{z} + x y . z$$


$$= m_0 . 1 + m_1 . 0 + m_2 . \overline{z} + m_3 . z \qquad (1)$$

Ngõ ra của bộ MUX 4 → 1 có dạng:

$$Y = m_0 D_0 + m_1 D_1 + m_2 D_2 + m_3 D_3 \tag{2}$$

Để đồng nhất (1) và (2) ta có:

- Đưa các biến x, y vào ngõ vào lựa chọn B, A (đúng theo trọng số)
- Cho các ngõ vào $D_0=1,\,D_1=0,\,\,D_2=\overline{z}\,,\,\,D_3=z$



Cách khác:


KTS1 - Chương 3 - Trang 23

VII. Bộ PHÂN KÊNH (DEMUX):

1. Giới thiệu:

Bộ DEMUX có chức năng thực hiện hoạt động ngược lại với bộ MUX. Mạch có 1 ngõ vào dữ liệu, n ngõ vào lựa chọn và 2ⁿ ngõ ra. Với 1 giá trị i của tổ hợp nhị phân các ngõ vào lựa chọn, ngõ vào dữ liệu sẽ được chọn đưa đến ngõ ra thứ i.


Thiết kế bộ DEMUX $1 \rightarrow 4$:




S1	S0	Y0	Y1	Y2	Y3
0	0	D	0	0	0
0	1	0	D	0	0
1	0	0	0	D	0
1	1	0	0	0	D

$$Y_0 = \overline{S_1} \, \overline{S_0} \, D \qquad \qquad Y_2 = S_1 \, \overline{S_0} \, D$$

$$Y_1 = \overline{S_1} \, S_0 \, D \qquad \qquad Y_3 = S_1 \, S_0 \, D$$




2. IC phân kênh 74LS155: gồm 2 bộ phân kênh $1 \rightarrow 4$



В	A	1 G	1C	1 Y ₀	1 Y ₁	$\overline{1Y}_2$	1 Y ₃	2 G	2 C	$\overline{2}Y_0$	$\overline{2}\overline{Y}_1$	$\overline{2}\overline{Y}_{2}$	$\overline{2Y}_3$
X	X	1	X	1	1	1	1	1	X	1	1	1	1
X	X	X	0	1	1	1	1	X	1	1	1	1	1
0	0	0	1	0	1	1	1	0	0	0	1	1	1
0	1	0	1	1	0	1	1	0	0	1	0	1	1
1	0	0	1	1	1	0	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0	0	0	1	1	1	0

VIII. Bộ So SÁNH ĐỘ LỚN (COMPARATOR):

1. Giới thiệu:



Bộ so sánh là hệ tổ hợp có nhiệm vụ so sánh 2 số A và B (mỗi số n bit). Mạch có 3 ngõ ra (A>B), (A=B) và (A<B) chỉ thị cho độ tương đối của chúng.

Thiết kế bộ so sánh:

A và B có chiều dài bit là n, nên mạch so sánh có 2n ngõ vào; do vậy ta không thể thiết kế theo kiểu thông thường là lập bảng chân trị. Ta có cách khác:


Ta đặt biến trung gian $x_i = \overline{A_i \oplus B_i}$ (i = 0, 1, 2, 3)

$$(A = B) = x_3 x_2 x_1 x_0$$

$$(A > B) = A_3 \overline{B_3} + x_3 A_2 \overline{B_2} + x_3 x_2 A_1 \overline{B_1} + x_3 x_2 x_2 A_0 \overline{B_0}$$

KTS1 - Chương 3 - Trang 25


$$(A < B) = \overline{A_3} B_3 + x_3 \overline{A_2} B_2 + x_3 x_2 \overline{A_1} B_1 + x_3 x_2 x_2 \overline{A_0} B_0$$



KTS1 - Chuong 3 - Trang 26

Ta có thể thực hiện
$$(A < B) = (\overline{A > B}) + (A = B)$$

2. IC so sánh 74LS85:



cuu duong than cong. com

cuu duong than cong. com