
Chương 3: HỆ TỔ HỢP

I. Giới thiệu – Cách thiết kế hệ tổ hợp:

Mạch logic được chia làm 2 loại:

- Hệ tổ hợp (Combinational Circuit)
- Hệ tuần tự (Sequential Circuit).

Hệ tổ hợp là mạch mà các ngõ ra chỉ phụ thuộc vào giá trị của các ngõ vào. Mọi sự thay đổi của ngõ vào sẽ làm ngõ ra thay đổi theo.





* Các bước thiết kế:

- Phát biểu bài toán.
- Xác định số biến ngõ vào và số biến ngõ ra.
- Thành lập bảng giá trị chỉ rõ mối quan hệ giữa ngõ vào và ngõ ra.

Ngõ vào	Ngõ ra		
$X_{n-1} X_1 X_0$	Y _{m-1} Y ₁ Y ₀		
0 0 0			
1 1 1			

- Tìm biểu thức rút gọn của từng ngõ ra phụ thuộc vào các biến ngõ vào.
- Thực hiện sơ đồ logic.





Trường hợp hệ tổ hợp không sử dụng tất cả 2ⁿ tổ hợp của ngõ vào, thì tại các tổ hợp không sử dụng đó ngõ ra có giá trị tùy định.

Vd: Thiết kế hệ tổ hợp có ngõ vào biểu diễn cho 1 số mã BCD. Nếu giá trị ngõ vào nhỏ hơn 3 thì ngõ ra có giá trị bằng bình phương giá trị ngõ vào; ngược lại giá trị ngõ ra bằng giá trị ngõ vào trừ đi 3.

$$F2 = A + B C D + \overline{B} C \overline{D}$$

$$F1 = A D + B \overline{C} D + B C \overline{D}$$

$$F0 = A \overline{D} + B \overline{D} + \overline{A} \overline{B} \overline{C} D$$


A	В	C	D	$F_2 F_1 F_0$
0	0	0	0	0 0 0
0	0	0	1	0 0 1
0	0	1	0	1 0 0
0	0	1	1	0 0 0
0	1	0	0	0 0 1
0	1	0	1	0 1 0
0	1	1	0	0 1 1
0	1	1	1	1 0 0
1	0	0	0	1 0 1
1	0	0	1	1 1 0
1	0	1	0	$\mathbf{X} \mathbf{X} \mathbf{X}$
1	0	1	1	$\mathbf{X} \mathbf{X} \mathbf{X}$
1	1	0	0	$\mathbf{X} \mathbf{X} \mathbf{X}$
1	1	0	1	$\mathbf{X} \mathbf{X} \mathbf{X}$
1	1	1	0	$\mathbf{X} \mathbf{X} \mathbf{X}$
1	1	1	1	XXX

II. Bộ cộng - trừ nhị phân:


1. Bộ cộng (Adder):


a. Bộ cộng bán phần (Half Adder – H.A):


Bộ cộng bán phần là hệ tổ hợp có nhiệm vụ thực hiện phép cộng số học x + y (x, y là 2 bit nhị phân ngõ vào); hệ có 2 ngõ ra: bit tổng S (Sum) và bit nhớ C (Carry).



X	y	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0









2. Bộ trừ (Subtractor):


a. Bộ trừ bán phần (Half Subtractor - H.S):

Bộ trừ bán phần có nhiệm vụ thực hiện phép trừ số học x - y (x, y là 2 bit nhị phân ngỗ vào); hệ có 2 ngỗ ra: bit hiệu D (Difference) và bit mượn B (Borrow).




$$D = \overline{x} y + x \overline{y} = x \oplus y$$
$$B = \overline{x} y$$






b. Bộ trừ toàn phần (Full Subtractor – F.S):

Bộ trừ toàn phần thực hiện phép trừ số học 3 bit x - y - z (z biểu diễn cho bit mượn từ ví trị có trọng số nhỏ hơn)




X	y	Z	В	D
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1




$$S = \overline{x} \overline{y} z + \overline{x} y \overline{z} + x \overline{y} \overline{z} + x y z$$


$$S = z \oplus (x \oplus y)$$




$$C = \overline{x} y + \overline{x} z + y z$$

$$C = \overline{x} y + z (\overline{x \oplus y})$$







III. Hệ chuyển mã (Code Conversion):

- Hệ chuyển mã là hệ tổ hợp có nhiệm vụ làm cho 2 hệ thống tương thích với nhau, mặc dù mỗi hệ thống dùng mã nhị phân khác nhau.




- Hệ chuyển mã có ngõ vào cung cấp các tổ hợp mã nhị phân A và các ngõ ra tạo ra các tổ hợp mã nhị phân B. Như vậy, ngõ vào và ngõ ra phải có số lượng từ mã bằng nhau.

	<u>Vd:</u> Thiết kế hệ chuyển mã từ mã BCD thành mã BCD quá 3.							
A	В	C	D	W X Y Z	W = A + B (C + D)			
0	0	0	0	0 0 1 1	X = B (C + D)			
0	0	0	1	0 1 0 0	$Y = \overline{C \oplus D}$			
0	0	1	0	0 1 0 1	$Z = \overline{D}$			
0	0	1	1	0 1 1 0	<i>E</i> - <i>B</i>			
0	1	0	0	0 1 1 1	$A \longrightarrow W$			
0	1	0	1	1 0 0 0	$A \longrightarrow W$			
0	1	1	0	1 0 0 1	$B \longrightarrow I$			
0	1	1	1	1 0 1 0				
1	0	0	0	1 0 1 1				
1	0	0	1	1 1 0 0	$C \longrightarrow X$			
1	0	1	0	X X X X				
1	0	1	1	X X X X				
1	1	0	0	X X X X				
1	1	0	1	X X X X				
1	1	1	0	X X X X	\sim \sim \sim \sim \sim \sim \sim			
1	1	1	1	X X X X	15			


IV. Bộ giải mã (DECODER):


1. Giới thiệu:

- Bộ giải mã là hệ chuyển mã có nhiệm vụ chuyển từ mã nhị phân <u>cơ bản n bit</u> ở ngõ vào thành mã nhị phân <u>1 trong m</u> ở ngõ ra.





- Với giá trị i của tổ hợp nhị phân ở ngõ vào, thì ngõ ra Y_i sẽ tích cực và các ngõ ra còn lại sẽ không tích cực.
- Có 2 dạng: ngỗ ra tích cực cao (mức 1) và ngỗ ra tích cực thấp (mức 0).






- c. Bộ giải mã có ngõ vào cho phép:
- Ngoài các ngõ vào dữ liệu, bộ giải mã có thể có 1 hay nhiều ngõ vào cho phép.
- Khi các ngỗ vào cho phép ở trạng thái tích cực thì mạch giải mã mới được hoạt động. Ngược lại, mạch giải mã sẽ không hoạt động; khi đó các ngỗ ra đều ở trạng thái không tích cực.







a. IC 74139: gồm 2 bộ giải mã 2 sang 4 ngõ ra tích cực thấp



$\overline{\mathbf{G}}$	В	A	$\overline{\mathbf{Y}}_{3}$	$\overline{\mathbf{Y}}_{2}$	$\overline{\mathbf{Y}}_{1}$	$\overline{\mathbf{Y}}_{0}$
1	X	X	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1
			l			







V. Bộ mã hóa (ENCODER):

1. Giới thiệu:

- Encoder là hệ chuyển mã thực hiện hoạt động ngược lại với decoder. Nghĩa là encoder có m ngõ vào theo mã nhị phân $\underline{1}$ trong \underline{m} và n ngõ ra theo \underline{m} nhị phân \underline{c} obản $(với \ m \le 2^n)$.
- Với ngỗ vào I_i được tích cực thì ngỗ ra chính là tổ hợp giá trị nhị phân i tương ứng.




I_3	I ₂	I ₁	I_0	$\mathbf{Z}_1 \ \mathbf{Z}_0$
0	0	0	1	0 0
0	0	1	0	0 1
0	1	0	0	1 0
1	0	0	0	1 1




* Bộ mã hóa có ưu tiên (Priority Encoder):


Bộ mã hóa có ưu tiên là mạch mã hóa sao cho nếu có nhiều hơn 1 ngõ vào cùng tích cực thì ngõ ra sẽ là giá trị nhị phân của ngõ vào có ưu tiên cao nhất.



I_3	I ₂	I ₁	I_0	\mathbf{Z}_1	\mathbf{Z}_0	V
0	0	0	0	X	X	0
0	0	0	1	0	0	1
0	0	1	\mathbf{X}	0	1	1
0	1	\mathbf{X}	\mathbf{X}	1	0	1
1	X	X	X	1	1	1

Thứ tự ưu tiên: $I_3 > I_2 > I_1 > I_0$







VI. Bộ dồn kênh (Multiplexer - MUX):


1. Giới thiệu:


- MUX $2^n \rightarrow 1$ là hệ tổ hợp có <u>nhiều ngõ vào</u> nhưng chỉ có <u>1 ngõ ra</u>. Ngõ vào gồm 2 nhóm: m ngõ vào dữ liệu (data input) và n ngõ vào lựa chọn (select input).





- Với 1 giá trị i của tổ hợp nhị phân các ngõ vào lựa chọn, ngõ vào dữ liệu D_i sẽ được chọn đưa đến ngõ ra. $(m=2^n)$













VII. Bộ phân kênh (DEMUX):


1. Giới thiệu:

- Bộ DEMUX $1\rightarrow 2^n$ có chức năng thực hiện hoạt động ngược lại với bộ MUX. Mạch có 1 ngõ vào dữ liệu, n ngõ vào lựa chọn và 2^n ngõ ra.



- Với 1 giá trị i của tổ hợp nhị phân các ngõ vào lựa chọn, ngõ vào dữ liệu D sẽ được đưa đến ngõ ra Y_i .





VIII. Bộ so sánh độ lớn (Comparator):

1. Giới thiệu:

- Bộ so sánh là hệ tổ hợp có nhiệm vụ so sánh 2 số nhị phân không dấu A và B (mỗi số n bit).
- Bộ so sánh có 3 ngỗ ra (A>B), (A=B) và (A<B); chỉ có 1 ngỗ ra tích cực theo kết quả so sánh.

* Bộ so sánh 3 bit:

(A>B)(A=B)(A<B)

Sử dụng biến trung gian:

$$x_i = \overline{A_i \oplus B_i}$$
 $(i = 0, 1, 2)$

$$(A = B) = x_2 x_1 x_0$$

$$(A > B) = A_2 \overline{B}_2 + x_2 A_1 \overline{B}_1 + x_2 x_1 A_0 \overline{B}_0$$

$$(A < B) = \overline{A}_2 B_2 + x_2 \overline{A}_1 B_1 + x_2 x_1 \overline{A}_0 B_0 = \overline{(A=B) + (A>B)}^{3}$$

