AXI 总线接口设计专题实验报告

作者：林岳　**学号**：2024K8009929018

专题范围：实践任务 14、15、16（类 SRAM 握手接口，以及类 SRAM→AXI4 转接桥）

一、任务与判据

任务 14（类 SRAM 接口）：把 CPU 的访存端口从简单同步 RAM 改为类 SRAM 握手接口——`req / wr / size / wstrb / addr / wdata` 加 `addr_ok / data_ok`，测试范围 **n1~n58**。

任务 15/16（AXI4 转接桥）：在这套接口外实现单拍 AXI4 主口（`len=0`、INCR），测试范围同为 **n1~n58**。

验收判据沿用课程口径：xsim 逐指令比对参考执行流，全过打印 `----PASS!!!`；上板验收按板的成功显示判定。任务 14 单独验收，任务 15/16 合并验收。

二、设计思路

2.1 类 SRAM 握手接口（任务 14）

- **取指**：单笔未完成读 + 1 深完成队列；重定向时冲刷队列，并丢弃在途响应——请求一旦被接受就无法撤销，只能等它回来再丢弃。
- **访存**：访存指令在 EX 停留到 `data_ok`；读数据在 EX 捕获、随流水线带到 MEM/WB，保证同一时刻只有一笔数据事务在途。
- 地址、写掩码与尺寸按访存类型生成，字节/半字写通过 `wstrb` 与重复数据实现。

2.2 结构清理（本组补入）

按 exp11 验收意见，本组统一补入结构清理（exp12/13 未包含，见专题三报告）：

- 把 EX 段内联除法器抽成独立 `divider` 模块并显式例化（恢复余数算法，32 拍）；
- `alu_op` 由 22 位收窄到 18 位，删除 ALU 内部从不消费的 div/mod 四位；
- div 判定单一化（`id_alu_is_div` + 流水线寄存器 `ex_alu_is_div`），删除重复写法；
- 全量“定义了但未使用”信号审计清零。

这部分改动体现在 exp13→exp14 的 patch 中，并在任务 14 的 RTL 上验证通过。除法算法优化（clz 对齐迭代）仍未落地（时间原因），当前使用恢复余数实现；后续如需要再评估。

2.3 AXI4 主口（任务 15/16）

- 在类 SRAM 握手与 AXI4 之间做单拍转换：`len=0`、INCR；读写地址/数据/响应通道按 `valid/ready` 握手。
- EX 数据请求优先于 IF 取指，单笔在途，保证访问顺序。
- 任务 15/16 的课程包功能复验已完成；xsim/bit 与 patch 在提交前补齐。

2.4 与上一版的关系

任务 14 从独立超前版起步、按课程包适配，并在本组补齐 exp11 提出的结构清理；任务 15/16 在同一接口思想上做 AXI 转换。结构清理只改变组织方式，不改变指令行为（任务 14 复验时间与改造前逐拍一致）。

三、重点、难点与取舍

1. **握手接口的不可撤销性**：请求被接受后无法取消，取指重定向时必须“丢弃迟到响应”，否则会污染 IF 的 PC/指令配对。
2. **精确重定向**：取指在途 + 完成队列 + 重定向三者同时发生时，优先级必须明确；本设计以重定向提交那一拍统一清空。
3. **AXI 单拍化**：先保证正确与可上板，暂不做 burst/outstanding 优化；EX 数据优先，避免 load-use 进一步恶化。
4. **时序**：握手控制与清理后的组合逻辑集中在 ID/EX 边界，任务 14 的 WNS 仅 +0.002 ns（余量很小，上板需实测）。

四、验证与结果

实验	测试范围	结果
任务 14	n1~n58	**PASS，9946285 ns**（课程包 xsim 复验）
任务 15	n1~n58	PASS，7870555 ns（课程包复验；xsim/bit 待补）
任务 16	n1~n58	PASS，7870555 ns（与任务 15 同包同 RTL，待确认口径）

- 任务 14 bit：**WNS +0.002 / TNS 0.000 / WHS +0.080 ns**（0 失败端点，约束满足）。
- 任务 15/16：课程包功能复验通过；Vivado xsim 与 bit 重出、patch 链在后续完成。

五、调试记录

课程包 exp14 的 `confreg.v` 缺一行 `wire conf_we;`。 该文件在 `default_nettype none` 下无法隐式建网，iverilog 直接报 35 个绑定错误；补上声明后正常。这是课程包自身的小缺陷，记录备查。

测试台 `$fscanf(...)` 写法兼容性。 课程包测试台把 `$fscanf` 当语句调用（Vivado 接受），iverilog 11 不接受；本地改为“返回值赋给变量”的形式，仅仿真兼容，不影响逻辑。

ECFG 保留位（R0）。 任务 13 修复的 ECFG bit10 掩码在本组 RTL 中保留（`ectl_w & 13'h1bff`），任务 14 复验时未再复发。

六、小结

1. 任务 14 把存储器接口从“同步 RAM”推进到“类 SRAM 握手”：取指与访存都要显式管理在途事务，重定向的“丢弃迟到响应”是核心细节。
2. 本组补入了 exp11 验收意见中的结构清理：独立 `divider` 模块、18 位 `alu_op`、判定去重；13→14 的 patch 体现了这部分改动。

3. 任务 15/16 在同一接口上做单拍 AXI4 转换；功能复验已过，后续补齐时序、bit 与 patch。