添加用户态指令设计专题实验报告

作者：林岳　**学号**：2024K8009929018

专题范围：实践任务 10、11（在五级流水 CPU 上添加用户态运算指令，以及转移与字节/半字访存指令）

一、任务与判据

任务 10（用户态运算指令）：在五级流水（实践 7~9）基础上补齐立即数、比较、逻辑、移位与乘除法指令——`pcaddu12i`、`slti`、`sltui`、`andi`、`ori`、`xori`、`sll.w`、`srl.w`、`sra.w`、`mul.w`、`mulh.w`、`mulh.wu`、`div.w`、`mod.w`、`div.wu`、`mod.wu`；测试范围 **n1~n36**。

任务 11（转移与访存扩展）：新增有/无符号比较分支 `blt / bge / bltu / bgeu`，与字节/半字访存 `ld.b / ld.h / ld.bu / ld.hu / st.b / st.h`；测试范围 **n1~n46**。

验收判据沿用课程口径：xsim 逐指令比对参考执行流，全过打印 `----PASS!!!`；上板验收按板的成功显示判定。任务 10/11 合并提交，附相对上一实验（exp9）的 patch。

二、设计思路

2.1 乘法：ALU 内单周期实现

乘法作为 ALU 的普通运算（功能码 15/16/17），不占额外周期：ALU 内并行算两条 64 位积——无符号 `prod_u` 与有符号 `prod_s`；`mul.w` 取 `prod_u[31:0]`，`mulh.w` 取 `prod_s[63:32]`，`mulh.wu` 取 `prod_u[63:32]`。综合后映射到 DSP（占 8 个 DSP48E1）。

2.2 除法：EX 段内联多周期状态机

`div.w / mod.w / div.wu / mod.wu` 由 EX 段的多周期状态机完成：启动后逐拍迭代（固定 32 拍），`busy` 期间冻结前段、消费者在 ID 停等；结果经 EX→MEM→ID 前递——未完成值不会被送出去。有符号版本商向零截断、余数取被除数符号。

2.3 任务 11：分支与字节/半字访存

- **分支**：在 ID 判出（signed / unsigned 两套比较器），命中当拍冲刷取指前端、改写 PC，只付 2 个气泡；
- **字节/半字访存**：访存类型随流水线传递；写通路按地址生成字节掩码与重复数据，读通路按地址选择字节/半字并做符号/零扩展。

三、验收后的结构优化（未进入本次提交 patch）

3.1 助教提出的问题

课上助教就任务 11 的代码组织提出问题（关键词原样记录）：**接口、模块、实例化、定义重复、信号空置**。具体到代码：

1. **除法没有做成独立模块**——仍是顶层 EX 段里一段内联状态机（49 行），接口与实例化都不清晰；
2. **`alu_op[21:18]` 空置**——div/mod 的四位独热码在 ALU 内无人使用；

3. **定义重复**——div 判定有两处同义写法；
4. **信号冗余**——除法相关信号组织松散。

3.2 完成的结构优化

- 把内联状态机抽成独立 `divider` 模块并显式例化，接口最小化（`start / unsign / mod / a / b / busy / result`）；
- `alu_op` 由 **22 位收窄到 18 位**（删除 ALU 内部从不消费的 div/mod 四位）；
- div 判定只保留**单一定义**（`id_alu_is_div` + 流水线寄存器 `ex_alu_is_div`）；
- 全量“定义了但未使用”信号审计，清零。

等价性验证：复跑任务 11，n1~n46 全 PASS，仿真结束时间与清理前**逐拍一致**（1419475 ns）——纯结构整改、行为零变化。

3.4 除法算法优化（评估过，未在本轮落地）

我们还评估过一版“clz + 对齐迭代”的除法提速思路：用前导零差把除数左移对齐，只迭代有效商位，仿真上可以明显缩短除/模测试段。但受课程进度与时间限制，该优化未进入任务 10/11 的提交 patch，也未在任务 12/13 落地。后续如需提速，可在流水级实现后重新评估。

3.3 落地说明

该结构优化未写入任务 10/11 的提交 patch（验收版本仍是内联实现）；后续因组内版本基于独立超前版、时间与协作安排未及同步，任务 12/13 也未包含（见专题三报告），最终在 exp13→exp14 的 patch 中统一补入（见专题四报告）。

四、验证与结果

实验	测试范围	结果（xsim）
任务 10	n1~n36	PASS，1126075 ns
任务 11	n1~n46	PASS，1419475 ns

综合 / 实现：两个实验均 0 Error、时序收敛（布线后 WNS 分别为 +0.925 ns 与 +0.448 ns）；上板验收已通过（2026-10-13）。

五、调试记录

1. **除法边角情形逐一核对**：除数 0、被除数 0、`|a| < |b|`、最小负数等，商/余数与参考执行流一致。

六、小结

1. 本专题在流水线上补齐乘除法与转移/访存类指令；乘法走 ALU（单周期，综合占 8 个 DSP48E1）、除法走多周期状态机，是“面积 / 吞吐 / 可读性”折中的结果。
2. 任务 10/11 合并提交（patch 相对 exp9），功能仿真分别为 n1~n36、n1~n46 全 PASS。
3. 除法器的边角情形（除零、最小负数、`|a| < |b|`）逐项核对，保证与参考执行流一致。