异常与中断设计专题实验报告

作者：林岳　**学号**：2024K8009929018

专题范围：实践任务 12、13（系统调用等例外与中断：CSR、例外入口/返回，到更多例外与定时器中断）

一、任务与判据

任务 12：在五级流水 CPU 上加入 CSR 指令（`csrrd / csrwr / csrxchg`）与例外机制（`syscall / ertn`、例外入口与返回、必要的 CSR），测试范围 **n1~n47**。

任务 13：在任务 12 的基础上扩展更多例外与中断——`brk`、非法指令 INE、地址非对齐 ALE、取指地址错 ADEF、定时器中断与软件中断等，测试范围 **n1~n58**。

验收判据沿用课程口径：xsim 逐指令比对参考执行流，全过打印 `----PASS!!!`；上板验收按板的成功显示判定。任务 12、13 分别提交，patch 分别相对 exp11、exp12。

二、设计思路

2.1 CSR 文件

实现基础 CSR：CRMD / PRMD / ESTAT / ERA / BADV / EENTRY / ECFG / TID / TCFG / TICLR。`csrwr` 为全字写、`csrxchg` 为掩码写；保留位按 R0 处理（软件写不改变读出值）。ESTAT 的可写位（IS[1:0] 软件中断、TICLR 清 TI）单独处理，其余状态位由硬件维护。

2.2 例外流程

例外在 ID/EX 判出：冻结/冲刷流水线，写 `ESTAT.Ecode/EsubCode`（SYS / BRK / INE / ALE / ADEF / INT 等）与 `ERA`，必要时写 `BADV`，随后跳 `EENTRY`。`ertn` 按 PRMD 恢复 PLV/IE、按 ERA 返回，恢复现场。例外与 `ertn` 都像 taken branch 一样作废年轻指令，保证精确例外。

2.3 中断

- **定时器**：TCFG 使能与周期计数，到期置 `ESTAT.IS[11]`；TICLR 写 1 清除。
- **软件中断**：由 `ESTAT[1:0]` 置位。
- 汇总：`int_vec = IS & ECFG.LIE`；`CRMD.IE=1` 且非全零时进入中断例外。

2.4 与上一版的关系

本组两个实验由组内同学基于独立超前版完成；由于时间与协作安排，**未同步 exp11 验收后提出的结构清理**（接口/模块化/信号去重等）。该项清理在 exp14 组统一补入（见专题四报告）。因此本组 RTL 的除法器仍是 EX 段内联多周期状态机，`alu_op` 为 22 位。除法算法优化（clz 对齐迭代）同样因时间原因未落地，后续再评估。

三、重点、难点与取舍

1. **精确例外**：中断/例外必须干净地打断流水线（作废错误路径、准确记录现场），否则逐指令比对会立即报错。

2. **CSR 语义细节**：写屏蔽、保留位（R0）、硬件更新与软件写的优先级——本项目正是在这里于课程包复验中暴露并修掉一个真 bug（见第五节）。
3. **计时相关的中断**：定时器中断依赖计数器节拍，进入例外的时机由硬件行为决定，不能靠侥幸通过。

四、验证与结果

实验	测试范围	结果（xsim）
任务 12	n1~n47	PASS，1424705 ns
任务 13	n1~n58	**PASS，2029595 ns**（修复 ECFG 保留位后）

综合 / 实现：两版均 0 Error、时序收敛（任务 12 WNS +0.403 ns；任务 13 重出 bit WNS +0.081 ns），上板验收已通过（2026-10-27）。

五、调试记录

ECFG 保留位（R0）被当作普通位存储。 现象：`csrwr $r12,0x4`（写 ECFG 并回读旧值）时，参考值 0x1bff、实现给出 0x1fff。对照手册表 7-5：**ECFG bit10 是保留位 R0（读恒 0，软件写不得改变）**，实现把它当普通位存了。修复：写路径屏蔽该位（`ectl_w & 13'h1bff`）；复跑任务 13 **n1~n58 全 PASS（2029595 ns）**。

这个 bug 说明：规范细节（保留位、写屏蔽）是这类设计里最值得先查手册、再写代码的地方；课程修订后的测试集覆盖更全，同一份 RTL 旧环境全过、新环境被抓出。

六、小结

1. 这一阶段给流水线装上了“可被打断”的能力：CSR 文件 + 例外判出/冲刷/现场记录/ERTN 返回，全部按精确例外实现。
2. 中断部分最难的是时序——定时器到期与例外进入的节拍由硬件决定，逐指令比对逼迫实现完全按规范行事。
3. 本组版本未包含 exp11 的结构清理；该清理在 exp14 组补入，后续版本以清理后的结构为基线。