ΕΡΓΑΣΙΑ ΣΤΑ ΨΗΦΙΑΚΑ VLSI-ASIC ΑΝΑΦΟΡΑ ΑΣΚΗΣΕΩΝ

Τσαρναδέλης Αθανάσιος Γρηγόριος
10388
atsarnad@ece.auth.gr

Περιεχόμενα

Άσκηση 1	3
Άσκηση 2	6
Άσκηση 3	8
Άσκηση 4	
Άσκηση 5	11
Άσκηση 6	13
Άσκηση 7	14
Άσκηση 8	18
Άσκηση 9	19

Ξεκινάω ανοίγοντας το genus και εισάγοντας τις βιβλιοθήκες για το timing, τις tech και macro και την βιβλιοθήκη για τα παρασιτικά. Αυτό γίνεται αυτόματα μέσω του αρχείου run.tcl που περιλαμβάνεται στα παραδοτέα της πρώτης άσκησης. Απενεργοποιώ τα Scan FFs και διαβάζω το αρχείο Verilog. Το Top-level module είναι το picorv32, και κάνω elaboration σε αυτό. Έπειτα κάνω check_design, και παρατηρώ ότι δεν έχω Unresolved References.

```
Check Design Report (c)
 Summary
                Name
                                              Total
Unresolved References
Empty Modules
Unloaded Port(s)
Unloaded Sequential Pin(s)
Unloaded Combinational Pin(s)
Assigns
Undriven Port(s)
Undriven Leaf Pin(s)
Undriven hierarchical pin(s)
Multidriven Port(s)
Multidriven Leaf Pin(s)
Multidriven hierarchical Pin(s)
Multidriven unloaded net(s)
Constant Port(s)
Constant Leaf Pin(s)
Constant hierarchical Pin(s)
                                                1454
Preserved leaf instance(s)
Preserved hierarchical instance(s)
Feedthrough Modules(s)
Libcells with no LEF cell
Physical (LEF) cells with no libcell
Subdesigns with long module name
                                                   0
Physical only instance(s)
_ogical only instance(s)
                                                   0
```

Εικόνα 1: check_design για το top module picorv32

Συνεχίζω γράφοντας το αρχείο constraints.sdc, εντός του οποίου εξηγούνται εντολή προς εντολή οι επιλογές που έγιναν, ώστε να ικανοποιηθούν κατ' ελάχιστο οι επιθυμητοί προσδιορισμοί. Το read_sdc δεν επιστρέφει λάθη, αλλά τρέχω και το check_timing_intent, το οποίο επίσης δεν επιστρέφει λάθη.

```
Qgenus:root: 5> read_sdc constraints.sdc
Warning: Unsupported SDC command option. [SDC-201] [set_input_cliptors]

if he set_input_delay command is not supported on ports ady defined 'port:picorv32/clk'.

if he current version does not support this SDC command e versions may be enhanced to support this option.

Statistics for commands executed by read_sdc:

"all_inputs" - successful 4, failed 0 "all_outputs" - successful 4, failed 0 "get_clock" - successful 4, failed 0 "get_clocks" - successful 1, failed 0 "set_clock_latency" - successful 1, failed 0 "set_clock_uncertainty" - successful 2, failed 0 "set_driving_cell" - successful 2, failed 0 "set_load" - successful 2, fa
```

Εικόνα 2: Αποτελέσματα ελέγχου των constraints

Στην συνέχεια εκτελώ και τα τρία βήματα σύνθεσης και εξάγω τα ζητούμενα μεγέθη.

Βήμα 6	Άσκηση 1
Μετά την σύνθεση	
Αριθμός Κελιών	10302
Συνολική Επιφάνεια	48527.59
Slack	0
Ισχύς	5.3812e-03


Στην συνέχεια εξάγω τα αρχεία και τα εισάγω στο Innovus. Κάνω import το project και όλα τα κατάλληλα αρχεία, ορίζω τα nets και δημιουργώ το MMMC View Definition File. Επιλέγω ποσοστό χρήσης πυρήνα 75% και δημιουργώ 15μm για τους δακτυλίους. Στη συνέχεια δημιουργώ τα rings και stripes, ώστε να υλοποιήσω το δίκτυο διανομής. Δημιουργώ τους ακροδέκτες τροφοδοσίας και γείωσης και τα follow pins.

Προσοχή: οι εντολές globalNetConnect και createPGPin αντικαταστάθηκαν από τις global_net_connect και create_pg_pin, καθώς οι πρώτες επέστρεφαν το error ''command not found''. Μέσω της εντολής get_common_ui_map βρέθηκαν όλες οι εντολές που λειτουργούν σε αυτό το version.

Στην συνέχεια προχωρώ κάνοντας το Special Route. Έπειτα ρυθμίζω το Mode Setup όπως περιγράφεται στο Βήμα 11, και ενεργοποιώ την επιλογή Place IO Pins. Κάνω τοποθέτηση και εξάγω τις ζητούμενες αναφορές.

Βήμα 11 Μετά την τοποθέτηση	Άσκηση 1
Slack	0.014
Switching power	2.26 (60% της συνολικής ισχύος)
Internal Power	1.52 (40% της συνολικής ισχύος)
Leakage Power	0.0008 (0.02% της συνολικής ισχύος)
Total Power	3.79
Sequential Switching Power	0.08515 (28% της συνολικής switching ισχύος)
Combinational Switching Power	2.184 (72% της συνολικής switching ισχύος)
Επιφάνεια	34619.976

Στην συνέχεια κάνω Early Power Rail ανάλυση και παρατηρώ ότι η μεγαλύτερη πτώση τάσης είναι στο πάνω και κάτω μέρος του δικτύου διανομής ισχύος (PDN). Στην εικόνα φαίνονται δύο σημεία με κόκκινο που παρουσιάζουν την μεγαλύτερη πτώση τάσης, ενώ το υπόλοιπο κύκλωμα είναι είτε πράσινου είτε μπλε χρώματος, με ικανοποιητική πτώση τάσης. Το IR Drop εξαρτάται από την δομή του PDN, της αντίσταση και την χωρητικότητα του. Επίσης εξαρτάται από τον αριθμό των κελιών που τροφοδοτεί η συγκεκριμένη περιοχή του PDN.



Εικόνα 3: Αποτελέσματα Power Rail Analysis

Κάνω Check Placement και δεν επιστρέφει errors, με density 75.23%. Εκτελώ Early Global Routing με εύρος σε όλα τα μέταλλα και έπειτα ελέγχω τα αποτελέσματα. Δοκιμάζω και στα μέταλλα 7-10 και 8-11 και παρατηρώ ότι στην τελευταία περίπτωση υπάρχει congestion.

Μέγεθος\Εύρος Δρομολόγησης	Όλα τα μέταλλα	Μέταλλο 7 -10	Μέταλλο 8 -10
Συμφόρηση	Δεν υπάρχει	Δεν υπάρχει	Υπάρχει
Wirelength	213578	215196	226056
Vias	79660	324303	365547

Όταν έχω δρομολόγηση ανάμεσα στα μέταλλα 7-11 υπάρχουν Vias στα χαμηλά επίπεδα μετάλλου, ώστε να γίνουν οι συνδέσεις μεταξύ των τρανζίστορ που βρίσκονται κάτω από το μέταλλο 1 με τα μέταλλα 7-11 που χρησιμοποιούνται για δρομολόγηση.

Στην συνέχεια κάνω την σύνθεση του δέντρου ρολογιού σύμφωνα με το βήμα 14 και παρουσιάζω τα αποτελέσματα.

Προσοχή: σαν target για τον μέγιστο ρυθμό μετάβασης τέθηκαν τα 0.06ns, που είναι 1.2% της περιόδου, καθώς το 1% (0.05ns) επέστρεφε error ότι είναι πολύ χαμηλό και δεν έτρεχε.


Βήμα 14 Μετά το CTS	Άσκηση 1
Slack	0.030
Ισχύς	4.12
Επιφάνεια	35052.948

Buffers	218
Skew groups	1
Max Skew	0.061 (ικανοποιεί την προδιαγραφή)
Max transition time	0.061 (δεν ικανοποιεί την προδιαγραφή)
Μέγιστο βάθος	6
Ελάχιστο βάθος	6
Μήκος δρομολόγησης trunk	2222.27
Μήκος δρομολόγησης leaves	7087.33

Ελέγχω και τα halo violations και δεν υπάρχει κανένα. Έπειτα εκτελώ την δρομολόγηση Nano route με τις ζητούμενες ρυθμίσεις, καθώς και το optimization post Route και εξάγω τα ζητούμενα μεγέθη:

Βήμα 15	Άσκηση 1
Μετά το NanoRoute	
Slack	-0.072
Επιφάνεια	35052.948
Κατανάλωση ισχύος	4.1422

Παρατηρώ πως σε σχέση με το βήμα 11, η επιφάνεια αυξήθηκε ελαφρώς, η ισχύς αυξήθηκε, και το slack είναι αρνητικό. Επίσης έχω τις εξής παραβάσεις DRC στο κύκλωμα, αφού έτρεξα το eco route -fix drc:



Εικόνα 4: DRC violations στο Violation Browser

Τέλος, κάνω Metal Fill με 10% πυκνότητα για όλα τα μέταλλα.

Άσκηση 2

Χρησιμοποιώ την ίδια ροή με την Άσκηση 1, με την διαφορά ότι χρησιμοποιώ την εντολή set_db opt_leakage_to_dynamic_ratio 1, ώστε να βελτιστοποιήσω ως προς την ισχύ διαρροής. Παραθέτω τους πίνακες των μεγεθών της άσκησης 1 με τα νέα αποτελέσματα:

Βήμα 6 Μετά την σύνθεση	Άσκηση 1	Άσκηση 2
Αριθμός Κελιών	10302	10302
Συνολική Επιφάνεια	48527.59	48527.59
Slack	0	0
Ισχύς	5.3812e-03	5.38122e-03

Παρατηρώ ότι όλα τα μεγέθη παραμένουν σταθερά. Αυτό οφείλεται στο γεγονός ότι στο αρχικό κύκλωμα δεν δόθηκε καμία εντολή στο genus για την ισχύ, αλλά κατά την βελτιστοποίηση του κυκλώματος βελτιστοποιήθηκε η ισχύς διαρροής. Άρα τα κυκλώματα είναι ίδια, καθώς στόχος της βελτιστοποίησης είναι μικρότερη ισχύς διαρροής. Στην πρώτη περίπτωση γίνεται αυτόματα ενώ στην δεύτερη το δηλώνω εγώ ρητά. Για να βελτιστοποιήσω περισσότερο το κύκλωμα ως προς την ισχύ, επιλέγω στο Optimization Power Effort High και Leakage to Dynamic Ratio 1.

Βήμα 11	Άσκηση 1	Άσκηση 2
Μετά την τοποθέτηση		
Slack	0.016	0.006↓
Switching power	2.26 (60% της συνολικής ισχύος)	2.26 (63% της συνολικής ισχύος)
Internal Power	1.52 (40% της συνολικής ισχύος)	1.32 (37% της συνολικής ισχύος) ↓
Leakage Power	0.00085 (0.02% της συνολικής	0.0007 (0.02% της συνολικής ισχύος)
	ισχύος)	V
Total Power	3.79	3.57↓
Sequential Switching	0.08515 (28% της συνολικής	0.055 (27% της συνολικής switching
Power	switching ισχύος)	ισχύος)
Combinational Switching	2.184 (72% της συνολικής	2.2 (74% της συνολικής switching
Power	switching ισχύος)	ισχύος)
Επιφάνεια	34619.976	36872.046↑


Παρατηρώ πως κερδίζω σε ισχύ, καθώς η ισχύς διαρροής που ήταν ήδη πολύ μικρή, μειώθηκε παραπάνω, το ίδιο και η internal power. Έτσι έχω μείωση της συνολικής ισχύος. Το slack μειώθηκε αλλά παρέμεινε θετικό. Η επιφάνεια αυξήθηκε αρκετά, άρα χάνω σε επιφάνεια αλλά κερδίζω σε κατανάλωση ισχύος.

Βήμα 14 Μετά το CTS	Άσκηση 1	Άσκηση 2
Slack	0.030	-0.203↓
Ισχύς	4.12	3.913↓
Επιφάνεια	35052.948	37333.746↑
Buffers	218	219
Skew groups	1	1
Max Skew	0.061 (ικανοποιεί την προδιαγραφή)	0.048 (ικανοποιεί την προδιαγραφή)
Max transition time	0.061 (δεν ικανοποιεί την προδιαγραφή)	0.63 (δεν ικανοποιεί την προδιαγραφή)
Μέγιστο βάθος	6	6
Ελάχιστο βάθος	6	6
Μήκος δρομολόγησης trunk	2222.27	2126.54
Μήκος δρομολόγησης leaves	7087.33	7061.22

Παρατηρώ ότι το slack πέφτει, και μάλιστα γίνεται αρνητικό, χωρίς όμως να φεύγει πολύ μακριά από το 0. Η ισχύς μειώθηκε, κάτι που περίμενα, ενώ η επιφάνεια αυξήθηκε. Τα αποτελέσματα, λοιπόν, είναι παρόμοια με του προηγούμενου βήματος.

Βήμα 15	Άσκηση 1	Άσκηση 2
Μετά το NanoRoute		
Slack	-0.072	-0.211↓
Επιφάνεια	35052.948	37333.746↑
Κατανάλωση ισχύος	4.1422	3.928 ↓

Παρατηρώ πως έχω πτώση ισχύος και του slack, και αύξηση της επιφάνειας όπως και στα προηγούμενα βήματα. Παραμένουν κάποια DRC violations, τα οποία μειώθηκαν με optimization και eco route.



Εικόνα 5: DRC violations στο Violation Browser

Άσκηση 3

Χρησιμοποιώ τα ίδια αρχεία σύνθεσης, αυτή την φορά με Core Utilization 85%. Παραθέτω τους πίνακες των βημάτων 11,14,15.

Βήμα 11 Μετά την τοποθέτηση	Άσκηση 1	Άσκηση 3
Slack	0.016	0.017 ↑
Switching power	2.26 (60% της συνολικής ισχύος)	2.26 (60% της συνολικής ισχύος)
Internal Power	1.52 (40% της συνολικής ισχύος)	1.52 (40% της συνολικής ισχύος)
Leakage Power	0.00085 (0.02% της συνολικής	0.00085 (0.02% της συνολικής ισχύος)
	ισχύος)	
Total Power	3.79	3.79
Sequential Switching	0.08515 (28% της συνολικής	0.08515 (28% της συνολικής
Power	switching ισχύος)	switching ισχύος)
Combinational Switching	2.184 (72% της συνολικής	2.184 (72% της συνολικής switching
Power	switching ισχύος)	ισχύος)
Επιφάνεια	34619.976	34577.568 ↓

Παρατηρώ μικρή πτώση στην επιφάνεια, ενώ έχω μικρή αύξηση στο slack. Αυτό συμβαίνει καθώς με μεγαλύτερο ποσοστό χρήσης του πυρήνα, μπορώ να τοποθετήσω παραπάνω cells σε μια συγκεκριμένη περιοχή. Αυξάνοντας το Core utilization, και έχοντας σταθερό πλήθος cells, το εργαλείο μπορεί να τα «χωρέσει» σε μικρότερη επιφάνεια, και άρα έχω μείωση της.

Βήμα 14	Άσκηση 1	Άσκηση 3
Μετά το CTS		

Slack	0.030	0.016↓
Ισχύς	4.12	4.12
Επιφάνεια	35052.948	35105.616↑
Buffers	218	213↓
Skew groups	1	1
Max Skew	0.061 (ικανοποιεί την προδιαγραφή)	0.142 (ικανοποιεί την προδιαγραφή)
Max transition time	0.061 (δεν ικανοποιεί την	0.064 (δεν ικανοποιεί την
	προδιαγραφή)	προδιαγραφή)
Μέγιστο βάθος	6	5
Ελάχιστο βάθος	6	4
Μήκος δρομολόγησης trunk	2222.27	2054.99
Μήκος δρομολόγησης leaves	7087.33	7139.76

Παρατηρώ πως η επιφάνεια που κέρδισα, χάθηκε μετά το CTS. Έχω επίσης μείωση του slack, ενώ παραμένει θετικό, και μείωση των buffers. Η ισχύς παραμένει σταθερή.

Βήμα 15	Άσκηση 1	Άσκηση 3
Μετά το NanoRoute		
Slack	-0.072	-0.048 ↑
Επιφάνεια	35052.948	35105.616↑
Κατανάλωση ισχύος	4.1422	4.14

Παρατηρώ πως το slack είναι μεγαλύτερο από αυτό της άσκησης 1, ενώ η επιφάνεια μένει σταθερή σε σχέση με το Βήμα 14, και μεγαλύτερη της άσκησης 1. Γενικά οι αλλαγές τόσο σε επιφάνεια, όσο και στο slack είναι γενικά μικρές, ενώ η ισχύς παραμένει σταθερή με την άσκηση 1.

Μέγεθος	Βήμα 11	Βήμα 14	Βήμα 15
Αριθμός Vias	113713	113232	91898
Μήκος Διασυνδέσεων	202694um	210125um	216186um

Οι διαφορές σε ότι αφορά τα vias και το μήκος διασυνδέσεων είναι σχετικά μικρές. Ο μικρότερος αριθμός vias είναι στο βήμα 15, ενώ ο μεγαλύτερος στο βήμα 11. Το αντίθετο ισχύει για το μήκος διασυνδέσεων, με το μεγαλύτερο μήκος να βρίσκεται στο Βήμα 15, ενώ το μικρότερο στο Βήμα 11. Γενικά το εργαλείο ξεκινάει με πολλά vias,και άρα πολλά επίπεδα μετάλλου, και λιγότερο μήκος διασυνδέσεων. Όσο η σχεδίαση γίνεται πιο συγκεκριμένη και βελτιστοποιείται, μειώνεται ο αριθμός των vias, κάτι που ωφελεί την σχεδίαση καθώς τα vias έχουν μεγάλη αντίσταση και προτιμώ να έχω όσο το δυνατόν μικρότερο αριθμό. Μειώνοντας τα vias αυξάνεται το μήκος διασυνδέσεων, καθώς μειώνω τα επίπεδα μετάλλου που χρησιμοποιώ για την σχεδίαση. Για να αποφύγω τυχόν congestion που μπορεί να δημιουργηθεί, καθώς χρησιμοποιώ λιγότερα μέταλλα, αυξάνεται το μήκος των διασυνδέσεων.

Ξανατρέχω τα βήματα της διαδικασίας με το νέο ρολόι 400MHz, και παραθέτω τα αποτελέσματα. Ενημερώνω τα constraints καθώς και τα targets για το skew και max transition time. Ελέγχω τα constraints με το check_timing_intent, το οποίο δεν επιστρέφει προβλήματα.

Βήμα 6 Μετά την σύνθεση	Άσκηση 1	Άσκηση 4
Αριθμός Κελιών	10302	13611 ↑
Συνολική Επιφάνεια	48527.59	65694.60 ↑
Slack	0	-969 ↓
Ισχύς	5.3812e-03	13.1226e-03 ↑

Παρατηρώ πως αυξάνοντας την συχνότητα ρολογιού έχω αύξηση στον αριθμό κελιών, στην συνολική επιφάνεια, ενώ το slack μειώνεται δραματικά. Αυτό είναι αναμενόμενο, καθώς αυξάνοντας την συχνότητα το εργαλείο προσθέτει παραπάνω buffers για να ικανοποιήσει τις απαιτήσεις χρονισμού. Αυτό αυξάνει την ισχύ και την επιφάνεια. Τελικά η προσθήκη αυτών των buffers δεν είναι ικανή να ικανοποιήσει τις απαιτήσεις χρονισμού, καθώς το slack είναι πολύ μικρότερο του μηδενός.

Βήμα 11	Άσκηση 1	Άσκηση 4
Μετά την τοποθέτηση		
Slack	0.016	-0.170↓
Switching power	2.26 (60% της συνολικής ισχύος)	5.4 (57.2% της συνολικής ισχύος)
Internal Power	1.52 (40% της συνολικής ισχύος)	4.04 (42.8% της συνολικής ισχύος)
Leakage Power	0.00085 (0.02% της συνολικής	0.00131 (0.014% της συνολικής
	ισχύος)	ισχύος)
Total Power	3.79	9.445↑
Sequential Switching	0.08515 (28% της συνολικής	0.1958 (22.6% της συνολικής
Power	switching ισχύος)	switching ισχύος)
Combinational Switching	2.184 (72% της συνολικής	5.208 (77.4% της συνολικής switching
Power	switching ισχύος)	ισχύος)
Επιφάνεια	34619.976	46560.90↑

Παρατηρώ ότι το slack βελτιώνεται πολύ σε σχέση με το προηγούμενο βήμα, αλλά είναι μικρότερο της άσκησης 1, χωρίς να είναι πολύ μακριά από το 0. Η ισχύς υπερδιπλασιάζεται, ενώ η επιφάνεια αυξάνεται περίπου 40%. Τα αποτελέσματα είναι λογικά, δεδομένου της εικόνας που είχε το κύκλωμα στο βήμα 6.

Προσοχή: Για να μην επιστρέφει error το max transition time τέθηκε στο 0.06, όμοια με την άσκηση 1.

Βήμα 14 Μετά το CTS	Άσκηση 1	Άσκηση 4
Slack	0.030	-0.122↓
Ισχύς	4.12	10.33↑
Επιφάνεια	35052.948	48191.904↑
Buffers	218	272↑

Skew groups	1	1
Max Skew	0.061 (ικανοποιεί την προδιαγραφή)	0.25 (οριακά ικανοποιεί την
		προδιαγραφή)
Max transition time	0.061 (δεν ικανοποιεί την	0.062 (δεν ικανοποιεί την
	προδιαγραφή)	προδιαγραφή)
Μέγιστο βάθος	6	13
Ελάχιστο βάθος	6	3
Μήκος δρομολόγησης	2222.27	2912.21
trunk		
Μήκος δρομολόγησης	7087.33	7578.62
leafs		

Παρατηρώ πως μειώνεται το slack, χωρίς αυτό να είναι μακριά από το 0, ενώ η ισχύς υπερδιπλασιάζεται και η επιφάνεια αυξάνεται περίπου 40%, αποτελέσματα όμοια με το βήμα 11. Εδώ είναι εμφανής η αύξηση των buffers, απαραίτητων για να ικανοποιηθούν οι απαιτήσεις χρονισμού του κυκλώματος. Η εισαγωγή παραπάνω buffers οδηγεί και στην αύξηση του εύρους επιπέδων του ρολογιού, με μεγαλύτερο μέγιστο βάθος και μικρότερο ελάχιστο βάθος. Αυτό συμβαίνει γιατί χρειάζομαι παραπάνω buffers για να οδηγήσω το ίδιο σήμα με αυξημένη συχνότητα, απ' ότι με την συχνότητα της άσκησης 1.

Βήμα 15	Άσκηση 1	Άσκηση 4
Μετά το NanoRoute		
Slack	-0.072	-0.127
Επιφάνεια	35052.948	48191.904
Κατανάλωση ισχύος	4.1422	10.3956

Τέλος, τα αποτελέσματα συγκριτικά με την άσκηση 1 είναι της ίδιας τάξης με τα προηγούμενα βήματα(μείωση slack, αύξηση ~150% ισχύος, αύξηση ~40% επιφάνειας).

Άσκηση 5

Εισάγω τις βιβλιοθήκες lef και lib για τα Multibit FFs, και ενεργοποιώ την χρήση τους. Εξάγω παρακάτω τα ζητούμενα αποτελέσματα.

Βήμα 6	Άσκηση 1	Άσκηση 5
Μετά την σύνθεση		
Αριθμός Κελιών	10302	10166↓
Συνολική Επιφάνεια	48527.59	49711.559↑
Slack	0	0
Ισχύς	5.3812e-03	5.0912e-03↓

Βλέπω πως με την εισαγωγή της βιβλιοθήκης Multibits, μειώνεται η ισχύς και ο αριθμός κελιών, το slack παραμένει σταθερό, ενώ η επιφάνεια παρουσιάζει μια μικρή αύξηση. Αυτό συμβαίνει καθώς συγχωνεύονται πολλά Single bit FFs σε ένα Multibit FF, και άρα μειώνω την ισχύ και το αριθμό κελιών.

Επίσης προσθέτω τις βιβλιοθήκες των multibits στο setup του project στο Innovus.

Βήμα 11	Άσκηση 1	Άσκηση 5
Μετά την τοποθέτηση		

Slack	0.016	0.014↓
Switching power	2.26 (60% της συνολικής ισχύος)	2.55 (83% της συνολικής ισχύος)
Internal Power	1.52 (40% της συνολικής ισχύος)	0.52 (17% της συνολικής ισχύος)
Leakage Power	0.00085 (0.02% της συνολικής	0.0005 (0.02% της συνολικής ισχύος)
	ισχύος)	
Total Power	3.79	3.07↓
Sequential Switching	0.08515 (28% της συνολικής	0.0007 (0.07% της συνολικής
Power	switching ισχύος)	switching ισχύος)
Combinational Switching	2.184 (72% της συνολικής	1.235 (57% της συνολικής switching
Power	switching ισχύος)	ισχύος)
Επιφάνεια	34619.976	32700.33↓

Παρατηρώ πως χρησιμοποιώντας την βιβλιοθήκη των multibits, μειώνεται η επιφάνεια και η ισχύς, βελτιώνοντας το κύκλωμα, ενώ μικρή πτώση έχω στο slack χωρίς να με επηρεάζει καθώς παραμένει θετικό και στις δύο περιπτώσεις.

Βήμα 14 Μετά το CTS	Άσκηση 1	Άσκηση 5
Slack	0.030	0.006↓
Ισχύς	4.12	3.68↓
Επιφάνεια	35052.948	34682.562↓
Buffers	218	95↓
Skew groups	1	1
Max Skew	0.061 (ικανοποιεί την προδιαγραφή)	0.042 (ικανοποιεί την προδιαγραφή)
Max transition time	0.061 (δεν ικανοποιεί την προδιαγραφή)	0.064 (δεν ικανοποιεί την προδιαγραφή)
Μέγιστο βάθος	6	5
Ελάχιστο βάθος	6	5
Μήκος δρομολόγησης trunk	2222.27	1425.85↓
Μήκος δρομολόγησης leaves	7087.33	3127.17↓

Ομοίως με το βήμα 11, έχω μείωση του slack το οποίο παραμένει πάντα θετικό, ενώ μειώνεται η ισχύς και επιφάνεια. Σχετικά με το δέντρο ρολογιού, έχω λιγότερους buffers, και άρα μείωση της ισχύος και της επιφάνειας. Παρατηρώ επίσης πως έχω ένα λιγότερο επίπεδο στο εύρος του δέντρου, ενώ μειώνονται σχεδόν στο μισό τα μήκη δρομολόγησης των trunk και leaves. Αυτό συμβαίνει καθώς έχω συγχωνεύσει τα FFs σε Multibit FFS, και έτσι μειώνω τις διασυνδέσεις και το μήκος τους.

Βήμα 15 Μετά το NanoRoute	Άσκηση 1	Άσκηση 5
Slack	-0.072	-0.070↓
Επιφάνεια	35052.948	34682.562↓
Κατανάλωση ισχύος	4.1422	3.6953↓

Τα αποτελέσματα είναι παρόμοια με το βήμα 14 συγκριτικά με την άσκηση 1.

Ξανατρέχω τα βήματα της διαδικασίας της άσκησης 1, αλλά αυτή την φορά ενεργοποιώ την φραγή ρολογιού, και εξάγω τα ζητούμενα αποτελέσματα.

Βήμα 6 Μετά την σύνθεση	Άσκηση 1	Άσκηση 6
Αριθμός Κελιών	10302	10053↓
Συνολική Επιφάνεια	48527.59	43224.90↓
Slack	0	0
Ισχύς	5.3812e-03	2.9888e-03↓

Επίσης εξάγω τα στατιστικά για το clock gating:

Summary 			
Category	Number	%	Average Toggle Saving %
Total Clock Gating Instances	58	100.00	
RC Clock Gating Instances Non-RC Clock Gating Instances		100.00	79.43 0.00
RC Gated Flip-flops Non-RC Gated Flip-flops	1706 0	87.00 0.00	83.57 0.00
Total Gated Flip-flops Total Ungated Flip-flops Enable not found Register bank width too small		93.33	
Total Flip-flops	1961	100.00	

Το κύκλωμα μετά την εισαγωγή clock gating βελτιώνεται, καθώς ο αριθμός κελιών, η επιφάνεια και η ισχύς πέφτουν. Σχετικά με τα στατιστικά του clock gating, παρατηρώ πως το 87% των FFs είναι gated.

Βήμα 11 Μετά την τοποθέτηση	Άσκηση 1	Άσκηση 6
Slack	0.016	0.006↓
Switching power	2.26 (60% της συνολικής ισχύος)	2.18 (68.5% της συνολικής ισχύος)
Internal Power	1.52 (40% της συνολικής ισχύος)	1 (31.5% της συνολικής ισχύος)
Leakage Power	0.00085 (0.02% της συνολικής	0.0008 (0.2% της συνολικής ισχύος)
	ισχύος)	
Total Power	3.79	3.18↓
Sequential Switching	0.08515 (28% της συνολικής	0.07 (16% της συνολικής switching
Power	switching ισχύος)	ισχύος)
Combinational Switching	2.184 (72% της συνολικής	2.1 (83% της συνολικής switching
Power	switching ισχύος)	ισχύος)
Επιφάνεια	34619.976	30421.584↓

Ομοίως με το βήμα 6 της σύνθεσης, παρατηρώ μείωση και της ισχύος και της επιφάνειας, που βελτιώνουν το κύκλωμα. Παρατηρώ επίσης ελαφριά μείωση του slack, το οποίο όμως παραμένει θετικό.

Βήμα 14 Μετά το CTS	Άσκηση 1	Άσκηση 6
Slack	0.030	0.024↓
Ισχύς	4.12	3.32↓
Επιφάνεια	35052.948	31001.958↓
Buffers	218	222↑
Skew groups	1	1
Max Skew	0.061 (ικανοποιεί την προδιαγραφή)	0.196 (ικανοποιεί την προδιαγραφή)
Max transition time	0.061 (δεν ικανοποιεί την προδιαγραφή)	0.062 (δεν ικανοποιεί την προδιαγραφή)
Μέγιστο βάθος	6	6
Ελάχιστο βάθος	6	5
Μήκος δρομολόγησης trunk	2222.27	4050.34↑
Μήκος δρομολόγησης leaves	7087.33	8779.41

Και σε αυτό το βήμα παρατηρώ όμοια αποτελέσματα. Συγκριτικά με την άσκηση 1, έχω μικρή αύξηση των buffers, καθώς και μεγάλη αύξηση στο μήκος δρομολόγησης του trunk, το οποίο προκύπτει από την εισαγωγή clock gating cells, που χρειάζονται παραπάνω μήκος καλωδίου ώστε να δρομολογηθούν.

Βήμα 15 Μετά το NanoRoute	Άσκηση 1	Άσκηση 6
Slack	-0.072	-0.064↑
Επιφάνεια	35052.948	31001.958↓
Κατανάλωση ισχύος	4.1422	3.3364↓

Τέλος, βλέπω πως το κύκλωμα έχει βελτιωθεί, καθώς έχω καλύτερο slack, μικρότερη επιφάνεια και μικρότερη ισχύ σε σχέση με το κύκλωμα της άσκησης 1.

Άσκηση 7

Ακολουθώ πάλι τα βήματα 1-7 της άσκησης 1, αλλά αυτή την φορά παράγω τα τρία .do αρχεία και χρησιμοποιώ το LEC για να εξάγω τα αποτελέσματα σε τρία στάδια, μετά το elaboration, μετά το syn_generic και μετά το syn_map. Παρακάτω φαίνονται τα αποτελέσματα της εντολής report_verification -hier -verbose:

```
// Command: report_verification -hier -verbose
                              Verification Report

    Non-standard modeling options used:

                                                                              0
        Tri-stated output:
                                                                 checked
        Revised X signals set to E:
                                                                 yes
        Floating signals tied to Z:
                                                                 ves
        Command "add clock" for clock-gating:
                                                                 not used
13 2. Incomplete verification:
                                                                             0
        All primary outputs are mapped:
                                                                 yes
        Not-mapped DFF/DLAT is detected:
                                                                 no
      All mapped points are added as compare points:
                                                                yes
      All compared points are compared:
                                                                 yes
      User added black box:
      Black box mapped with different module name:
      Empty module is not black boxed:
      Command "add ignore outputs" used:
        Always false constraints detected:
                                                                 no
        Verified pin-equivalent outputs are unmapped:
                                                                 no
25 3. User modification to design:
                                                                             0
        Change gate type:
                                                                 no
        Change wire:
                                                                 no
        Primary input added by user:
                                                                 no
   4. Conformal Constraint Designer clock domain crossing checks recommended: 1
        RTL5.4 Partial case items in full case statement:
        Multiple clocks in the design:
34 5. Design ambiguity:
        Duplicate module definition:
                                                                 no
        Black box due to undefined cells:
                                                                 no
        Golden design has abnormal ratio of unreachable gates:
                                                                 no
        Ratio of golden unreachable gates:
                                                                 0%
        Revised design has abnormal ratio of unreachable gates:
                                                                 no
        Ratio of revised unreachable gates:
                                                                 0%
        All primary input bus ordering is consistent:
                                                                yes
        All primary output bus ordering is consistent:
                                                                yes
       DFF/DLAT not compared due to disabled clock port(s):
                                                                 0
        Always X compared point is detected:
                                                                 not checked
46 6. Compare Results:
                                                                            PASS
       Total Equivalent modules = 3
49 pass
```

Εικόνα 6: report_verification του LEC μετά το elaboration

```
1 // Command: report_verification -hier -verbose
                              Verification Report
   Category
                                                                           Count

    Non-standard modeling options used:

        Tri-stated output:
                                                                checked
        Revised X signals set to E:
                                                                ves
        Floating signals tied to Z:
                                                                no *
       Command "add clock" for clock-gating:
                                                                not used
13 2. Incomplete verification:
       All primary outputs are mapped:
                                                                yes
       Not-mapped DFF/DLAT is detected:
       All mapped points are added as compare points:
                                                                yes
        All compared points are compared:
                                                                ves
       User added black box:
       Black box mapped with different module name:
       Empty module is not black boxed:
      Command "add ignore outputs" used:
       Always false constraints detected:
24 3. User modification to design:
                                                                             0
      Change gate type:
                                                                no
       Change wire:
                                                                no
      Primary input added by user:
29 4. Conformal Constraint Designer clock domain crossing checks recommended: 1
        RTL5.4 Partial case items in full case statement:
        Multiple clocks in the design:
33 5. Design ambiguity:
                                                                            0
      Duplicate module definition:
                                                                no
      Black box due to undefined cells:
                                                                no
      Golden design has abnormal ratio of unreachable gates:
                                                                no
      Ratio of golden unreachable gates:
                                                                1%
      Revised design has abnormal ratio of unreachable gates:
                                                                no
      Ratio of revised unreachable gates:
                                                                0%
                                                                yes
      All primary input bus ordering is consistent:
       All primary output bus ordering is consistent:
                                                                yes
       DFF/DLAT not compared due to disabled clock port(s):
                                                                 0
        Always X compared point is detected:
                                                                not checked
45 6. Compare Results:
        Number of EQ compare points:
                                                                2346
        Number of NON-EQ compare points:
                                                                0
        Number of Aborted compare points:
                                                                0
        Number of Uncompared compare points :
51 pass
```

Εικόνα 7: report_verification του LEC μετά το syn_generic


```
1 // Command: report_verification -hier -verbose
                              Verification Report
5 Category
                                                                           Count
7 1. Non-standard modeling options used:
      Tri-stated output:
                                                                checked
        Revised X signals set to E:
                                                                yes
       Floating signals tied to Z:
                                                                no *
       Command "add clock" for clock-gating:
                                                                not used
13 2. Incomplete verification:
                                                                             0
       All primary outputs are mapped:
                                                                yes
       Not-mapped DFF/DLAT is detected:
                                                                no
       All mapped points are added as compare points:
                                                                yes
        All compared points are compared:
                                                                ves
       User added black box:
       Black box mapped with different module name:
       Empty module is not black boxed:
       Command "add ignore outputs" used:
      Always false constraints detected:
24 3. User modification to design:
                                                                             0
       Change gate type:
       Change wire:
                                                                no
       Primary input added by user:
                                                                no
29 4. Conformal Constraint Designer clock domain crossing checks recommended: 1
       RTL5.4 Partial case items in full case statement:
       Multiple clocks in the design:
33 5. Design ambiguity:
                                                                            0
       Duplicate module definition:
       Black box due to undefined cells:
                                                                no
       Golden design has abnormal ratio of unreachable gates:
      Ratio of golden unreachable gates:
      Revised design has abnormal ratio of unreachable gates: no
      Ratio of revised unreachable gates:
      All primary input bus ordering is consistent:
      All primary output bus ordering is consistent:
                                                                yes
      DFF/DLAT not compared due to disabled clock port(s):
                                                                 a
       Always X compared point is detected:
                                                                not checked
45 6. Compare Results:
                                                                            PASS
        Number of EQ compare points:
                                                                2346
                                                                0
        Number of NON-EQ compare points:
        Number of Aborted compare points:
                                                                0
        Number of Uncompared compare points :
                                                                0
51 pass
```

Εικόνα 8: report_verification του LEC μετά το syn_map

Το αποτέλεσμα του LEC και στα τρία βήματα είναι PASS, άρα ο κώδικας μου παρέμεινε λειτουργικά ίδιος. Τα EQ compare points είναι 2346, και το Conformal LEC τα χρησιμοποιεί όλα, καθώς από το report βλέπω All mapped points are added as compare points: yes

Άσκηση 8

Επαναλαμβάνω τα βήματα 8-15 της άσκησης 2, χρησιμοποιώντας το τροποποιημένο genus.v. Προσέθεσα τα κατάλληλα modules ώστε να υλοποιήσω τα pads. Τέλος, εισάγω και τις έξτρα βιβλιοθήκες .lef και .lib κατά την εισαγωγή του project στο innovus. Παρακάτω φαίνεται screenshot από το κύκλωμα μετά το βήμα 15, καθώς και ο πίνακας των αποτελεσμάτων.




Εικόνα 9: Το τελικό κύκλωμα μαζί με τα pads

Βήμα 15	Άσκηση 1	Άσκηση 8
Μετά το NanoRoute		
Slack	-0.072	-16.327↓
Επιφάνεια (πυρήνα)	35052.948	40364.55 ↑
Κατανάλωση ισχύος	4.1422	182.74 ↑↑
Επιφάνεια (συνολική)	35052.948	6189713.802 <u>↑</u> ↑

Παρατηρώ ότι με την προσθήκη των pads στο layout το slack μειώνεται, που σημαίνει ότι πέφτει η επίδοση του κυκλώματος. Η επιφάνεια του πυρήνα παρουσιάζει μικρή αύξηση, ενώ πολύ μεγάλη αύξηση παρουσιάζουν η κατανάλωση ισχύος και η συνολική επιφάνεια. Αυτά τα αποτελέσματα είναι λογικά, καθώς για τις φυσικές διασυνδέσεις του πυρήνα χρειάζονται pads, που για να χωρέσουν αυξάνουν δραματικά την επιφάνεια, και wires για να συνδεθούν τα σήματα του πυρήνα με τα pads. Τελικά, το κύκλωμα μου αποδίδει χειρότερα από πριν, αλλά χρειάζομαι τα pads για την διασύνδεση με άλλα στοιχεία.

Επίσης το κύκλωμα παρουσιάζει κάποια violations. Τα περισσότερα διορθώθηκαν με την εντολή route_eco -fix_drc. Τα violations που απέμειναν φαίνονται παρακάτω:



Εικόνα 10: Violations μετά το Βήμα 15 της Άσκησης 8

Άσκηση 9

Χρησιμοποιώ τις εντολές που αναφέρονται στην εκφώνηση, τροποποιημένες για το κύκλωμά μου, ώστε να κάνω DFT. Τρέχοντας της εντολή check_dft_rules παίρνω το αποτέλεσμα:

Εικόνα 11: Αποτελέσματα check_dft_rules

Παρατηρώ ότι δεν έχω rule violations, και όλοι οι registers περνάνε τα DFT rules. Τρέχω την εντολή report_scan _registers και κρατάω μόνο το summary του output:

```
Summary:
Total registers that pass DFT rules: 2090
Total registers that fail DFT rules: 0
Total registers that are marked preserved or dont-scan: 0
Total registers that are marked Abstract Segment dont-scan: 0
Total registers that are part of shift register segments: 0
Total registers that are lockup elements: 0
Total registers that are level-sensitive: 0
Total registers that are misc. non-scan: 0
```

Εικόνα 12: Αποτέλεσμα report_scan_registers

Παρατηρώ πως κανένας register δεν κάνει fail στα DFT rules. Επίσης όλοι οι registers σκανάρονται, καθώς όλες οι άλλες κατηγορίες είναι 0. Τέλος, τρέχω την εντολή report_scan_setup, που μου δίνει τις επιλογές που έχω κάνει για το DFT, χωρίς να υπάρχει κάποιο error.

```
Design Name
                                                                                                                        test_clock:
                                                                                                                                   object name: scanclk
test_clock_domain: scanclk
user_defined: true
source: clk
Scan Style
                                                                                                                                    root source: clk
muxed_scan
Design has a valid DFT rule check status
                                                                                                                                    root source polarity: non_inverting
hookup_pin: clk
period: 20000.0
Global Constraints
       Minimum number of scan chains: no_value
Maximum length of scan chains: no_value
Lock-up element type: preferred_level_sensitive
Mix clock edges in scan chain: true
Prefix for unnamed scan objects: DFT_
                                                                                                                DFT controllable objects
                                                                                                                DFT don't scan objects
                                                                                                                DFT abstract don't scan objects
Test signal objects
       shift_enable:
    object name: se
                                                                                                                 DFT scan segment constraints
                   object name: se
pin name: se
hookup_pin: se
hookup_polarity: non_inverted
function: shift_enable
                                                                                                                DFT scan chain constraints
                                                                                                                                   Chain:
object name: top_chain
scan-in: scan_in
scan-in hookup_pin: scan_in
scan-out: scan_out
scan-out hookup_pin: scan_out
shared out: false
shift_enable object name: se
max length: no_value
complete: false
                    active: high
ideal: false
                    user defined: true
                     object name: test_mode
                    pin name: test_mode
hookup_pin: test_mode
hookup_polarity: non_inverted
                    function: test_mode
active: high
ideal: false
user defined: true
                                                                                                                 DFT actual scan chains
                                                                                                                @genus:root: 28>
```

Εικόνα 13: Αποτελέσματα report_scan_setup

Φορτώνοντας τα constraints και τρέχοντας check_timing_intent βλέπω πως δεν έχω κανένα πρόβλημα όταν ελέγχω τον χρονισμό του.

```
Lint summary
Unconnected/logic driven clocks
Sequential data pins driven by a clock signal
Sequential clock pins without clock waveform
Sequential clock pins with multiple clock waveform
Generated clocks with incompatible options
Generated clocks with incompatible options
Generated clocks with multi-master clock
Depophreaking cells for combinational feedback
Hets with multiple drivers
Fiming exceptions with no effect
Suspicious multi-cycle exceptions
Pins/ports with conflicting case constants
Inputs without clocked external delays
Outputs without external delays
Outputs without external driver/transition
Outputs without external load
Exceptions with invalid timing start-/endpoints
```

Εικόνα 14: Αποτέλεσμα εντολής check_timing_intent μετά την εισαγωγή

DFT

Κάνω syn_generic, syn_map και syn_opt και εξάγω τα αποτελέσματα. Συγκρίνω και τα τελικά αποτελέσματα με τα αποτελέσματα της άσκησης 1.

Βήμα 6 Μετά την σύνθεση	syn_generic	syn_map	syn_opt
Αριθμός Κελιών	26694	12028	11599
Συνολική Επιφάνεια	84526	54510	53863
Slack	872	1	0
Ισχύς	2.94e-03	5.47e-03	5.54e-03

Βήμα 6	Άσκηση 1	Άσκηση 9
Μετά την σύνθεση		
Αριθμός Κελιών	10302	11599 ↑
Συνολική Επιφάνεια	48527.59	53863 ↑
Slack	0	0
Ισχύς	5.3812e-03	5.54e-03 ↑

Παρατηρώ πως από το βήμα syn_map προς το syn_opt μειώνονται τα κελιά και η επιφάνεια ενώ αυξάνεται η ισχύς. Συγκριτικά με το κύκλωμα της άσκησης 1, τα κελιά, η επιφάνεια και η ισχύς αυξάνονται, καθώς έχω προσθέσει ή/και αλλάξει στοιχεία στο αρχικό μου κύκλωμα (πχ. Scan FFs, MUXs κα.), ώστε να μπορώ να το δοκιμάσω. Το κύκλωμά μου γίνεται «χειρότερο» από το αρχικό, αλλά η αλλαγή αυτή είναι απαραίτητη για να μπορώ να δοκιμάσω το κύκλωμα μετά το tape out, χρησιμοποιώντας ΑΤΕ.

Τρέχοντας την εντολή check_dft_rules -advanced, παίρνω το εξής warning:

Warning: There are a total of 1 undriven pins which may act as x-source generators. For the list of pins, use the command 'check_design -undriven -report_scan_pins'.

Τρέχω την εντολή που μου προτείνει το εργαλείο και παρατηρώ πως το undriven pin είναι το *picorv32/scan_out*. Αυτή είναι η έξοδος του κυκλώματος που εισήγαγα κατά την DFT, και είναι λογικό να είναι undriven, καθώς θα χρησιμοποιήσω κάποιο ΑΤΕ για να την οδηγήσω.

Τέλος, συνδέω τα scan chains και εξάγω τα αποτελέσματα στο αρχείο report_scan_chains_output.txt που βρίσκεται στα παραδοτέα. Στην φωτογραφία παρακάτω φαίνεται το summary:

Εικόνα 15: Αποτέλεσμα της εντολής report_scan_chains -summary

Εισάγω παρακάτω αποτελέσματα των αναφορών στο τέλος της άσκησης 9.

```
Reporting 1 scan chain (muxed_scan)
                                                                                                                                                                          DFT controllable objects
                                                                                                          mode:
object name: test_mode
pin name: test_mode
hookup_pin: test_mode
hookup_polarity: non_inverted
Chain 1: top_chain
  scan_in: scan_in
scan_out: scan_out
shift_enable: se (active high)
clock_domain: scanclk (edge: rise)
                                                                                                                                                                          DFT don't scan obiects
                                                                                                           function: test_mode
active: high
ideal: false
user defined: true
                                                                                                                                                                          DFT abstract don't scan objects
   length: 1961
                                                                                                                                                                          DFT scan segment constraints
@genus:root: 55> report_scan_setup
                                                                                          Test clock objects
Design Name
                                                                                                                                                                          DFT scan chain constraints
                                                                                                test_clock:
                                                                                                           object name: scanclk
test_clock_domain: scanclk
user defined: true
      picorv32
                                                                                                                                                                                            object name: top_chain
Scan Style
                                                                                                                                                                                            scan-in: scan_in
                                                                                                           source: clk
                                                                                                                                                                                           scan-in: scan_in
scan-in hookup_pin: scan_in
scan-out: scan_out
scan-out hookup_pin: scan_out
shared out: false
shift_enable object name: se
max length: no_value
complete: false
                                                                                                          root source: clk
root source polarity: non_inverting
hookup_pin: clk
period: 20000.0
       muxed_scan
Design has a valid DFT rule check status
Global Constraints
      DFT controllable objects
                                                                                          DFT don't scan objects
                                                                                                                                                                         DFT actual scan chains
Test signal objects
                                                                                                                                                                                 Actual Chain:
                                                                                                                                                                                          l Chain:
object name: top_chain
scan-in: scan_in
scan-in hookup_pin: scan_in
scan-out: scan_out
scan-out hookup_pin: scan_out
shared out: false
shift_enable: se
length: 1961
segment objects: none
analyzed: false
test_clock domain: scanclk
test_clock edge: rise
                                                                                          DFT abstract don't scan objects
      shift_enable:
object name: se
                                                                                          DFT scan segment constraints
                 pin name: se
                pin name: se
hookup_pin: se
hookup_polarity: non_inverted
function: shift_enable
active: high
ideal: false
user defined: true
                                                                                          DFT scan chain constraints
                                                                                                 User Chain:
                                                                                                           object name: top_chain
                                                                                                           scan-in: scan_in
scan-in hookup_pin: scan_in
scan-out: scan out
      test mode:
                 object name: test_mode
```

Εικόνα 16: Αποτελέσματα εντολής report_scan_setup

Εικόνα 17: Αποτελέσματα εντολής write_hdl -abstract

Τα αποτελέσματα των εντολών write_scandef, write_dft_abstract_model και write_script - analyze_all_scan_chains είναι πολύ μεγάλες για να εισαχθούν σαν screenshots, και έτσι κρατήθηκαν τα outputs των εντολών στα αντίστοιχα αρχεία, εντός του φακέλου Exercise9(DFT), εντός του φακέλου των παραδοτέων.

Με βάση τα αποτελέσματα των προηγούμενων ασκήσεων, αρχικά ενεργοποιώ την βελτιστοποίηση το genus με την εντολή set_db design_power_effort low, στην χαμηλή ρύθμιση ώστε να επηρεαστούν όσο το δυνατόν λιγότερο η απόδοση και η επιφάνεια. Επίσης χρησιμοποιώ clock gating για να μειώσω ακόμα περισσότερο την ισχύ. Για να αυξήσω την συχνότητα του ρολογιού και να μπορώ ακόμα να ικανοποιώ τις απαιτήσεις χρονισμού χρησιμοποιώ την βιβλιοθήκη fast_vdd1v2_basicCells.lib. Τέλος, για να εξοικονομήσω επιφάνεια χρησιμοποιώ multibit FFs, με την αντίστοιχη fast βιβλιοθήκη τους.

Στο αρχικό κύκλωμα της άσκησης 1, το FOM = 1.377e-06 στο βήμα 15, στο τέλος δηλαδή της διαδικασίας.

Σχετικά με το timing, τροποποιήθηκαν κατάλληλα τα constraints στην διαδικασία του genus, και τα CTS constraints στην διαδικασία του innovus. Η συχνότητα του ρολογιού τέθηκε ίση με 571MHz (περίοδος 1,75ns). Έπρεπε να αλλάξω το max transition time από 1% σε 1.43% της περιόδου ρολογιού (από 0,0175 σε 0,025), καθώς το εργαλείο επέστρεφε error max transition time too low. Τα υπόλοιπα timing constraints είναι ακριβώς όπως ορίζονται στην εκφώνηση. Στα παραδοτέα περιλαμβάνονται τα cmd και log αρχεία του genus και innovus, καθώς και το αρχείο sdc με τα καινούργια constraints.

Παρακάτω φαίνονται τα αποτελέσματα συγκριτικά με την άσκηση 1:

Βήμα 15	Άσκηση 1	Άσκηση 10
Μετά το NanoRoute		
Συχνότητα Ρολογιού (MHz)	200	571
Slack	-0.072	0.003
Επιφάνεια(mm²)	35052.948	27884.628
Κατανάλωση ισχύος(mW)	4.1422	19.4045
FOM	1.377e-06	1.057e-06

Παρατηρώ μεγάλη αύξηση της συχνότητας ρολογιού, ενώ ταυτόχρονα το slack παραμένει θετικό, κάτι που ζητείται στην εκφώνηση. Η επιφάνεια μειώνεται αρκετά, ενώ η ισχύς αυξάνεται, κάτι που είναι λογικό δεδομένου της μεγάλης αύξησης της συχνότητας ρολογιού.