



COMPTE RENDU-FPGA

M2 EEA

UFER Sciences et Techniques Année universitaire 2022 - 2023

Réalisé par : Benjamin **TSHALA TSHIBUMBU**

Ayikoe Aymar Junior Atayi

Chargés du cours :

Mr. Hiliwi Leake KIDANE

PARTIE I: Demi-additionneur

A la fin de ce tutoriel, nous devrions être en mesure de savoir comment créer un projet ISE sur Project Navigator. Les étapes sont les suivantes :

- 1. Pour lancer Xilinx ISE, double-cliquez sur l'icône Xilinx ISE sur le bureau.
- 2. Dans le navigateur de projet ISE, cliquez sur Fichier> Nouveau projet.
- 3. Dans la fenêtre de l'assistant Nouveau projet, saisissez le nom du projet souhaité.
- 4. Sélectionnez HDL pour le champ Type de source de niveau supérieur et cliquez sur Suivant.
- 5. Entrez les valeurs suivantes dans la fenêtre Assistant Nouveau projet Paramètres du projet.

• Catégorie de produit : Tous

• Famille : Spartiate6

• Appareil: XC6SLX16

• Paquet: CSG324

• Vitesse: -3

• Outil de synthèse : XST (VHDL / Verilog)

• Simulateur : Isim (VHDL / Verilog)

• Langue préférée : VHDL

- 6. Enfin, cliquez sur Suivant.
- 7. Enfin, nous cliquons sur Terminer dans la fenêtre Résumé du projet.

Après avoir terminé cette étape, nous devons maintenant ajouter le fichier source (haut niveau HDL) à notre projet. Pour ce faire, nous devons suivre les étapes suivantes :

- Cliquons sur Projet> NOUVELLE Source.
- Sélectionnez le module VHDL dans la fenêtre Project Wizard Select Source Type.
- Donnez un nom à votre fichier et vérifiez que la case Ajouter au projet est cochée. Cliquons sur Suivant.
- Créons un port d'entrée A, B et une sortie D comme indiqué sur la figure.

Une fois la création du fichier HDL de niveau supérieur terminée, la fenêtre suivante doit s'ouvrir dans l'espace de travail du Navigateur du projet :


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity logic_gate is
    Port ( A : in STD_LOGIC;
        B : in STD_LOGIC;
        C : out STD_LOGIC;
        D : out STD_LOGIC);
end logic_gate;
```

```
architecture Behavioral of logic_gate is
begin
end Behavioral;
```

Le but de ce TP est de réaliser la porte logique ET qui donne comme résultat 1 quand on multiplie les 1 par le 1 mais on obtient 0 quand on multiplie 0 zéro par 1 ou 0. Sous forme de table de vérité, on aura :

Α	В	D	С
1	0	0	1
0	0	0	0
1	1	1	1
0	1	0	1

Les portes logiques qui traduit cette table de vérité est la suivante :




Le code VHDL complet est le suivant :

Résultats et constats :



Comme vous pouvez le voir, pour l'opération ET (D dans le code), la LED U16 est allumée lorsque l'on appuie sur les interrupteurs T10 et T9.

PARTIE II: Additionneur complet




Le circuit se compose de 4 additionneurs complets puisque nous effectuons une opération sur des nombres à 4 bits. Il peut être représenté comme sur la figure ci-dessus.

En code VHDL, nous avons ceci:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity AdditionneurComplet is
    Port ( a : in STD LOGIC_VECTOR(3 DOWNTO 0);
            b : in STD LOGIC_VECTOR(3 DOWNTO 0);
            r : in STD LOGIC;
            cin : in STD LOGIC;
            cout : out STD LOGIC;
            s : out STD LOGIC_VECTOR(3 DOWNTO 0));
end AdditionneurComplet;
architecture AdditionneurComplet of AdditionneurComplet is
signal c : in STD LOGIC_VECTOR (4 DOWNTO 0);
begin
c(0) \leq cin;
adder gen : for i in 0 to 3 generate
s (i) <= a(i) xor b(i) xor c (i);
c(i+1) \le (c(i) \text{ and } b(i)) \text{ or } (c(i) \text{ and } a(i)) \text{ or } (a(i) \text{ and } b(i));
end generate;
cout \leq= c(4)
```

PARTIE III Comment utiliser les boutons?


Il y a un phénomène de rebond lors de l'utilisation de boutons mécaniques. En effet, dès qu'on appuie sur un bouton, le contact se produit pour générer des "rebonds" comme le montre l'image ci-dessous. Ces rebonds peuvent être nuisibles si jamais un compteur est connecté à un front montant du signal créé par le bouton.



Ici, on nous demande de créer un programme VHDL avec deux niveaux de hiérarchie.

Tout d'abord, nous devons créer un composant qui éliminera les rebonds sur 5 boutons différents. Ce composant recevra en entrée les états des 5 boutons et l'horloge globale à 100 MHz et sortira les états des 5 boutons après filtrage.

Un état stable est considéré pour un bouton s'il ne change pas pendant 216 coups d'horloge.



On commence pour créer pour chaque bouton, deux process :

- a) Le premier process consiste à incrémenter un compteur lorsque la valeur courante du bouton est la même que celle du bouton mémorisé (si non le compteur est remis à 0).
- b) Le seconde process changera la valeur du bouton mémorisé si le compteur précédent est arrivé à sa valeur maximum.

Ensuite, il faut valider le fonctionnement sur la carte en allumant et éteignant les LED en fonction de l'appui sur les boutons en temps réel.

Code VHDL:

Pour la réalisation du programme VHDL, nous avons réalisé le code VHDL de chaque composant décrit du schéma ci-dessus :

```
Bascule D
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
Use ieee.std_logic_unsigned.all;
Use ieee.std logic arith.all;
entity Bascule D is
Port ( a : in STD LOGIC;
raz : in STD LOGIC;
s : out STD LOGIC;
clock : in STD LOGIC);
end Bascule_D;
architecture Behavioral of Bascule D is
process(clock,raz)
begin
if raz='1' then
s<='0';
elsif clock'event and clock='1' then
s<=a;
end if;
end process;
end Behavioral;
```

```
Porte XOR
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
Use ieee.std_logic_unsigned.all;
Use ieee.std_logic_arith.all;
entity port_log_xr is
Port ( a : in STD_LOGIC;
b : in STD_LOGIC;
s : out STD_LOGIC);
end port_log_xr;
architecture Behavioral of port_log_xr is
begin
s<=a XOR b;
end Behavioral;</pre>
```

```
Compteur 16 bits
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
Use ieee.std logic unsigned.all;
Use ieee.std logic arith.all;
entity Compt16_b is
Port ( a : in STD LOGIC;
ENA: in STD LOGIC;
s : out STD LOGIC VECTOR (15 downto 0);
clock : in STD LOGIC);
end Compt16 b;
architecture Behavioral of Compt16 b is
signal s int: STD LOGIC VECTOR ( 15 downto 0):=(others=>'0');
begin
process(clock,a)
begin
if ENA<='0' then
if a = '0' then
s int <= (others => '0');
elsif clock'event and clock='1' then
s int <= s int + 1;
if s int<="0000000000000001" then</pre>
s<= s_int;
end if;
end if;
end if;
end process;
end Behavioral;
```


```
Bascule D avec Enable
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Bascule D enable is
Port ( a : in STD_LOGIC;
ENA:in STD LOGIC;
raz : in STD LOGIC;
s : out STD LOGIC;
clock : in STD LOGIC);
end Bascule D enable;
architecture Behavioral of Bascule D enable is
begin
process(clock,raz)
begin
if raz='1' then
s<='0';
elsif clock'event and clock='1' then
if ENA='0' then
s<='0';
elsif ENA='1' then
s<=a;
end if;
end if;
end process;
```

Ensuite, nous avons assemblés tous les codes VHDL dans un package ci-dessous :

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
package ensemble is
component Bascule D is
Port ( a : in STD LOGIC;
raz : in STD LOGIC;
s : out STD LOGIC;
clock : in STD LOGIC);
end component;
component Compt16 b is
Port ( a : in STD LOGIC;
s : out STD LOGIC VECTOR (15 downto 0);
ENA :in STD LOGIC;
clock : in STD LOGIC);
end component;
component port log xr is
Port ( a : in STD LOGIC;
b : in STD LOGIC;
s : out STD LOGIC);
end component;
component Bascule D enable is
Port ( a : in STD LOGIC;
raz : in STD LOGIC;
ENA : in STD LOGIC;
s : out STD LOGIC;
clock : in STD LOGIC);
end component;
end ensemble;
A la fin nous avons le code final:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
Use ieee.std_logic_unsigned.all;
Use ieee.std_logic_arith.all;
use work.ensemble.all;
entity tp1_bouton is
Port ( a : in STD_LOGIC;
s : out STD LOGIC;
clock : in STD LOGIC);
end tp1 bouton;
architecture Behavioral of tp1 bouton is
signal s1,s2,s3,s5: std logic :='0';
signal s4: STD LOGIC VECTOR (15 downto 0):=(others=>'0'); TP_FPGA
signal ena : std logic :='1';
begin
inst FF1: Bascule D
port map (
a=>a,
clock=> clock,
raz=> '0',
s=> s1
);
```

```
inst_FF2: Bascule_D
port map(
a=> s1,
clock=> clock,
raz=> '0',
s=>s2
);
inst porte logique:port log xr
port map(
a=> s2,
b=> s1,
s=> s3
);
inst_compteur:compt16 b
port map (
a=> s3,
ENA=> ena,
clock=> clock,
s=> s4
);
inst_process2: Bascule_D_enable
port map(
a=> s2,
ENA=>ena,
clock=> clock,
raz=> '0',
s=> s5
);
end Behavioral;
```

Simulation, Interprétation:



Nous avons bien simulé et nous avons constaté que le signal de sortie (FF5) les rebonds ont été éliminés mais était décalé à cause dans un effet synchro de l'horloge.

PARTIE IV: 7Segment


Objectif:

L'objectif c'est d'utiliser les afficheurs 7 segments de la carte FPGA Xilink Spartan 6.



Pour atteindre ces objectifs, il faut suivre certaines étapes :

1) A l'aide de la documentation de la carte Nexys 3, repérez comment afficheur une valeur entre 0 et 15 sur un afficheur :




Ensuite, remplir les valeurs des segments sur la table de vérité suivante :

Chiffre	Afficha ge	а	b	С	d	е	f	g
0	0	1	1	1	1	1	1	0
1	1	0	1	1	0	0	0	0
2	2	1	1	0	1	1	0	1
3	3	1	1	1	1	0	0	1
4	4	0	1	1	0	0	1	1
5	5	1	0	1	1	0	1	1
6	6	1	0	1	1	1	1	1

7	7	1	1	1	0	0	0	0
8	8	1	1	1	1	1	1	1
9	9	1	1	1	1	0	1	1
10	Α	1	1	1	1	0	1	1
11	В	1	1	1	1	1	1	1
12	С	1	0	0	1	1	1	0
13	D	1	1	1	1	1	1	0
14	E	1	0	0	1	1	1	1
15	F	1	0	0	0	1	1	1

Schéma à suivre :




- 2) Créer un compteur dont valeur sera affichée de 0 à 15 sur un seul des 4 digits de l'afficheur 7-segments.
- Incrémentation sur le front montant d'un bouton poussoir.
- Décrémentation sur le front descendant d'un autre bouton poussoir.
- Mise à zéro via un autre bouton poussoir.
- 3) Modifier votre programme afin de pouvoir déplacer le digit actif sur la gauche, et sur la droite en fonction de bouton poussoir (des boutons droite et gauche par exemple).
- 4) Modifier votre programme afin d'incrémenter toutes les ½ seconde votre compteur.
- 5) Faire évoluer le programme VHDL de manière que les 4 digits soient utilisés simultanément. L'afficheur devra alors afficheur les nombres de 0 jusqu'à 9999. On pourra commencer par une version hexadécimale (de 0 à ffff).

Code VHDL:


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
use ieee.numeric std;
entity a_seg is
GENERIC
N : positive :=8
);
PORT (
clk ,IN1, IN2, IN3, IN4 : IN std_logic;
TransEN1 : OUT std_logic;
TransEN2 : OUT std_logic;
TransEN3 : OUT std_logic;
TransEN4 : OUT std logic;
Seg value : OUT std logic vector(N-1 downto 0);
LED : OUT std logic vector(6 downto 0):="1000000"
end a seg;
architecture Behavioral of a seg is
SIGNAL sel : std logic vector(3 downto 0);
SIGNAL Seg temp : std logic vector(N-1 downto 0):=x"FF";
type T DATA is array (0 to 7) of std logic vector (N-1 downto 0);
-- Anode commune : Tableau des valeurs en BCD 7 Segments
constant SEG 7 : T DATA :=
(x"40",
x"79",
x"24",
x"30",
x"19",
x"12",
x"02",
x"40");
BEGIN
PROCESS (clk, IN1, IN2, IN3, IN4)
IF (clk'EVENT AND clk='1') THEN
CASE sel IS
```


```
END PROCESS;
Seg_value<=Seg_temp;
-- Le signal sel est la concaténation des 4 entrées
sel <=IN4&IN3&IN2&IN1;
-- Activation des 3 Afficheurs BCD 7 Segments
TransEN1 <= '0';
TransEN2 <= '0';
TransEN3 <= '0';
TransEN4 <= '0';
end Behavioral;</pre>
```


Simulation, Interprétation:



Avec plus de précision pour questions de lisibilité et netteté, l'image ci-dessus sera :







PARTIE V : Traitement d'image


Le but de cette partie est d'effectuer des traitements embarqués sur FPGA. Ce traitement d'image aura pour fonction de traiter une image qui a été inversée dans le FPGA.

Inversion d'une image à l'aide d'une table de consultation (LUT)


A partir de la table de correspondance suivante, nous allons générer une mémoire ROM afin de la simuler :

Adresse	Valeur
1	255
2	254
•••	
254	2
255	1
256	0


1. Rom memory generation



2. Memory update with .COE file



Le code VHDL complet pour lire les valeurs LUT stockées dans la ROM est :



Résultats et interprétation :










- (1) Les commutateurs hauts représentent les adresses LUT tandis que les LED allumées représentent les valeurs correspondantes lorsque leurs commutateurs sont à l'état haut
- (2) sseg_in recevra en entrée DOUTA la sortie de la mémoire et affichera ces valeurs à l'écran comme indiqué sur les images ci-dessus à droite.

PARTIE VI: Créer un filtre 2D


Cette partie vise à créer un filtre 2D 3×3 qui remplira la fonction de notre choix sur l'image d'entrée. Ainsi, il est indispensable de fournir à la partie opérateur les pixels faisant partie du voisinage par rapport auquel les calculs sont effectués. Il faut donc construire un composant GeneV qui nous permettra bien sûr de fournir ce voisinage de 9 pixels.

Ainsi, pour créer ce filtre, nous allons d'abord concevoir une ligne à retard, puis l'instancier 3 fois dans un composant appelé GeneV. De plus, concernant la conception de la ligne Delay, nous devrons instancier les bascules 3D et la mémoire FIFO dans un composant appelé LAR.

Le draft GeneV sera représenté comme suit :




Sur l'image qui suit on peut voir la constitution d'une LAR:





Nous utiliserons 3 bascules D 8 bits, 3 bascules D 1 bit et une mémoire FIFO qui devra être configurée.

FIFO génération:



View Documents		
IP Symbol	ē×	LUCOPE FIFO Conceptor
		logic FIFO Generator xilinx.com:ip:fifo_generator:9.3
		Read Mode
		C clarification
		○ Standard FIFO
		C First-Word Fall-Through
clk→		Built-in FIFO Options
RST → SRST →		
SRS1		
WR_RST>		The frequency relationship of WR_CLK and RD_CLK MUST be specified to generate the correct implementation.
WR_CLK→		
DIN[7:0] >		Read Clock Frequency (MHz) 1 Range: 11000
WR_EN>		Write Clock Frequency (MHz) 1 Range: 11000
PROG_FULL_THRESH[9:0]	— RD_RST	Data Port Parameters
G_FULL_THRESH_ASSERT[9:0]	— RD_CLK → DOUT[7:0]	
G_FULL_THRESH_NEGATE[9:0]	— RD_EN	Write Width 8 Range: 1,2,31024
	PROG_EMPTY_THRESH[9:0]	Write Depth 1024 ▼ Actual Write Depth: 1024
FULL←	PROG_EMPTY_THRESH_ASSEF	Read Width 8
ALMOST_FULL ←	PROG_EMPTY_THRESH_NEGAT	
PROG_FULL←	→ SBITERR	Read Depth 1024 Actual Read Depth: 1024
- '	→ DBITERR	_ Implementation Options
OVERFLOW -	→ EMPTY	
	→ ALMOST_EMPTY	☐ Enable ECC
	→ PROG_EMPTY → VALID	☐ Use Embedded Registers in BRAM or FIFO (when possible)
	→ UNDERFLOW	Post Laterary / Course Disting Color of Dood Classics
	→RD_DATA_COUNT[9:0]	Read Latency (From Rising Edge of Read Clock): 1
	→ DATA_COUNT[9:0]	





À l'aide d'un intégrateur IP, nous avons créé une mémoire FIFO comme indiqué dans l'image ci-dessus.

Bascule D 8 bits:

```
library IEEE;
                                                                     begin
use IEEE.STD LOGIC 1164.ALL;
                                                                     process(clk)
                                                                     begin
                                                                         if rst='1' then Q<=(others=>'0');
entity Bascule_D is
                                                                         elsif clk ena='l' then
    Port ( D : in STD LOGIC VECTOR (7 downto 0);
                                                                             if (clk' event and clk='1') then
          clk : in STD LOGIC;
                                                                                 Q <= D;
           clk_ena : in STD LOGIC;
                                                                             end if;
           rst : in STD LOGIC;
                                                                         end if;
           Q : out STD LOGIC VECTOR (7 downto 0));
                                                                     end process;
end Bascule D;
                                                                     end Behavioral;
architecture Behavioral of Bascule_D is
```

Nous pouvons maintenant interconnecter les composants et écrire le code complet :

```
entity LAR is
   Port ( clk : in STD LOGIC;
        reset : in STD LOGIC;
        pixel in : in STD LOGIC VECTOR (7 downto 0);
        pixel in enable : in STD LOGIC;
        pixel 0 : out STD LOGIC VECTOR (7 downto 0);
        pixel 1 : out STD LOGIC VECTOR (7 downto 0);
        pixel 2 : out STD LOGIC VECTOR (7 downto 0);
        pixel out : out STD LOGIC VECTOR (7 downto 0);
        prog full threch : in STD LOGIC VECTOR (7 downto 0);
        prog full : out STD LOGIC);
end LAR;
```

Architecture du LAR


```
architecture LAR arch of LAR is
signal pix_0, pix_1,pix_2 :std_logic_vector(7 downto 0);
signal ff1, ff2, ff3, empty, full, read en : std logic;
COMPONENT FIFO Memory
 PORT (
clk : IN std logic;
rst : IN std Logic ;
din : IN std logic vector (7 downto 0);
wr en : IN std logic ;
 rd en : IN std logic ;
 prog_full_thresh : IN std_logic_vector ( 7 downto 0);
 dout : OUT std_logic_vector (7 downto 0);
 full : out std logic ;
 empty : out std logic ;
prog full : out std logic
 END COMPONENT;
```

Instanciation des bascules 8bits et 1bit

```
14
55 -- Instanciation des deux bascules 8 bits et 1 bit
6
57
38 COMPONENT bascule d 8bits
   port ( D : in std_logic_vector (7 downto 0);
59
0
   clk, reset : in std logic ;
1 Q : out std_logic_vector ( 7 downto 0)
2 );
3 END COMPONENT ;
4
15
6
  COMPONENT Bascule d 1bits
  port ( D : in std logic;
17
'8 clk, reset : in std logic ;
9 Q : out std logic
( 0
1 END COMPONENT ;
12
3
bascule D 8bit 1: bascule d 8bits
port map (clk=> clk ,
reset => reset,
D => pixel in ,
Q => pix_0);
bascule D 8bit 2: bascule d 8bits
port map (clk=> clk ,
reset => reset,
D => pix 0 ,
Q => pix 1);
bascule_D_8bit_3: bascule_d_8bits
port map (clk=> clk ,
reset => reset,
D => pix_1 ,
Q => pix 2);
```

```
IZJ
124 -- FIFO
125 FIFO1: FIFO_Memory
126 port map ( clk => clk ,
127 rst => Reset ,
128 din => pix 2,
129 wr en => ff3,
130 rd en =>read en ,
131 dout => Pixel_out ,
132 full => full,
133 empty => empty ,
134 prog_full_thresh => prog_full_thre
135 prog_full => read_en
136 );
137
138 prog_full <= read_en;
139
140 pixel_0 <= pix_0;
141 pixel_1 <= pix_1;
142 pixel_2 <= pix_2;
143
144
145
    end LAR arch;
146
147
148
```

Nous allons connecter 3 lignes à retard (LAR) entre elles comme le montre l'image ci-dessous



Le code VHDL décrivant le système est le suivant :

En savoir plus sur ce texte source

```
Noyau_d_voisinage - Behavioral
7 -- Module Name:
 8 -- Project Name:
9 -- Target Devices:
10 -- Tool versions:
    -- Description:
11
12 --
13 -- Dependencies:
14
15 -- Revision:
16 -- Revision 0.01 - File Created
17 -- Additional Comments:
18 --
19
20 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
21
22
23 -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25 -- use IEEE.NUMERIC_STD.ALL;
26
27 -- Uncomment the following library declaration if instantiating
28 -- any Xilinx primitives in this code.
29 -- library UNISIM;
30 --use UNISIM.VComponents.all;
31
32 entity Noyau d voisinage is
33
       Port ( reset: in STD_LOGIC;
34
                clk: in STD LOGIC;
               pixel_in : in STD_LOGIC_VECTOR(7 downto 0);
35
36
               pixel in enable : in STD LOGIC;
37
               prog full thresh : in STD LOGIC VECTOR (9 downto 0);
                pixel_0,pixel_1,pixel_2 : out STD_LOGIC_VECTOR (7 downto 0);
38
               pixel 3, pixel 4, pixel 5 : out STD LOGIC VECTOR (7 downto 0);
39
               pixel_6,pixel_7,pixel_8 : out STD LOGIC VECTOR (7 downto 0);
pixel_out : out STD LOGIC VECTOR(7 downto 0);
prog_full : out STD LOGIC);
40
41
42
43 end Noyau_d_voisinage;
44
```

```
28 LIBRARY ieee;
29 USE ieee.std logic 1164.ALL;
30 USE ieee.numeric std.ALL;
31 USE ieee.std logic unsigned.ALL;
32
33 -- Uncomment the following library declaration if using
    -- arithmetic functions with Signed or Unsigned values
    --USE ieee.numeric std.ALL;
35
36
37 ENTITY Noyau voisinage test bench IS
38 END Noyau voisinage test bench;
39
40 ARCHITECTURE behavior OF Noyau voisinage test bench IS
 41
 42
         -- Component Declaration for the Unit Under Test (UUT)
 43
         COMPONENT Noyau d voisinage
 44
         PORT (
 45
46
              reset : IN std logic;
47
             clk : IN std logic;
48
             pixel in : IN std logic vector (7 downto 0);
             pixel_in_enable : IN std_logic;
49
             prog_full_thresh : IN std_logic_vector(9 downto 0);
50
 51
             pixel 0 : OUT std logic vector (7 downto 0);
              pixel 1 : OUT std logic vector (7 downto 0);
 52
              pixel 2 : OUT std logic vector (7 downto 0);
53
             pixel 3 : OUT std logic vector (7 downto 0);
54
             pixel 4 : OUT std logic vector (7 downto 0);
55
             pixel_5 : OUT std_logic_vector(7 downto 0);
56
             pixel_6 : OUT std_logic_vector(7 downto 0);
57
             pixel_7 : OUT std_logic_vector(7 downto 0);
pixel_8 : OUT std_logic_vector(7 downto 0);
58
 59
              60
 61
            );
 62
        END COMPONENT;
 63
64
 80 LAR 2: LAR
 81 port map ( clk => clk ,
 82 reset => reset,
 83 pixel_in => pix_lar1,
 84 pixel_out => pix_lar2,
85 pixel_in_enable => pixel_in_enable_1,
 86 pixel 0 => p3,
 87 pixel_1 => p4,
 88 pixel_2 => p5,
 89 prog full thresh => prog full thresh,
 90 prog_full => pixel_in_enable_2
 91 );
 92
 93
 94 LAR 3: LAR
 95 port map ( clk => clk ,
 96 reset => reset,
 97 pixel_in => pix_lar2,
98 pixel_out => pixel_out,
99 pixel in enable => pixel_in_enable_2,
100 pixel_0 => p6,
101 pixel_1 => p7,
102 pixel_2 => p8,
103 prog_full_thresh => prog_full_thresh,
104 prog_full => prog_full
105 );
```

```
106

107 pixel_0 <= p0;

108 pixel_1 <= p1;

109 pixel_2 <= p2;

110 pixel_3 <= p3;

111 pixel_4 <= p4;

112 pixel_5 <= p5;

113 pixel_6 <= p6;

114 pixel_7 <= p7;

115 pixel_8 <= p8;

116


117

118 end Noyau;

119

120
```

Simulation:



En conclusion, Ce projet a été très instructif et très édifiant surtout pour moi car j'ai appris quelques manipulations avancées du VHDL en traitement d'image et c'est un plus pour mes connaissances.