



МИНИСТЕРСТВО НА ОБРАЗОВАНИЕТО И НАУКАТА
ТЕХНИЧЕСКИ УНИВЕРСИТЕТ - ВАРНА
ФАКУЛТЕТ ПО ИЗЧИСЛИТЕЛНА ТЕХНИКА И АВТОМАТИЗАЦИЯ

УТВЪРЖДАВАМ!

ДЕКАН:.....

(доц. д-р инж. Н. Николов)

У Ч Е Б Н А П Р О Г Р А М А

по дисциплината

„ОРГАНИЗАЦИЯ НА КОМПЮТЪРА И КОМПЮТЪРНИ АРХИТЕКТУРИ”, код: 16

Включена в учебния план на специалност:

СОФТУЕРНИ И ИНТЕРНЕТ ТЕХНОЛОГИИ

Професионално направление: *КОМУНИКАЦИОННА И КОМПЮТЪРНА ТЕХНИКА – 5.3*

Образователно – квалификационна степен: *БАКАЛАВЪР*

Факултет, осигуряващ организационно-методично обучение

по специалността: *ФАКУЛТЕТ ПО ИЗЧИСЛИТЕЛНА ТЕХНИКА И АВТОМАТИЗАЦИЯ*

Катедра, осигуряваща обучението по дисциплината:

КОМПЮТЪРНИ НАУКИ И ТЕХНОЛОГИИ

Извадки от учебния план

No по ред	Наименование на дисциплината	Форми на оценяване				Аудиторна заетост						Извънаудиторна заетост	Пълна студентска заетост	Кредити
		Изпит	Текуща оценка	Курсов проект	"зачита се"	Лекции	Семинарни занятия			Лабораторни упражнения	Общо часове			
							Семинарни упражнения	Курсов проект	Курсова работа					
1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
16	Организация на компютъра и компютърни архитектури	*				30				30	60	115	175	7

Семестър: ТРЕТИ

АНОТАЦИЯ

В първата част на дисциплината (Организация на компютъра) се представят познания, свързани със структурата и организацията на функциониране на цифровата изчислителна машина. За целта се разглежда представянето на данните и алгоритмите на изпълнимите операции. Въз основа на принципите за построяване на съвременните цифрови изчислителни машини се обосновава и мотивира съставът от необходимите устройства и системи. В тази връзка се разглежда структурата и организацията на функциониране на аритметично-логически устройства, на запомнящи устройства, на управляващи устройства. Разглеждат се методите за организация и средствата за реализация на командната система, запомнящата система, системата за прекъсване и системата за входно-изходен обмен.

Материалът, включен във втората част на дисциплината (Компютърни архитектури) е посветен на особеностите на съвременните компютърни архитектури. Акцентира се върху конвейерната работа на процесора и вертикалната и хоризонтална организация на паметта. Разглеждат се особеностите на най-важните архитектури от гледна точка на програмиста.

А. Лекции (Теми)

Тема 0. *Представяне на данните*

3 ч.

- 0.1. Представяне на логически, символни и числови данни.
- 0.2. Форми и формати за представяне – организация на разрядната мрежа.
- 0.3. Машинни кодове за изобразяване на числата, преобразуване на машинните кодове.

Тема 1. *Представяне на логическите структури*

1 ч.

- 1.1. Представяне на логическите елементи, логическите възли и логическите връзки.
- 1.2. Микрооперации в логическите възли – представяне на управлението.
- 1.3. Представяне на логическите структури.
- 1.4. Език на микрооперациите. Микрокоманда. Микропрограма.

Тема 2. *Операционни структури*

4 ч.

- 2.1. Аритметика на числа с фиксирана запетая (ФЗ).
- 2.2. Аритметика на числа с плаваща запетая (ПЗ).
- 2.3. Архитектура на аритметично-логическото устройство (АЛУ).

Тема 3. *Логическа структура на запомнящи устройства (ЗУ)*

2 ч.

- 3.1. Предназначение на запомнящите устройства, класификация.
- 3.2. Операции в запомнящите устройства.
- 3.3. Логическа структура на адресируеми ЗУ и на ЗУ с последователен и асоциативен достъп.

- Тема 4. Организация на изчислителния процес** 2 ч.
- 4.1. Структура на изчислителния процес.
 - 4.2. Машинна команда (МК), централен процесор (ЦП), команден цикъл. Видове МК и командни системи.
 - 4.3. Методи за адресиране на операндите.
 - 4.4. Методи за адресиране на командите.
 - 4.5. Команди за работа с подпрограми.
 - 4.6. Прекъсване: Система за прекъсване, предназначение и характеристики.
 - 4.7. Понятие за входно-изходен обмен.
- Тема 5. Организация на запомнящата система** 2 ч.
- 5.1. Йерархична организация на компютърната запомняща система.
 - 5.2. Структура на буферните памети за команди и за данни.
 - 5.3. Организация на обмена между буферната и първичната памети.
- Тема 6. Организация на управлението** 1 ч.
- 6.1. Командният цикъл като основен алгоритъм за работа на управляващото устройство.
 - 6.2. Синхронен и асинхронен метод на управление.
 - 6.3. Управляващи устройства с програмно закрепена логика.
- Тема 7. Архитектура на съвременните компютри** 5½ ч.
- 7.1. Архитектурни особености. Тенденции. Производителност. Ефективност – видове.
 - 7.2. CISC/RISC. Суперскаларни ЦП. Множество функционални устройства. ЦП с VLIW.
 - 7.3. Таксономия на Флин: SISD/SIMD/MISD/MIMD. Закон на Амдал. Суперкомпютри.
 - 7.4. SMP/MPP/NUMA. Мрежи. Клъстери. Многоядреност/многоишковост. SMT/CMT.
 - 7.5. Векторни, матрични и графични процесори. „Копачи“. SIMD-команди на ЦП.
- Тема 8. Конвейерно изпълнение на командите в процесора** 2 ч.
- 8.1. Понятие за конвейер. Особенности в работата на конвейера за команди.
 - 8.2. Междуконвейерни зависимости – същност и начини за намаляване на влиянието им.
 - 8.3. Преходи. Предиктор на преходи/стойности. Спекулативно изпълнение. Задържан преход.
- Тема 9. Архитектура на паметта** 1½ ч.
- 9.1. Свърхоперативна (кеш-)памет: асоциативност, запис, обем на блока, кохерентност.
 - 9.2. Хоризонтална организация: Архитектура Харвард, разслоена памет, многоканален режим.
 - 9.3. Разположение на данните в паметта. Подредба на байтовете.
- Тема 10. Архитектури на набора МК (ISA): програмен модел и конвенции на извикване** 2 ч.
- 10.1. Кратка история, програмен модел и конвенции на извикване на IA-32.
 - 10.2. Кратка история, програмен модел и конвенции на извикване на ARM.
 - 10.3. Кратка история, програмен модел и конвенции на извикване на POWER[PC].
 - 10.4. Кратка история, програмен модел и конвенции на извикване на SPARC.
 - 10.5. Кратка история, програмен модел и конвенции на извикване на MIPS.
 - 10.6. Кратка история, програмен модел и конвенции на извикване на RISC-V.
- Тема 11. ISA – методи на адресация** ½ ч.
- 11.1. Методи на адресация в IA-32.
 - 11.2. Методи на адресация в ARM.
 - 11.3. Методи на адресация в POWER[PC].
 - 11.4. Методи на адресация в SPARC.
 - 11.5. Методи на адресация в MIPS.
 - 11.6. Методи на адресация в RISC-V.

Тема 12. <i>ISA – условни и безусловни преходи</i>	1 ч.
12.1. Условни и безусловни преходи при IA-32.	
12.2. Условни и безусловни преходи при ARM.	
12.3. Условни и безусловни преходи при POWER[PC].	
12.4. Условни и безусловни преходи при SPARC.	
12.5. Условни и безусловни преходи при MIPS.	
12.6. Условни и безусловни преходи при RISC-V.	

Тема 13. <i>ISA – целочислена аритметика, пренос и работа с битови полета</i>	2 ч.
13.1. Целочислена аритметика, пренос и битови полета в IA-32.	
13.2. Целочислена аритметика, пренос и битови полета в ARM.	
13.3. Целочислена аритметика, пренос и битови полета в POWER[PC].	
13.4. Целочислена аритметика, пренос и битови полета в SPARC.	
13.5. Целочислена аритметика, пренос и битови полета в MIPS.	
13.6. Целочислена аритметика, пренос и битови полета в RISC-V.	

Тема 14. <i>ISA – уникални особености на отделните архитектури</i>	1/2 ч.
14.1. Уникални особености на IA-32.	
14.2. Уникални особености на ARM.	
14.3. Уникални особености на POWER[PC].	
14.4. Уникални особености на SPARC.	
14.5. Уникални особености на MIPS.	
14.6. Уникални особености на RISC-V.	

Общо: 30 ч.

Б. Семинарни упражнения

НЯМА	0 ч.
	Общо: 0 ч.

В. Лабораторни упражнения

Тема 0. Комбинационни суматори.	4 ч.
Тема 1. Алгоритми за цифрова аритметика върху числа с ФЗ в допълнителен код.	6 ч.
Тема 2. Алгоритми за цифрова аритметика върху числа с ПЗ.	6 ч.
Тема 3. Изследване въпросите от теми 7.1,9.3–14 на компютър с архитектура IA-32.	2 ч.
Тема 4. Изследване въпросите от теми 7.1,9.3–14 на компютър с архитектура ARM.	2 ч.
Тема 5. Изследване въпросите от теми 7.1,9.3–14 на компютър с архитектура PowerPC.	2 ч.
Тема 6. Изследване въпросите от теми 7.1,9.3–14 на компютър с архитектура SPARC.	2 ч.
Тема 7. Изследване въпросите от теми 7.1,9.3–14 на компютър с архитектура MIPS.	2 ч.
Тема 8. Изследване въпросите от теми 7.1,9.3–14 на компютър с архитектура RISC-V*.	2 ч.
Тема 9. Ефективност на компютрите, използвани в ЛУ по теми 3–8. Неповтарящи се студентски реферати за неразглеждани досега архитектури по теми 10–14.	2 ч.

Общо: 30 ч.

*) при наличие на такъв (тази архитектура е още нова); иначе вливане в тема 9.

Г. Практически упражнения

НЯМА	0 ч.
	Общо: 0 ч.

Д. Курсов проект

НЯМА	0 ч.
	Общо: 0 ч.

Е. Форми и организация на семестриален контрол

Форма на семестриалния контрол	Точки – К1
Упражнения – проверка на предварителната подготовка за лабораторни упражнения (устно препитване и задачи и реферати за самостоятелна реализация)	30
Общо	30

Ж. Форма на контрол (процедура)

Форма на контрол	Точки – К2
Изпит - писмен със събеседване	70

Окончателна оценка в точки: $K = K1 + K2$

3. Литература

А. Основна

1. Тянев Д., *Организация на компютъра*, ТУ–Варна, 2008 г.
2. Тянев Д., *Организация на компютъра – ръководство за упражнения*, ТУ–Варна, 2007 г.
3. Тянев Д., *Организация на компютъра – ръководство за проектиране*, ТУ–Варна, 2004 г.
4. Цв. Таслаков, *Компютърни архитектури*, ТУ–Варна, 2001 г.
5. Р. Иванов, О. Асенов, *Архитектура и системно програмиране за Pentium-базирани компютри*, „Абагар“, 1998 г.
6. Stallings W., *Computer organization and Architecture*, Eleventh Edition, Pearson, 2019.
7. John L. Hennessy, David A. Patterson, *Computer Architecture – a Quantitative Approach*, Sixth Edition, Morgan Kaufmann, 2019.
8. Sivarama P. Dandamudi, *Guide to RISC Processors – for Programmers and Engineers*, Springer, 2005.

Б. Допълнителна

1. Тянев Д. С., www.tyanev.com
2. Ив. Гарванов, *Компютърни архитектури*, „За буквите – О писменехъ“, 2014 г.
3. Hamacher C., Vranesic Z., Zaky S., Manjikian N., *Computer organization and Embedded Systems*, Sixth Edition, McGraw Hill, 2012.
4. Tanenbaum A. S., Austin T., *Structured Computer Organization*, 6th Edition, Pearson, 2013.
5. David A. Patterson, John L. Hennessy, *Computer Organization and Design: The Hardware / Software Interface*, RISC-V Edition, Morgan Kaufmann, 2018.
6. Linda Null, Julia Lobur, *The Essentials of Computer Organization and Architecture*, 5th Revised edition, Jones & Bartlett Publishers, 2019.
7. David Harris, Sarah Harris, *Digital Design and Computer Architecture*, 2nd Edition, Morgan Kaufmann, 2012.
8. Sivarama P. Dandamudi, *Fundamentals of Computer Organization and Design*, Springer, 2002.

В. Фирмена

1. Intel[®] 64 and IA-32 Architectures Software Developer's Manual, Volume 2, Intel Corp., 2016.
2. ARM[®] Architecture Reference Manual, ARMv7-A and ARMv7-R edition, Arm Holdings, 2014.
3. Power ISA[™], Version 3.0 B, International Business Machines Corporation, 2017.
4. Oracle[®] SPARC[®] Architecture 2015, Oracle Corporation, 2016.
5. MIPS[®] Architecture for Programmers, Volume II-A, Imagination Technologies Limited, 2016.
6. The RISC-V[™] Instruction Set Manual, Volume I, RISC-V Foundation Incorporated, 2018.

Съставили:

.....

(доц. д-р инж. Юлка Петкова)

.....

(гл. ас. д-р инж. Лъчезар Георгиев)

Програмата е обсъдена на Катедрен съвет на катедра „*КОМПЮТЪРНИ НАУКИ И ТЕХНОЛОГИИ*“ с протокол № г.

Ръководител катедра

(доц. д-р инж. Хр. Вълчанов)

Програмата е обсъдена на Катедрен съвет на катедра „*СОФТУЕРНИ И ИНТЕРНЕТ ТЕХНОЛОГИИ*“ с протокол № г.

Ръководител катедра

(доц. д-р инж. В. Божикова)

Програмата е приета на Факултетен съвет на ФИТА с протокол № г.

Декан.....

(доц. д-р инж. Н. Николов)

Код: 16. Организация на компютъра и компютърни архитектури

ECTS кредити: 7

Форма за оценяване: Изпит

Седмичен хорариум: 2+0+2

Форма на контрол:

Изпит – писмен със събеседване

Водещо звено:

Катедра: *КОМПЮТЪРНИ НАУКИ И ТЕХНОЛОГИИ*

ФАКУЛТЕТ ПО ИЗЧИСЛИТЕЛНА ТЕХНИКА И АВТОМАТИЗАЦИЯ

Лектори: доц. д-р инж. Юлка Петкова, гл. ас. д-р инж. Лъчезар Георгиев

Катедра: *КОМПЮТЪРНИ НАУКИ И ТЕХНОЛОГИИ*

тел. 052 383 403, 052 383 628

e-mail: yulka.petkova@tu-varna.bg , lig@tu-varna.bg

Анотация:

В първата част на дисциплината се представят познания, свързани със структурата и организацията на функциониране на цифровата изчислителна машина. За целта се разглежда представянето на данните и алгоритмите на изпълнимите операции. Въз основа на принципите за построяване на съвременните цифрови изчислителни машини се обосновава и мотивира съставът от необходими устройства и системи. В тази връзка се разглежда структурата и организацията на функциониране на аритметично-логическите, запаметяващи и управляващи устройства. Засягат се методите за организация и средствата за реализация на командната и запомнящата системи, системата за прекъсване и системата за входно-изходен обмен.

Материалът, включен във втората част на дисциплината, е посветен на особеностите на съвременните компютърни архитектури. Акцентира се върху конвейерите на процесорите, кеш-паметта и хоризонталната организация на паметта. Разглеждат се особеностите на най-разпространените компютърни архитектури от гледна точка на програмиста.

Входни връзки: „Логика и автомати“.

Изходни връзки: „Микропроцесори“, „Езикови процесори“.

Основни раздели на съдържанието:

0. Представяне на данните.

1. Представяне на логическите и операционните структури.

2. Логическа структура на запомнящи устройства.

3. Организация на изчислителния процес.

4. Организация на запомнящата система.

5. Организация на управлението.

6. Архитектура на съвременните процесори. Класификации, производителност/ефективност.

7. Конвейерно изпълнение на командите в процесора.

8. Архитектура на паметта. Кеш-памет, харвардска архитектура, хоризонтална организация.

9. Програмен модел, методи на адресация, преходи, аритметични и логически операции и обработка на преноса в архитектури IA-32, ARM, POWER[PC], SPARC, MIPS, RISC-V.

Форма на изнасяне на учебното съдържание:

Лекциите излагат основните въпроси от всяка тема и особеностите на всяко едно решение.

В лабораторните упражнения отначало се изучават алгоритми и методи за аритметични операции в компютъра, а по-нататък се работи практически с всяка изучавана архитектура.

Така у студентите се формира критично отношение към различните подходи. Те могат да схванат общото в конкретните решения и у тях евентуално да се пробуди интерес към тези въпроси, предпоставка за по-нататъшното им самоусъвършенстване като бъдещи инженери.