

提出日 年 月 日

氏名

集積回路設計 最終課題

～ALU の設計と回路構築～

課題： 下に示す事項に注意しつつ、4 個以上のインストラクションを行える ALU を自ら設計した後、Gowin 社製 GW1NR-9 上に VerilogHDL で回路を構築してください。

- 表 1 を参考にピンアサインしてください
- アキュムレータとインデックスレジスタを備えてください。
- SW18 と S1 に従い、7 セグメント LED に表 2 の情報を表示してください
- SW17 により発生させられる立ち上がり信号ごとにインストラクションを実行できるようにしてください
- シミュレータにより、作成した回路が正しく動作していることを示してください
- [オプション(できたら加点)]SW1～16 によりインストラクションを入力してください

報告事項：少なくとも下記の点について報告してください

- 設計した ALU の演算の種類とそれぞれの詳細、バス幅（表にしてまとめる）
- ブロック図（ツールで生成も可ですがブロック図に関する説明も必要です）
- 作成した回路の操作方法(スイッチおよび表示)
- 作成した Verilog HDL のコード
- ピンの割り当て(cst ファイルに記載されているもの)
- シミュレーションを行う上で用いたテストベンチとその説明(タイミングチャートを含む)
- 考察

その他

- 作成した Verilog HDL のコードとテストベンチ(.v ファイル)とピンの割り当てファイル(.cst ファイル)を含むプロジェクトすべてを圧縮して Teams に提出してください。また、レポートも Teams で提出してください
- レポートは PDF の形式にして提出してください

コメント(教員記入欄)

表 1：ピンアサイン

信号名	ピン番号	信号名	ピン番号
iClk	52		
oDigit[0](一の位)	83	oDigit[1](十の位)	84
oDigit[2](百の位)	85	oDigit[3](千の位)	86
oPattern[0](セグ a)	75	oPattern [1](セグ b)	74
oPattern [2](セグ c)	73	oPattern [3](セグ d)	72
oPattern [4](セグ e)	71	oPattern [5](セグ f)	70
oPattern [6](セグ g)	48	oPattern [7](セグ dp)	49
oLed[0]	10	oLed[1]	11
oLed[2]	13	oLed[3]	14
oLed[4]	15	oLed[5]	16
iToggleSw[0](SW1)	69	iToggleSw[1](SW2)	68
iToggleSw[2](SW3)	57	iToggleSw[3](SW4)	56
iToggleSw[4](SW5)	55	iToggleSw[5](SW6)	54
iToggleSw[6](SW7)	53	iToggleSw[7](SW8)	51
iToggleSw[8](SW9)	42	iToggleSw[9](SW10)	41
iToggleSw[10](SW11)	35	iToggleSw[11](SW12)	40
iToggleSw[12](SW13)	34	iToggleSw[13](SW14)	33
iToggleSw[13](SW15)	30	iToggleSw[15](SW16)	29
iToggleSw[16](SW17)	32	iToggleSw[17](SW18)	31
iPushSw[0](S1)	4	iPushSw[1](S2)	3

表 2: 表示する情報

SW18	S1	表示
OFF	*	インストラクション[16進数表記]
ON	OFF	インデックスレジスタ(SW1～16により表示を変える)
ON	ON	アキュムレータとステータスレジスタ

*: Don't care

