Relatório do trabalho 1

Tiago Serique Valadares[1]

[1]Universidade Federal do Paraná, Curitiba, Brazil

tsv19@inf.ufpr.br

1. Implementação

Foi implementado o algoritmo de soma de prefixos paralelo com pool de threads usando pthreads. A ideia principal do algoritmo de soma de prefixos paralelo é dividir a sequência original em segmentos menores e calcular as somas parciais de cada segmento. Em seguida, essas somas parciais são combinadas de forma hierárquica para obter as somas acumuladas finais.

Uma breve descrição do algoritmo seria:

- Divisão da sequência: A sequência de entrada é dividida em vários segmentos, geralmente de tamanho igual ou próximo. Cada segmento é atribuído a um processador ou thread para processamento paralelo.
- Soma parcial: Cada processador ou thread calcula a soma parcial de seu segmento. Isso pode ser feito usando um algoritmo de soma simples, como somar sequencialmente os elementos do segmento.
- Construção da árvore de soma: As somas parciais são então combinadas em uma estrutura hierárquica, geralmente uma árvore binária completa. Cada nó da árvore armazena a soma acumulada dos nós filhos. Essa etapa é repetida até que apenas um valor seja deixado na raiz da árvore.
- Redução: O valor final é propagado de volta aos processadores ou threads para completar a soma de prefixos paralela. Cada processador ou thread atualiza a soma parcial com o valor da raiz da árvore.

O algoritmo de soma de prefixos paralelo possui alta eficiência, pois permite que as operações sejam realizadas em paralelo, reduzindo o tempo total de execução. Além disso, ele é facilmente escalável para um grande número de processadores ou threads.

2. Descrição do processador

O processador Intel Core i5-7500 é uma unidade de processamento central (CPU) desenvolvida pela Intel. Foi lançado no primeiro trimestre de 2017 como parte da sétima geração da família de processadores Intel Core (conhecida como Kaby Lake). O i5-7500 é projetado para uso em desktops e é baseado na arquitetura de 14 nanômetros.

3. Experimentos

Foram feitas execuções para 5 milhões de elementos e para 500 mil elementos. As execuções ocorreram nos laboratórios do Departamento de Informática da UFPR. Após as execuções, os resultados foram adicionados em uma planilha para gerar gráficos.

4. Planilha de resultados

Foi dada pelo professor uma planilha para que os resultados obtidos dos experimentos fossem ali colocados, a fim de obter gráficos relacionados a vazão e a aceleração média das somas de prefixos paralelas com Pthreads.

5. Gráfico

6. Comando lscpu

- Arquitetura: $x86_64$
- Modo(s) operacional da CPU: 32-bit, 64-bit
- Ordem dos bytes: Little Endian
- Tamanhos de endereço: 39 bits physical, 48 bits virtual
- CPU(s): 4
- Lista de CPU(s) on-line: 0-3
- Thread(s) per núcleo: 1
- Núcleo(s) por soquete: 4
- Núcleo(s) por soquete: 4
- Núcleo(s) por soquete: 4
- Soquete(s): 1
- Nó(s) de NUMA: 1
- ID de fornecedor: GenuineIntel
- Família da CPU: 6
- Modelo: 158
- Nome do modelo: Intel(R) Core(TM) i5-7500 CPU @ 3.40GHz
- Step: 9
- CPU MHz: 800.053
- CPU MHz máx.: 3800,0000
- CPU MHz mín.: 800,0000
- BogoMIPS: 6799.81
- cache de L1d: 128 KiB
- cache de L1i: 128 KiB
- cache de L2: 1 MiB
- cache de L3: 6 MiB
- CPU(s) de nó0 NUMA: 0-3