

Grundlagen digitaler Systeme WS 25/26

Hausaufgabe 2

Abgabe: 20.11.2025, 23:59

Testate: 24.11.2025–5.12.2025

Bitte geben Sie in den folgenden Aufgaben ihre Lösungsschritte stets explizit an, falls nicht anders angegeben. Nicht kommentierte Lösungen werden **nicht** gewertet.

Aufgabe 1 *Sequentielle Logik*

Wir wollen einen neuen Flipflop mit anderem Verhalten bauen. Dieser hat nur einen Eingang namens Toggle. Wenn Toggle zur Taktzeit aktiv ist, dann soll der Zustand wechseln.

1. Erstellen Sie die zugehörige Wahrheitstafel mit den Eingaben E , P_{t-1} , Q_{t-1} , sowie den Ausgaben P_t , Q_t
2. Erstellen Sie das Schaltwerk mit diesem Verhalten. Verwenden Sie dazu ein RS-Flipflop sowie beliebige weitere logische Gatter.
3. Welche Eigenschaften sollte ein geeigneter Eingabeflipflop haben? Entspricht der Toggle-Flipflop diesen? Wenn nicht, welchen Flipflop empfehlen Sie?

Aufgabe 2 *Automaten*

Wir betrachten folgende Beschreibung für einen Automaten.

- Eine (*Auto*)-Ampel durchläuft einen Zyklus aus vier Phasen: Rot – Rot/Gelb – Grün – Gelb.
- Nehmen Sie an, dass es ein Taktsignal gibt, welches alle Zustandsübergänge auslöst.
- Während eines Übergangs soll ausgegeben werden, welche Lichter an- oder ausschalten sollen.
- Unsere Ampel soll zusätzlich einen Ein/Aus Taster besitzen. Dieser Taster soll den Ein/Aus-Zustand der Ampel wechseln.

- Wenn die Ampel ausgeschaltet ist, soll sie nicht leuchten. Wenn sie eingeschaltet wird, soll sie wieder mit Phase “Rot” beginnen.

Beantworten Sie die folgenden Fragen:

1. Geben Sie die Zustandsmenge sowie das Eingabe- und Ausgabealphabet an. Versuchen Sie, die Zustandsmenge minimal zu halten.
2. Zeichnen Sie den endlichen Automaten, der diese Ampel ansteuert.
3. Stellen Sie die Zustandsübergangsfunktion zu diesem Automaten als Wahrheitswertetabelle dar. Ordnen Sie dazu jedem Zustand eine Dualzahl zu. Schreiben Sie diese Zuordnung zunächst auf.

Hinweis: Die Wahrheitswertetabelle sollte auch die Ein/Aus-Eingabe enthalten.

4. Entwickeln Sie das Schaltnetz, welches die Zustandsübergangsfunktion realisiert.
 - Stellen Sie die Zustände als Flipflops dar und ändern Sie die gespeicherten Werte in diesen Flipflops bei Zustandsübergängen.
 - Nehmen Sie an, dass Sie im gleichen Takt aus den Flipflops lesen und in sie schreiben können.
 - Für die Eingabeverarbeitung können Sie weitere Flipflops definieren, welche im jeweiligen Takt die Eingabewerte speichern.
 - Die Lichter der Ampel, also die Ausgabe, müssen Sie nicht modellieren.
 - Sie dürfen alle aus der Vorlesung bekannten Schaltnetze verwenden.
 - Fassen Sie, wo möglich und sinnvoll, zusammen.
5. Was würden Sie ändern, wenn die Ampelphasen unterschiedlich lang wären und nicht alle nach einem Takt weiterschalten würden? Was, wenn manche der Phasen **sehr** lang wären?

Aufgabe 3 Register-Transfer-Ebene

Betrachten Sie die in Abbildung 1 gegebene RTE-Architektur auf Seite 6. Wir nehmen hierbei an, dass die Register, analog zum RAM, separate Ein- und Ausgangsleitungen haben. Des Weiteren arbeitet die ALU *vorderflankengetaktet*, während die Register *hinterflankengetaktet* sind.

Die Bausteine haben folgende Eigenschaften bzw. Steuerleitungen:

RAM Speicherbaustein, auf welchen über ein Adressregister zugegriffen wird. Durch *RAM-W* wird an die aktuell über *Address* angelegte Adresse der an *Data-In* anliegende Wert geschrieben. Ansonsten liegt der Inhalt der entsprechenden Adresse am Ausgang *Data-Out* an (diese RAM-Variante muss also nicht explizit zum Lesen konfiguriert werden, anders als die Variante aus der Vorlesung).

ALU Arithmetisch-logische Einheit, welche über die Steuerleitung *ALU-ADD* sowie *ALU-SUB* verfügt, um die beiden anliegenden Werte zu addieren oder zu subtrahieren. Dabei muss immer *genau eine* der beiden Steuerleitungen aktiv sein. Bei Subtraktion fungiert Eingang 1 als Minuend, Eingang 2 als Subtrahend.

ALUINP-1 und ALUINP-2 Multiplexer,¹ welche jeweils genau einen der anliegenden Datenbusse an die ALU durchschalten. Dies erfolgt durch die entsprechenden Steuersignale, bei denen am Ende angegeben ist, welcher Eingang durchgeschaltet wird. Bei 0 und 1 handelt es sich um Konstanten, welche nicht explizit als Dateneingänge eingezeichnet sind, aber als vorhanden angenommen werden können.

D1, D2, D3 und A Drei Daten- sowie ein Adressregister, in welche bei aktivem *W* der am Datenbus anliegende Wert geschrieben wird. Analog zum RAM muss auch hier zum Lesen kein explizites Steuersignal aktiviert werden.

1. Welchen Effekt bzw. Nutzen hat es, dass die ALU vorderflankengetaktet arbeitet, die Register allerdings mit Hinterflankentaktung?
2. Betrachten Sie die folgenden Beschreibungen von Mikroinstruktionen:
 - A = schreibe die Konstante 0 in Datenregister 3.
 - B = schreibe den Inhalt des Datenregisters 2 an die aktuell im Adressregister vorliegende Adresse im RAM.
 - C = erhöhe die aktuelle Adresse um 1 und schreibe das Ergebnis wiederum in das Adressregister.

Füllen Sie die entsprechenden Tabellenspalten passend aus, indem Sie für aktive Steuerleitungen eine 1, für inaktive eine 0 eintragen.

3. Gegeben ist folgendes Mikroprogramm: A - E - D - B - C - F - B
 - a) Führen Sie die Mikroinstruktionsfolge auf den in Tabelle 2 gegebenen initialen Werten aus und geben Sie die entsprechenden Inhalte am Ende der Ausführung an. *Hinweis:* Als Hilfestellung dürfen Sie auch gerne die Werte nach jeder Mikroinstruktion notieren.
 - b) In der Mikroinstruktionsfolge gibt es einige Mikroinstruktionen, welche ausgelassen werden können. Identifizieren Sie diese. Geben Sie eine kürzere Variante des Mikroprogramms mit gleichem Effekt an.
 - c) Begründen Sie jeweils, weshalb diese Mikroinstruktionen Ihres Erachtens ausgelassen werden können und ob dies auch im Allgemeinen der Fall ist.
4. Schreiben Sie eine Instruktion, welche die Inhalte der Datenregister D1 und D2 addiert und in D3 schreibt. Führen Sie dazu, falls nötig, eigene Mikroinstruktionen ein und geben Sie diese in tabellarischer Form an.

¹Ja, streng genommen ist das kein Multiplexer im Sinne der Vorlesung, da die Steuereingänge nicht dual kodiert sondern one-hot kodiert sind, also nur jeweils genau eine Steuerleitung 1 sein darf, und die Anzahl Steuereingänge gleich der Anzahl eingehende Datenbusse ist. Es ist also eher ein Umschalter zwischen Bussen. Das ist aber zu einem Multiplexer aus der Vorlesung so ähnlich, dass hier oft kein Unterschied in der Benennung gemacht wird.

Mikroinstruktion	A	B	C	D	E	F
ALUINP-1-RAM				0	0	0
ALUINP-1-A				0	0	0
ALUINP-1-D1				0	0	0
ALUINP-1-D2				0	0	1
ALUINP-1-D3				0	1	0
ALUINP-1-0				1	0	0
ALUINP-1-1				0	0	0
ALUINP-2-D1				1	0	0
ALUINP-2-D2				0	0	0
ALUINP-2-D3				0	0	0
ALUINP-2-0				0	1	0
ALUINP-2-1				0	0	1
ALU-ADD				1	1	1
ALU-SUB				0	0	0
RAM-W				0	0	0
A-W				0	1	0
D1-W				0	0	0
D2-W				1	0	1
D3-W				0	0	0

Tabelle 1: Mikroinstruktionen

5. Schreiben Sie nun eine Instruktion, welche den Inhalt der aktuellen Adresse in Datenregister 2 zwischenspeichert, um ihn dann unverändert an die direkt davor liegende Adresse des RAM zu zurückzuschreiben ($A[i-1] = A[i]$). Führen Sie auch hier eigene Mikroinstruktionen ein, wo es Ihnen sinnvoll erscheint.
- Welchen Sonderfall gilt es hierbei zu beachten? Was könnte in einem solchen Fall geschehen?
 - Durch welche Änderungen an der Architektur könnte diese Operation wesentlich erschwert werden?
 - Was fällt im Unterschied zur Instruktion aus Teilaufgabe 3 auf? Wie unterscheiden sich beide dieser Instruktionen von den Mikroinstruktionen? Welche Implikationen haben diese Beobachtungen für die in der Vorlesung besprochene Vorstellung von Takt?

Speicherort	Inhalt
RAM 0	42
RAM 1	3
RAM 2	68
...	
D1	4711
D2	5
D3	0
A	0

Tabelle 2: initiale Werte




Abbildung 1: Architektur