

Agentic TAO 物理设计流程:从 RTL 到多层堆叠版图的智能体自优化循环

状态: 分析文档 v0.1

读者: 从事 AI 辅助(agentic)物理设计、3D 集成与 EDA 工具开发的工程师、架构师与研究者


关联文档:

- 前端优化循环: `agentic_circuit_optimizer.md` (ASL → NDF → PyCircuit → RTL 的智能体自优化循环,下文简称"前端文档")
- NDF 规范描述格式: `../normative language/normative_language.md`

1. 问题定义

1.1 范围:后端设计链

前端文档覆盖了 ASL → NDF → PyCircuit → RTL 的链条,PPA 测量止步于"综合 + STA"级别的估计。本文覆盖其后的**物理实现链**:



这条链同样构成一个**智能体自优化循环**:变异(改分割、改布局)→ 等价门(逻辑等价检查)→ 测量(STA/功耗/热)→ 决策(接受/回退/分支)。它与前端循环的关系不是二选一,而是**按项目阶段组合**(§5):可以作为独立的后端反馈环,也可以作为覆盖前后端的端到端大环的后半段。

1.2 TAO 流程的物理基础:细粒度逻辑折叠

TAO 流程建立在一个明确的物理假设上:**把设计折叠(fold)到 2-3 层垂直堆叠的裸片上,以细粒度(单元级,而非模块级)把组合逻辑路径切分为跨层的分段**。两个目标:

- 单位面积晶体管数提升**。N 层堆叠在同一投影面积(footprint)内容纳约 N 倍的单元,等效于跨越一到两个工艺节点的密度收益,且不依赖光刻微缩;
- 关键路径线长缩短**。平面设计中相距数百微米的两个单元,折叠后可以垂直相邻——层间连接(混合键合 hybrid bonding 的键合点,间距已进入亚 10 μm 量级;或单片 3D 的层间过孔,亚微米量级)的物理长度是**微米级垂直距离**,替代了**数百微米级的平面绕线**。关键路径上的单元被刻意安置在跨层的近邻位置,RC 延迟与动态功耗同时受益。

这个假设的直接推论,也是整个流程复杂度的来源:

组合逻辑必须被切分为跨层分布的分段,而分割方案的质量直接决定最终 PPA。 分割是新的、位于综合与布局之间的一级优化变量:切得好,层间连接替代长绕线,时序、功耗双赢;切得坏,层间键合点数量爆炸(键合点是稀缺资源,有间距与可靠性约束)、跨层时序路径失衡、热耦合恶化,则全盘皆输。

与业界现有 3D 集成的区别必须说清楚:当前商用 3D-IC 平台(§2.1)支持的是**芯粒级/模块级堆叠**——把缓存放上层、逻辑放下层,分割边界是模块接口。TAO 的细粒度折叠把分割下沉到**单元与路径级别**:一条组合路径的前半段在第 0 层、后半段在第 1 层。这在现有 EDA 里**没有对应的自动化步骤**——"网表路径分割器"是一个需要新造的 EDA 工具(§2.3),这正是本文用大量篇幅讨论工具路线(§4)的原因。

1.3 循环形态总览:与前端循环的三种组合

循环形态	迭代内容	判据(裁判)	典型周期	适用阶段
前端环(前端文档 §4)	PyCircuit 微架构变异	提交点架构轨迹等价	秒-分钟(C++ 仿真)+粗综合校准	项目早期,微架构未定
后端环(本文 §5.1)	分割/布局/布线变异,网表冻结	网表逻辑等价(LEC)+签核约束	分钟-小时	项目后期,设计稳定
端到端环(本文 §5.2)	前端变异 + 完整物理实现	两级裁判串联	小时-天	项目中期,设计基本稳定

真实项目中三者**共存且重心随阶段迁移**:早期只有前端环(物理数字用代理模型);中期设计稳定后启用端到端环校准前端决策;收尾阶段网表冻结,团队几乎只在后端环里优化物理实现。§5.3 给出切换判据。

2. TAO 物理设计流程:基于 SOTA 的提案与逐步增强

2.1 SOTA 参考流程盘点

当前(2D)数字后端的标准工序与代表工具:

步骤	商用 SOTA	开源对应	输入 → 输出	报告形态
逻辑综合	Synopsys Design Compiler / Fusion Compiler,Cadence Genus	Yosys + ABC	RTL + 库 + SDC → 门级网表	全设计文本报告
布图规划	Innovus / Fusion Compiler	OpenROAD(initialize_floorplan)	网表 + 面积/引脚约束 → DEF	利用率、宏摆放图
布局	同上	OpenROAD(RePIAce/DreamPlace 系)	DEF → 合法化布局	密度/线长汇总
时钟树	同上	OpenROAD(TritonCTS)	→ 时钟树	skew/延迟汇总
布线	同上	OpenROAD(TritonRoute)	→ 绕线 DEF	DRC 违例列表
寄生提取	StarRC / Quantus	OpenRCX	→ SPEF	—
静态时序	PrimeTime / Tempus	OpenSTA	网表+SPEF+SDC → 时序	路径报告(文本)
功耗	PrimePower / Voltus	OpenSTA(功耗模式)	+ 翻转活动 → 功耗	全设计/分模块汇总
物理签核	Calibre / Pegasus	KLayout(部分)	GDS → DRC/LVS	违例数据库
逻辑等价	Formality / Conformal	eqy(Yosys)	网表 vs 网表	等价/反例
3D-IC 平台	Cadence Integrity 3D-IC,Synopsys 3DIC Compiler	(无成熟对应)	多裸片装配 → 系统级规划	芯粒级

两个关键观察:

1. 商用 3D-IC 平台的分割粒度是模块/芯粒级,面向存算堆叠与 chiplet 装配;学术界的细粒度 3D 布局流程(Shrunk-2D、Compact-2D、Pin-3D 一系列伪 3D 方法)证明了单元级折叠的收益,但从未产品化为可签核流程。
2. 所有工具的交互模型是批处理:读入整个设计 → 黑盒优化数小时 → 输出整个设计的结果与巨型报告。Tcl 接口提供了一定的对象级查询 (get_cells / report_timing -through),但它是为人类脚本准备的,不是为每分钟数百次细粒度读写的智能体准备的(§3)。

2.2 TAO 增强流程:逐步描述

以下按流程顺序给出每一步的 SOTA 现状与 TAO 所需增强。**加粗步骤为新增。**

步骤 1:逻辑综合(增强:分割友好化)

- SOTA:平面综合,目标是时序/面积,对"这段逻辑将来会被切开"一无所知。
- TAO 增强:① 综合时保留**路径分段标记**——来自前端 PyCircuit 的流水级/模块归属(前端文档 §6.4 归因链的键)必须穿透综合存活到网表(通过命名规则与 `dont_touch` 边界),否则后端归因链断裂;② 输出**分割友好的结构**:避免过度的跨模块逻辑合并(flatten),使分割器有干净的切割候选面;③ 可选地由分割器反馈"重综合指令"(对某分段做逻辑复制/去复制);④ **携带源码级分层标注**(§2.4):PyCircuit 层写下的 tier 意图(缺省/显式/强制)必须随网表交付给分割器,作为其热启动与约束输入。

步骤 2:路径感知网表分割(全新步骤,新 EDA 工具,规格见 §2.3)

- SOTA:不存在。最接近的是 hMETIS/KaHyPar 类超图 min-cut 分割器(目标是最小割边数,无时序概念)与学术伪 3D 流程中的层指派启发式。
- TAO:输入门级网表 + 时序约束 + 层数(2 或 3)+ 键合点资源模型 + **源码级初始层指派**(§2.4,含自由/提示/锁定三态),输出**每个单元的层指派**(tier assignment)+ 层间连接表 + **对提示态标注的改写清单**。目标函数是多目标的:关键路径跨层折叠收益最大化、键合点数量与拥塞受约束、层间面积/功耗/热平衡。这是后端环里智能体最重要的变异对象。

步骤 3:层间对齐布图规划(增强:多层耦合)

- SOTA:单裸片布图;3D 平台支持裸片间接口规划,粒度粗。
- TAO 增强:各层 footprint 强制对齐;电源网络(PDN)与时钟主干的**垂直投影协同规划**(层间供电通过键合点/背面供电);宏单元(SRAM)的层指派与投影避让;热敏感区域的垂直错位约束(避免两层的热点上下重叠)。

步骤 4:3D 布局(增强:跨层目标函数)

- SOTA:2D 解析布局器(静电场模型如 RePIAce/DreamPlace)非常成熟;学术伪 3D 做法(Shrunk-2D:把单元缩小到 $1/\sqrt{N}$ 面积做平面布局,再按分割结果展开到各层)可用但次优。
- TAO 增强:布局器的线长模型必须把**层间连接作为第三维的短边**计入(跨层网的 HPWL 含垂直分量与键合点代价);与步骤 2 **联合迭代**——布局揭示的真实距离反馈给分割器修正层指派(分割-布局乒乓,或一体化的 3D 解析布局,见 §4.3);合法化时键合点位置与单元位置协同合法化。

步骤 5:层间连接(键合点)分配与合法化(半新步骤)

- SOTA:3D 平台有裸片间 bump/键合分配,粒度粗、数量少。
- TAO:细粒度折叠下键合点数量与信号网数量同量级,需要**类三维引脚分配**算法:每条跨层网选择键合点位置,受间距规则、局部密度上限、时序(键合点偏离直线投影即增加绕线)约束。这一步的输出粒度是"每条跨层网一条记录",天然要求 §3 的细粒度数据模型。

步骤 6:跨层时钟树综合(增强:三维 skew 管理)

- SOTA:单裸片 CTS 成熟;跨裸片时钟分发给 3D 平台中按接口处理。
- TAO 增强:时钟主干在哪一层、通过多少键合点下发、跨层 skew 与 OCV(各层工艺角可能不同批次)如何建模——需要 CTS 引擎理解"同一棵树的叶子在不同层"。

步骤 7:分层布线(增强:键合点作为布线资源)

- SOTA:单裸片布线成熟。
- TAO 增强:布线器把键合点视为一种**特殊通孔层**:容量有限、位置由步骤 5 决定但可在迭代中微调;层内布线与跨层连接协同拥塞估计。

步骤 8:3D 寄生提取与 STA(增强:跨层路径的统一时序图)

- SOTA:单裸片提取 + STA;3D 平台用接口时序预算(interface timing budget)把跨裸片路径切成两半分别签核——**这对细粒度折叠完全不够**:折叠后的典型关键路径每几级门就跨一次层,预算法的悲观度会吃掉全部折叠收益。
- TAO 增强:**统一时序图**——把 2-3 层的网表、寄生(含键合点 RC 模型)合并成一张图做 STA,路径报告原生携带层信息;多层 OCV/工艺角组合(层 0 慢角 × 层 1 快角)的角矩阵扩展。

步骤 9:热与供电完整性(从签核项提升为循环内传感器)

- SOTA:热分析(如 Celsius/RedHawk 类)是后期签核项,全设计批处理。

- TAO 增强:堆叠使热阻显著上升、层间热耦合成为一等公民约束。**热与 IR 必须进入优化循环内环**:需要快速增量热估计模型(单元级功率密度图 → 层间热耦合快评),让分割器与布局器在迭代中就避免热点垂直堆叠,而不是签核时才发现。

步骤 10:签核(增强:多层装配规则)

- SOTA:单裸片 DRC/LVS 成熟;3D 装配检查(键合对齐、跨层 LVS)在商用平台中初步可用。
- TAO 增强:跨层 LVS(逻辑连接经键合点的一致性)、键合界面 DRC、多层版本一致性管理(层 0 改了一版,层 1 是否需要重签)。

步骤 11:逻辑等价检查(LEC,后端环的等价门)

- SOTA:综合前后 LEC 成熟(Formality/Conformal)。
- TAO 使用方式:**分割、布局、布线的任何变异都必须保持网表逻辑不变**(物理变换不改逻辑;工程变更 ECO 才改逻辑,且走独立流程)。LEC 是后端环的硬门,角色与前端环的提交点轨迹等价完全同构:判据固定、对一切物理变异不变(前端文档 §3.5 的支点原则在后端的投影)。分割器输出的分层网表 vs 输入网表的 LEC 是每轮必过的第一道门。

2.3 新工具规格:路径感知网表分割器

这是 TAO 流程真正的新 EDA 工具,值得单列规格:

- 输入:** 工艺映射网表;SDC 时序约束;STA 反标的路径时序(初始可来自 2D 参考布局的虚拟时序);层数与各层工艺/库(允许异质:如逻辑层 + 逻辑层,或逻辑层 + 存储层);键合点资源模型(间距、单位面积容量、RC);热/功耗密度预算;**源码级初始层指派表**(§2.4:每信号/单元的 tier 取值与强度三态——自由/提示/锁定)。
- 输出:** 每单元层指派(cell → tier 映射表,以**稳定单元 ID 为键**);跨层网清单与建议键合点区域;分割质量报告(预估折叠收益直方图:每条关键路径折叠前后的线长/延迟估计、键合点用量、层间平衡度)。
- 核心算法问题:** 带时序目标的超图分割。纯 min-cut(hMETIS 类)最小化割边数但对时序盲;TAO 需要的是**关键度加权的路径折叠**:对时序裕量小的路径,鼓励切分并垂直折叠(收益);对裕量充足的路径,惩罚跨层(键合点是稀缺资源)。可行的算法骨架:初始 min-cut 播种 → 关键路径驱动的迭代重指派(类 FM 移动,增益函数 = 时序改善 – 键合点代价 – 热/平衡罚项)→ 与布局的乒乓精化。
- 增量接口(为智能体准备,§3):** 支持"移动这 200 个单元到层 1、返回增量时序/键合点影响"的事务级调用,毫秒–秒级响应;而不是每次全量重跑。
- 与前端归因链的衔接:** 层指派表必须能按前端的键(NDF 条款 ID ↔ PyCircuit 模块/流水级)聚合查询——"decode 级的逻辑被切到了哪几层、跨层路径占比多少",这是端到端环(§5.2)归因的必要条件。

2.4 源码级分层标注:把层指派提升为前端语法(PyCircuit 扩展提案)

分割器(§2.3)不必从零猜测层指派。正如程序员用 `domain.next()` 在源码里注入时钟边界,**分层边界同样可以在 PyCircuit 源码中标注**——tier 成为信号携带的第二种元数据,与 `.cycle` 并列。这个扩展在实现上是低风险的:PyCircuit 的 `CycleAwareSignal` 已经证明了"信号携带元数据、编译期传播、落成 MLIR 属性"这条路径,tier 只是再挂一个槽位。

一个决定性的语义不对称,先说清楚。时钟边界与分层边界虽然在语法形态上相似,语义地位却完全不同: `domain.next()` 改变**行为语义**——一切错位置行为就变(前端文档 §2.4.2 的反馈环案例),必须由等价门裁决;而 tier 标注**构造性地不改变任何逻辑**——它只是物理投影的提示,不产生也不修改任何硬件,LEC 恒过、前端等价门无感。推论:**tier 标注是整个方法论中最安全的一类旋钮**,智能体可以自由变异它而不触发任何功能验证,代价与收益完全体现在后端测量(时序/键合点/热)上。这也是把它做进语法的理由:安全的旋钮应该暴露得越细越好。

语法提案(与 PyCircuit 现有风格对齐):

标注位置	语法	语义
模块/函数级缺省	<code>domain.call(alu, ..., tier=1)</code> 或模块装饰参数 <code>tier=1</code>	该模块的端口与内部信号的 缺省层 ;端口所在层即 CAS 信号的初始层
信号定义处显式	<code>cas(domain, m.input("a", 8), tier=0); domain.signal(width=64, tier=1)</code>	显式声明该信号所在层
隐式推断 (缺省行为)	不标注	由输入表达式推断:全部(或多数)输入同层则继承该层;混层时取主导输入方向(键合点最少),推断结果标记为弱指派

标注位置	语法	语义
表达式级强制跳层	<code>s = jump_tier(expr, to=2)</code>	强制结果信号落在指定层， 等价于声明"此处期望一个键合点"； 不产生任何硬件， 只改元数据并在归因链登记
未指派	<code>tier=None</code> (或全程不标注且无可推断来源)	交给分割器全权决定
锁定	<code>tier=1, tier_lock=True</code>	硬约束,EDA 不得改写(智能体的 pin 动作)

传播规则与周期平衡的对照:周期元数据服从 max 规则且触发自动补拍(改变电路);tier 元数据服从继承规则且**零电路效应**——两套传播机制可以共存同一次 elaboration 中,互不干扰。jump_tier() 与 domain.next() 的对照同理:前者是纯注释性的(涂改元数据),后者是语义性的(推进时间)。

术语约定:分层维度统一用 **tier**(裸片层),不用 layer——后者在物理设计语境里指金属布线层(metal layer),混用必然出事故;API 命名 (tier= 、 tier_lock 、 jump_tier)与报告字段一律遵循此约定。

与分割器的三态契约。 源码标注到达分割器时按强度分三态,分割器的覆写权限逐级递减:

- 自由(free):** 未指派信号,分割器全权优化;
- 提示(hint):** 缺省与推断产生的指派,作为热启动与软约束——分割器**可以改写**以逼近全局最优,但每次改写必须输出结构化的 diff 清单(哪些信号、从哪层到哪层、预估收益),供智能体与人审查;
- 锁定(locked):** 分割器必须服从;不可满足时报错而非静默违反。

分割器的最终结果**不回写源码**,而是写入以稳定 ID 为键的 sidecar 层指派表(与网表并行交付,§3.3 单一真源的一部分)。下一轮迭代中,智能体读取"标注 vs 实际指派"的 diff,决定是否把某些结果固化回源码(hint → 调整取值,或升级为 locked)——源码标注与分割器结果之间形成**双向环**:源码表达意图与干预,工具表达最优解,两者的差异本身就是决策记录的素材。

设计哲学:human in the loop 与 agent in the loop 的同一张表。 三态契约的本质,是让三个能力与频率完全不同的参与方——人(意图与判断,低频)、**智能体**(结构化迭代,中高频)、**EDA 算法**(海量数值优化,极高频)——在同一张层指派表上以显式分级的权限协作,而不是互相覆盖:

- Human in the loop 的体现:** 人负责外层动作——布设模块级 tier 意图与 jump_tier 候选点(定义搜索空间)、审查 hint 改写 diff 中的反直觉结果、批准 locked 升级与 NDF 层架构条款的修订(决策记录人审,与前端文档 §4.3 同一纪律)。人不逐信号做指派,但每一处人的意图都以 locked/条款的形态**对下游两方构成硬边界**;
- Agent in the loop 的体现:** 智能体负责内层动作——在既定空间内调整 hint 取值与强度、读 diff、写决策记录、把稳定的优化结果固化回源码。tier 标注语义中立(不过等价门)的性质,使这是可以最大限度下放给智能体的一类旋钮:干预粒度到单个信号,而干预方式全部是结构化、可回滚、可审计的表操作;
- 算法 in the loop 的体现:** 分割器在自由与提示态信号上做全局数值优化——这是人与智能体都做不了的规模——但它的每次覆写必须以 diff 形态**向上游可见**,不允许静默改写。

关键设计取向是:**这不是"全自动黑盒"与"人肉设计 + AI 辅助"之间的折中,而是按频率与判断力分层的显式协作协议**。信息流是双向闭合的(工具 → diff → 智能体 → 标注/决策记录 → 人 → 条款 → 工具),每一方的动作都留痕于同一套版本控制与归因链;权限的分级(free/hint/locked、条款 must 级)就是协作协议的类型系统。同样的结构此前已出现两次——前端文档 §2.4.3 的内外层动作、§5.4 的结构性跳变 vs 参数内环——tier 标注只是把它落实到物理域的又一个实例,说明这是整个方法论的**不变模式**,而非某一层的特设安排。

对 agentic loop 的意义:动作空间的又一次结构化。 这与前端文档 §2.4.3(预设候选点决定搜索空间)的两层动作结构完全同构:**外层**(人或高层智能体)布设模块级缺省与 jump_tier 候选点,定义分层意图与搜索空间;**内层**(循环智能体)只调整标注的取值与强度(改 hint、加/解 lock),在既定空间内枚举。信号级 tier 干预从此有了**源码级表达**:可版本控制、可写进决策记录、可随前端代码演进而存活——比只存在于物理数据库里的指派持久得多,这正是端到端环热启动(§5.2)所需要的载体。

NDF 的分层描述手段。 在 NDF 的 L2 机制条款中引入层架构描述:层数与各层工艺、模块/流水级 → 层的粗粒度意图("前端取指逻辑与 L1I 在层 0, 执行核心在层 1",带条款 ID)、键合点预算条款、热约束条款。这样转换②(NDF → PyCircuit)**第一次生成 PyCircuit 代码时就带着初始 tier 标注**,而不是后端从零开始;层指派的重大变更(某个模块整体换层)走决策记录,与微架构决策同等对待。

Verilog 层的携带机制。 分层信息穿越"PyCircuit → MLIR → Verilog → 综合 → 网表"必须不丢失,三条冗余通道:

- 1. **MLIR/Verilog 属性:** pyc.tier 作为 MLIR 属性,发射为 Verilog 标准属性 (* pyc_tier = 1 *) (挂在 wire/instance 声明上);部分综合流程可透传,不可透传处退化到通道 2/3;
- 2. **命名编码:** 层号编码进层次化命名(strict hierarchy 已保证模块名存活综合),如 u_decode__t0__... ;对综合可能重构的中间信号,锚点挂在 dont_touch 边界上;
- 3. **Sidecar 层指派表(主通道,推荐):** 稳定 ID → (tier, 强度) 的独立表文件,与网表并行交付、并行版本控制;通道 1/2 作为交叉校验,三者不一致即构成流程告警。

允许存在未分配层的信号(表中缺省)由 EDA 改写;已指派信号按三态契约处理——这使"程序员意图 / 智能体干预 / EDA 最优化"三方在同一张表上以明确的优先级协作,而不是互相覆盖。

3.1 为什么批处理模型不再成立

传统 EDA 的交互契约是:大输入文件 → 黑盒优化数小时 → 大输出文件 + 全设计报告。这个契约对人类工程师勉强成立(人每天只做几次决策),对智能体循环致命:

- 1. **决策粒度失配。** 智能体的一次变异假设常是单元/路径级的("把这条 setup 违例路径的后半段折到层 1"),批处理工具只接受全局重跑,无法表达也无法只执行这个局部动作;
- 2. **迭代周期失配。** 前端文档 §6.3 的内环/外环设计要求大多数迭代秒-分钟级;全量 P&R 是小时级,把它放进内环等于循环死亡;
- 3. **观测粒度失配。** 全设计文本报告要智能体自己 grep,脆弱且丢失结构;归因链(前端文档 §6.4)要求"每个数字可回溯到单元/路径/层/源码行",文本报告做不到;
- 4. **状态不可恢复。** 黑盒运行中途的内部状态(布局器的中间解、布线器的拥塞图)不可查询、不可干预、不可快照——智能体既不能"看着它跑歪了及时纠正",也不能廉价回滚。

3.2 理想工具的接口规格(细粒度控制与观测)

无论 §4 选哪条路线,智能体友好的 EDA 内核应满足以下契约——这实际上是把前端文档对 NDF/PyCircuit 的要求(稳定 ID、可追溯、小 diff、结构化决策记录)平移到物理域:

契约	内容	对应前端文档概念
稳定 ID	每个单元、网、路径、键合点有跨迭代稳定的标识;综合/分割/布局不得随意重命名	NDF 条款 ID
事务级变异 API	move_cells(ids, tier=1)、swap_bond_site(net, site)、resize(cell, drive); 每次调用是一个可回滚事务,附带增量影响评估	变异目录 + 小 diff 原则
增量传感器	增量 STA(改 100 个单元后毫秒级更新受影响路径)、增量拥塞/热估计; 查询即报告: query_paths(slack<0, through_tier_crossing=True) 返回结构化记录,不是文本文件	§6 度量体系
快照与分支	设计状态可廉价快照、fork、diff——Pareto 前沿档案的物理域对应物	§4.4 Pareto 档案
全程归因键	每条记录携带(单元 ID → 层 → 模块 → PyCircuit 行 → NDF 条款)链	§6.4 归因链
判据外置	LEC、签核规则是独立于优化引擎的硬门,智能体不可修改其配置(受 must 条款保护)	§7 防奖励黑客

一个务实的工程判断:这套契约与 LLM 智能体的工具调用协议(结构化函数调用、MCP 类接口)天然同构——理想的新工具不是"带 AI 功能的 EDA",而是"作为智能体工具集存在的 EDA":每个能力是一个可调用、可组合、有 schema 的工具,报告是数据库查询而非文件。

3.3 数据模型:单一真源

批处理流程中设计状态散落在十几种文件格式里(网表/DEF/SPEF/SDC/报告),互相转换即失真。智能体循环需要单一数据模型:一个统一数据库容纳逻辑(网表)、物理(布局/布线/层指派)、时序(图 + 寄生)、约束与度量,所有工具读写同一模型。OpenROAD 的 OpenDB 是这个方向上最接近的现存物,但缺第三维(层指派、键合点)与增量事务语义——这构成 §4.3 路线三的起点判断。

4. 三条工具路线的比较分析

4.1 路线一:SOTA 工具原样使用

做法: 商用综合 + P&R + 签核全套照用;TAO 分割用离线脚本(hMETIS 类 min-cut + 人工调整)生成层指派,然后把每层当作独立裸片走两遍 2D 流程,跨层接口用时序预算切开;智能体通过 Tcl 脚本与文本报告解析与工具交互。

优点: 零工具开发;引擎是签核质量;可立即开始,用于建立基线与暴露真问题。

缺点(致命的三条): ① 细粒度折叠的核心收益拿不到——时序预算法在"每级门跨一次层"的设计上悲观到收益归零(\$2.2 步骤 8);② 迭代周期小时级、变异粒度全局级,智能体循环退化为"每天几次的参数扫描";③ Tcl/文本报告的"智能体适配层"极其脆弱,且商用许可证的并发数直接限制循环吞吐。

定位: 不是终点,但是必要的起点——用它跑通第一条 TAO 样品链、校准一切快速模型,并把"SOTA 到底缺什么"变成有数据的清单。

4.2 路线二:SOTA 工具 + 补丁增强

做法: 保留商用引擎做**重活与签核**(详细布线、提取、DRC/LVS、最终 STA),自研三块补丁:

1. **路径分割器**(\$2.3 规格)作为独立工具,输出层指派与锚点约束(anchor/region 约束、键合点预置)喂给商用 P&R;
2. **细粒度适配层:** 把商用工具的报告/数据库(经 Tcl 批量导出)转换为结构化路径数据库(每路径/每单元记录,稳定 ID 对齐),智能体的一切观测走这个数据库;
3. **循环中间件:** 变异动作编译为工具脚本(增量 ECO 命令流),用商用工具的增量模式(incremental place/route/STA)尽量压短周期;LEC 与签核作为硬门编排进 CI。

优点: 站在签核质量引擎上,QoR 与可信度有底;自研工作量集中在真正新的东西(分割器 + 数据模型);智能体已可在"分割方案"这个最高价值变量上细粒度迭代;商用工具的增量模式可把中环压到十分钟量级。

缺点与风险: ① **半透明天花板:** 商用工具内部状态(布局中间解、拥塞图)依然不可见,智能体只能在调用间隙干预,不能在优化过程中干预;② 分割-布局联合优化只能乒乓(分割器猜距离 → P&R 出真距离 → 回改分割),收敛慢且可能振荡;③ 适配层追着两家供应商的版本走,长期维护税高;④ 许可证成本随循环并发线性上涨。

工作量估计: 分割器 v1(时序驱动启发式 + 增量接口)约 3–5 人年;适配层与中间件约 2–3 人年;总体一个 6–10 人团队一年可出可用版本。

突破点: 把与商用工具的交互严格限制在**粗同步点**(每轮分割方案评估一次全量/增量 P&R),循环的高频内环完全跑在自研数据模型上(用轻量估时:Elmore/查找表级时序 + 拥塞代理),商用结果只做**校准**——这正是前端文档 \$6.3"代理模型预筛 + 真实综合校准"的同一思想。

4.3 路线三:一体化新工具(与智能体系统协同设计)

做法: 以统一 3D 数据模型为中心,自研(或深度改造开源)覆盖"分割 + 布局 + CTS + 布线 + 提取 + STA + 热/IR 快评"的一体化引擎,原生满足 \$3.2 全部契约:三维原生(tier 是一等坐标)、全增量、事务级 API、查询即报告;**与智能体协同设计**——工具的每个能力按"智能体工具调用"的形态定义(schema 化输入输出),智能体的变异目录与工具的 API 一一对应。签核(DRC/LVS、最终 STA)仍外包给商用工具做出厂检验,但循环内不依赖。

现实的起点判断: 不是从零。OpenROAD 提供了全流程骨架与 OpenDB;OpenSTA 是可嵌入的增量时序引擎;DreamPlace 系 GPU 布局器给出解析布局的现代实现;学术伪 3D 流程给出折叠算法原型。**真正要新造的是四块:** ① 三维数据模型与事务/快照层;② 分割-布局联合优化引擎(把层指派做成解析布局器中的连续变量或交替方向变量,消灭乒乓);③ 跨层统一 STA(在 OpenSTA 上扩展多层寄生与角矩阵);④ 增量热/IR 快评。布线可先用 OpenROAD 现有引擎 + 键合点约束凑合,最后再深改。

优点: ① 内环周期进入秒级,变异粒度到单元级——智能体循环的形态才真正成立;② 分割-布局-时序在同一个数据模型里联合优化,细粒度折叠的理论收益不再被工具边界的悲观度吃掉;③ 无许可证约束,循环可大规模并行(Pareto 档案的多分支同时探索);④ 与智能体协同设计带来复利:工具 API 即变异目录,报告 schema 即传感器格式,决策记录自动携带全因链。

缺点与风险: ① 工作量大:即便按上述"四块新造 + 其余借力开源"收缩,也是 10–20 人 × 2 年量级;布线与提取若最终也要自研,再翻倍;② QoR 风险:自研引擎对签核引擎的 QoR 差距需要用"循环次数 × 每次改进"补回来,早期可能出现"迭代快但每步质量低"的窘境;③ 人才稀缺:同时懂 P&R 算法、时序、3D 集成与智能体系统的工程师极少;④ 精度信任链:内环快评与签核结果之间的偏差必须持续校准,否则智能体优化的是快评模型的幻觉(前端文档 \$7 风险 2 的同款问题,且物理域更严重)。

突破方法:

- 1. **判据先行**(前端文档 §8 阶段 0 的同构):LEC 门与"签核校准协议"(内环快评 vs 商用签核的偏差跟踪与回归)先于优化引擎就位;
- 2. **收缩战场**:只为 TAO 折叠这一个目标造工具,不做通用 EDA——不支持任意工艺、不追全部 DRC、面向单一目标库,复杂度可砍一个数量级;
- 3. **代理-校准分层**:内环用查找表/机器学习估时,中环用自研 STA,外环用商用签核,三层之间建立持续校准管道,让"快"与"准"解耦;
- 4. **智能体反哺工具**:分割/布局引擎中的启发式权重、移动候选生成,本身可由智能体离线调优(工具与智能体的协同设计不只是接口层面,也是算法层面)。

4.4 三路线对比总表

维度	路线一:原样使用	路线二:补丁增强	路线三:一体化新工具
TAO 折叠收益兑现度	低(预算法吃掉收益)	中(乒乓收敛,部分兑现)	高(联合优化)
内环迭代周期	小时-天	十分钟-小时	秒-分钟
智能体干预粒度	全局参数	分割方案 + 有限 ECO	单元/路径/键合点
QoR 可信度	签核级	签核级(引擎)+ 自研分割	需校准管道背书
工具开发量	~0	5-8 人年	20-40 人年
循环并行度	许可证限制	许可证限制	无限制
长期维护税	低	高(追两家供应商版本)	中(自有代码)
主要风险	收益天花板过低	半透明天花板、振荡	工作量、QoR 差距、人才

结论:三条路线是时间轴上的接力,不是三选一。 路线一建立基线与问题清单(前 2 个季度);路线二让智能体在最高价值变量(分割)上先跑起来并产出真实 PPA 数据(第一年);路线三在路线二暴露的瓶颈处逐块替换,最终形成以自研内核为内环、商用签核为外环的稳态(第二年)。这个接力结构直接体现在 §6 的两年计划里。

5. 循环形态:后端环、端到端环与阶段化共存

5.1 后端环(网表冻结)



与前端环(前端文档 §4.1)完全同构,只替换了三个插槽:变异目录换成物理域动作(下表)、等价门换成 LEC、传感器换成物理度量。循环纪律(一轮一假设、等价门先于测量、正负结论都写决策记录)原样适用。

后端变异目录(示例):

类别	动作示例	预期影响	风险点
层指派	移动单元簇到另一层;重折某条路径;改写/锁定源码 tier 标注(§2.4)	关键路径线长 ↓	键合点预算、热堆叠

类别	动作示例	预期影响	风险点
键合点	迁移/合并键合点;调整区域密度上限	绕线 ↓ / 拥塞 ↓	间距规则、时序绕行
布局	区域约束、重布局某模块投影	局部时序/拥塞	全局扰动
单元级 ECO	resize/buffer/clone(不改逻辑功能)	setup/hold 修复	面积/功耗回弹
时钟	跨层树重平衡、局部 skew 调度	时序余量重分配	跨层 OCV

5.2 端到端环

前端变异(如移动一个 `domain.next()` 切分点)→ 编译 → 综合 → **继承上一轮的分割与布局作为热启动** → 增量物理实现 → 签核级测量,把**真实的多层物理 PPA** 归因回 PyCircuit 源与 NDF 条款。两级等价门串联:提交点轨迹等价(前端)+ LEC(后端),两个裁判各管一段、互不混层(前端文档 §3.3 "绝不混层"原则的跨文档延伸)。

端到端环的价值与代价都很明确:**价值**是前端决策终于用真实物理数字校准——2D 综合估计在 TAO 折叠下失真严重(折叠改变了线长分布的基本形态),没有端到端环,前端循环优化的是一个错误的目标函数;**代价**是周期小时-天级,只能低频运行。因此它的定位是**校准环**:定期(如每晚)对前端 Pareto 档案上的活跃点跑端到端,修正前端代理模型的偏差,而不是承担日常迭代。

关键工程前提:**热启动的增量性**。前端小变异(改一个切分点)对应的网表变化是局部的,分割与布局应最大限度继承——这要求归因链的稳定 ID 从 PyCircuit 一直贯通到层指派表(§2.3 与前端文档 §6.4 的对接点),否则每轮端到端都是全量重跑,校准环的频率上不去。源码级 tier 标注(§2.4)正是这个热启动的天然载体:上一轮分割器的结果固化为标注后,随前端代码一起进入下一轮,未受变异波及的部分自动继承层指派。

5.3 阶段化共存策略

项目阶段	主导循环	物理数字来源	切换判据
早期 (微架构探索)	前端环	代理模型 + 粗综合(2D 近似 + 折叠收益修正因子)	微架构 Pareto 前沿趋稳、 变异目录内层动作收敛
中期 (设计趋稳)	前端环(高频) + 端到端环(低频校准) + 后端环(在冻结快照上试运行)	端到端真实数字定期校准代理	RTL 冻结候选版本产生
后期 (物理收敛)	后端环(高频),前端仅接受 ECO 级修改	全部签核级	签核清零、PPA 达标

两条纪律:① **代理模型的折叠修正因子必须由端到端环持续校准**——早期没有端到端环时,用路线一跑的少量 TAO 样品链提供初始校准点;② 阶段切换本身写入 NDF 决策记录(什么证据支持"设计已稳定到可以冻结网表"),防止过早冻结或无限期不冻结。

6. 两年实施计划

按季度推进,三条路线接力,里程碑均以"循环能力"而非"工具功能"定义:

Q1–Q2:基线与判据(路线一)

- 用商用(或 OpenROAD)2D 流程 + 离线 min-cut 分割 + 双裸片时序预算法,手工跑通 2–3 个 TAO 样品链(选一个前端文档阶段 1 的最小 CPU 子集做载体);
- LEC 门、签核校准协议、细粒度路径数据库(哪怕数据来自文本报告解析)先就位——**裁判与传感器先于优化器**;
- 产出:TAO 收益的第一份实测数据(哪怕悲观)、SOTA 缺口清单、代理模型初始校准点。
- 人力:3–5 人。

Q3–Q4:分割器 v1 与后端环首跑(路线二上半)

- 路径感知分割器 v1:时序驱动启发式 + 稳定 ID + 批量评估接口;
- 细粒度适配层:商用/开源工具报告 → 结构化数据库,变异动作 → 增量 ECO 脚本;

- 后端环在小模块(单个流水级规模)上首次自动运行:智能体在"层指派"单一变量上迭代,LEC 门 + 增量 STA 闭环;
- 产出:分割器 QoR 对比(vs min-cut 基线)、后端环首批决策记录。
- 人力:6–8 人(新增 P&R/时序工程师)。

Y2 Q1–Q2:联合优化内核与端到端首跑(路线二下半 + 路线三起步)

- 三维数据模型 + 事务/快照层(OpenDB 扩展或自研);跨层统一 STA(OpenSTA 扩展);分割-布局乒乓自动化,并启动联合优化引擎(路线三核心块 ②)的研发;
- 增量热/IR 快评 v1 进入内环;
- 端到端环首跑:前端 PyCircuit 变异 → 热启动增量物理 → 真实 PPA 回流前端决策记录,归因链全线贯通;
- 产出:内环周期压至分钟级的后端环;端到端校准管道;代理模型偏差跟踪报表。
- 人力:10–15 人。

Y2 Q3–Q4:规模化与稳态(路线三成形)

- 联合优化引擎替换乒乓;内环秒–分钟级、单元/路径级干预全面可用;循环并行化(Pareto 多分支);
- 在完整 CPU 核规模上运行三形态循环(前端/端到端/后端按 §5.3 编排);
- 签核校准闭环稳定(内环快评 vs 商用签核偏差 <5% 且受监控);
- 里程碑:一次由智能体主导的 TAO 物理优化战役——从冻结网表出发,后端环自动迭代 N 轮,PPA 相对人工基线的改进、每个改进的全归因链、全部决策记录可审计——与前端文档 §8 的成功判据同构收官;有条件时以测试芯片(shuttle)对折叠收益做硅验证。
- 人力:15–20 人。

贯穿性风险与对策(承接前端文档 §7 的框架):测量噪声(物理域更大,综合/布局种子敏感——噪声带写入决策规则);奖励黑客(签核配置与校准协议受 must 条款保护);QoR 差距(校准管道 + 商用签核兜底);人才(路线接力设计本身就是让团队在路线一、二中成长出路线三所需的能力)。

附录 A — 前端环 / 后端环 / 端到端环速查

	前端环	后端环	端到端环
变异对象	PyCircuit 微架构	分割/布局/键合点/ECO	前端变异 + 增量物理
等价门	提交点架构轨迹等价	LEC(逻辑不变)	两门串联
传感器	CPI 归因、粗 PPA	增量 STA/功耗/热/键合点	签核级 PPA 全量
周期	秒–分钟	分钟–小时	小时–天
主导阶段	早期	后期	中期(校准)
记忆载体	NDF 决策记录	NDF 决策记录(物理域条款)	同左,跨域链接