Einführung in Computer Microsystems Sommersemester 2011

4. Block: Modellierung in Verilog







Hintergrundinformationen

Verilog Sprachstandard



Wenn man es genau wissen möchte:

- Sprache: Standard IEEE 1364-2005 "Verilog Language Reference Manual"
- Syntheseregeln: Standard IEEE 1364.1 / IEC 62142-2005 "Verilog register transfer level synthesis"

Aus dem TU Darmstadt-Netz (ggf. via VPN) über ULB aus der IEEE Literaturdatenbank Xplore abrufbar.



Verbindungen über Port-Namen

Verbindungen über Port-Namen



Verbindung über Port-Reihenfolge

```
module topmod;
wire [4:0] v;
wire a,b,c,w;
modB b1 (v[0], v[3], w, v[4]);
endmodule
module modB (wa, wb, c, d);
inout wa, wb;
input c, d;
```

endmodule

Verbindungen über Port-Namen

```
module topmod;

wire [4:0] v;

wire a,b,c,w;

modB b1 (.wb(v[3]),.wa(v [0]),. d(v [4]),. c(w));

endmodule
```

- ► Unterschiedliche Reihenfolge
- Nichtangeschlossene Ports



Parallelität

Parallelität



- In konventionellen Programmiersprachen wie z.B. Pascal, C
 - Anweisungen werden der Reihe nach bearbeitet
 - Programmzähler zeigt auf aktuelle Anweisung
 - ► Es gibt nur einen Kontrollfluß
- In HDLs und realen Schaltungen
 - Alle Komponenten arbeiten parallel
 - Z.B. kann eine Taktflanke eine Vielzahl von gleichzeitigen Aktionen auslösen
 - Modelliert durch parallele always-Blöcke


Modellierung von Parallelität in Verilog



- Instanzen von Modulen
- ▶ always- und initial-Blöcke
- ständige Zuweisungen (continuous assignments)
- nichtblockende Zuweisungen
- Mischformen

Ereignisgesteuerte Simulation der Parallelität





- globale Simulations-Zeitpunkte t₁, t₂, ...
- ein oder mehrere Ereignisse sollen jeweils parallel ausgeführt werden
- ► Ereignis-Scheduler wählt eines zufällig aus
- ▶ wenn bei t₁ nichts mehr zu tun, gehe zu t₂ weiter

Paralleität



- Kein Verlass auf bestimmte Reihenfolge
 - Kann zwischen Simulatoren variieren.
 - Kann auch durch Simulationsoptionen beeinflußt werden
- parallel = nicht-deterministisch
 - ein richtiges Ergebnis garantiert nicht allgemeine Korrektheit
 - exponenziell viele Ergebnisse möglich
- Unwägbarkeiten können durch Entwurfsstile reduziert werden
 - Synchrone Register-Transfer-Logik
 - Designer legt Zeitablauf explizit im Modell fest
 - Unterschiedliche Ereignisse finden in unterschiedlichen Takten statt



Register-Transfer-Logik

Register-Transfer-Logik (RTL)

TECHNISCHE UNIVERSITÄT DARMSTADT


- Grundlegendes und universelles Konzept
- ▶ Beliebige Automatennetze übersichtlich realisierbar
- insbesondere effiziente Pipelines
- ▶ Ähnlichkeit zum Programmieren $y = f_3(f_2(f_1(x)))$
 - Aber räumlich parallel verteilt
- Synchron durch gemeinsamen Takt
- Gut testbar

Einführung

Sehr kompakt mit nichtblockender Zuweisung realisierbar

Pipeline in Register-Transfer-Logik






- Kombinatorische Logik zwischen den Registern
 - ▶ f₁: verdoppeln
 - ► f₂: plus 5
 - ▶ f₃: quadrieren
- Pipeline berechnet $R_4 = (2R_1 + 5)^2$
 - bearbeitet 3 Datensätze gleichzeitig
 - gibt pro Takt ein Ergebnis aus
 - Damit 3x schneller als sequentielle Berechung der drei Funktionen



Konstruktion von Pipelines in RTL

1. Schritt: Flip-Flop-Kette






- Mini-Pipeline aus zwei Flip-Flops
- Flip-Flops sind flankengesteuert
 - Unterschied zu Latches (pegelgesteuert)
 - Aufbau z.B. aus Master-Slave-Latches (TGDI)
- Annahme hier: vorderflankengesteuert
 - ► always @(posedge CLOCK)




2. Schritt: Takterzeugung











3. Schritt: Testeingaben (Stimuli)






initial begin INPUT = 0; #20; INPUT = 255; #20; INPUT = 8'haa; #20; \$finish; end



4. Schritt: Testausgaben






```
always @(INPUT, MIDDLE, OUTPUT)
$display
("7eit: %2 0f INPLIT = %h
```

("Żeit:_%2.0f,__INPUT_=_%h,__MIDDLE_=_%h,__OUTPUT_=_%h", \$time, INPUT, MIDDLE, OUTPUT);

5. Schritt: Modellierung der Flip-Flops





```
0 10 20 30 40
```


```
0,
always @(posedge CP)
                          Zeit:
                                         INPUT =
                                                  00,
                                                          MIDDLE = xx,
                                                                            OUTPUT
 MIDDLE = INPUT; // Fehler!
                          Zeit: 11,
                                         INPUT = 00,
                                                          MIDDLE = 00,
                                                                            OUTPUT
                                                                                      = xx
always @(posedge CP)
                          Zeit: 20.
                                         INPUT = ff.
                                                          MIDDLE = 00.
                                                                            OUTPUT
                                                                                      = xx
 OUTPUT = MIDDLE; // Fehler!
                          Zeit: 31,
                                                          MIDDLE = ff.
                                         INPUT = ff,
                                                                            OUTPUT
                                                                                        00
                          Zeit: 40.
                                         INPUT = aa,
                                                          MIDDLE = ff,
                                                                            OUTPUT
                          Zeit: 51.
                                         INPUT = aa.
                                                          MIDDLE = aa,
                                                                            OUTPUT = ff
always @(posedge CP) //SIM
                                                                OUTPUT <= MIDDLE:
 MIDDLE = #1 INPUT:
                               begin
                                                                MIDDLE <= INPLIT:
                                OUTPUT = MIDDLE:
always @(posedge CP)
                                MIDDLE = INPUT:
```

end

OLITPLIT = #1 MIDDLE:

Beispiel-Pipeline: Rahmenmodul





```
module pipeline #(
```


```
parameter
            Low = 10,
                              // Takt low
            High = 5
                              // Takt high
);
reg
            CLOCK:
                              // Takt
       [7:0] R1,
                              // Register 1
reg
            R2.
                                 Register 2
            R3.
                                / Register 3
            R4;
                               // Register 4
integer
            1;
                              // Hilfsvariable
endmodule // pipeline
```

27. April 2011 | Technische Universität Darmstadt | Prof. Andreas Koch | 20



Beispiel-Pipeline: Takterzeugung






```
// Ein-Phasen-Takt
always begin
#Low CLOCK <= 1; // Takt low
#High CLOCK <= 0; // Takt high
end
```

Beispiel-Pipeline: Kombinatorische Logik

Führt eigentliche Rechnung aus






```
// Logik zwischen R1 und R2 function [7:0] f1 (input [7:0] IN); f1 = 2 + IN; endfunction
// Logik zwischen R2 und R3 function [7:0] f2 (input [7:0] IN); f2 = IN + 5; endfunction
// Logik zwischen R3 und R4 function [7:0] f3 (input [7:0] IN); f3 = IN + IN; endfunction
```

Testrahmen

Hier in einem Modul (kürzer), besser: saubere Trennung in eigenem Modul






```
// Test-Ausgaben
always @(+)
 $display ("%4.0f__%b__%d___%d___%d___%d",
 $time, CLOCK, R1, R2, R3, R4);
// Ueberschrift, Test-Eingaben
initial begin
 $display ("Zeit CLOCK R1 R2 R3 R4\n");
 @(negedge CLOCK) R1 <= 1; // R1 eingeben
 @(negedge CLOCK) R1 <= 2:
                          // R1 eingeben
 @(negedge CLOCK) R1 <= 3; // R1 eingeben
 @(negedge CLOCK) R1 <= 4;
                          // R1 eingeben
 for(|=1:|<=5:|=|+1)
                         // Pipeline leeren
  @(posedge CLOCK):
 $finish:
end
```

Beispiel-Pipeline: Ablaufsteuerung

Hier in einem Modul (kürzer), besser: saubere Trennung in eigenem Modul






```
// Pipeline steuern und Funktionen berechnen always @(posedge CLOCK) begin R2 <= f1(R1); R3 <= f2(R2); R4 <= f3(R3);
```

Beispiel-Pipeline: Ergebnisse








Busse

Beispiel-Chip TUD0705: Großer Verkaufserfolg!






- ► Zwei synchrone 8b-Zähler
- Schrittweiten 1 und 3
- ► Beide parallel auslesbar

Problem: Zu teuer!



- ▶ Wo Geld sparen?
- Anforderung: Es wird nur jeweils einer der beiden Werte gebraucht
- Ausgangs-Pins sparen (kosten extra)
- ▶ Beide Zähler über die gleichen Pins nach aussen leiten



⇒Wie beide Werte auseinanderhalten?

Idee: Nicht gebrauchten Zählerausgang hochohmig schalten



TUD0705 Lite **COUNTBY1 COUNTBY3** 8b 8b CLOCK COUNTERNUM COUNT

- Neuer Steuereingang COUNTERNUM
 - ▶ Bei COUNTERNUM=0 Wert des ersten Zählers ausgeben
 - ▶ Bei COUNTERNUM=1 Wert des zweiten Zählers ausgeben

Verilog: Modellierung der Zähler



- ► Beliebige Schrittweite
- Hochohmig-schaltbarer Ausgang

```
module COUNTER
#(
 parameter stepsize = 1 // Schrittweite
 input
       wire
                 CLOCK,
                 SELECT, // Wert ausgeben?
 input wire
 output wire [7:0] OUT
reg [7:0] COUNT = 0: // Nur für Simulation!
always @(posedge CLOCK)
 COUNT <= COUNT + stepsize;
assign OUT = (SELECT) ? COUNT : 8'bz; // Tri-State Treiber
endmodule
```

Verilog: Modellierung des Gesamt-Chips



```
module TUD0705Lite

(
    input wire CLOCK,
    input wire COUNTERNUM,
    output wire [7:0] COUNT
);

COUNTER #(1) COUNTBY1(CLOCK, COUNTERNUM == 0, COUNT);

COUNTER #(3) COUNTBY3(CLOCK, COUNTERNUM == 1, COUNT);

endmodule
```

Für Input-Wire SELECT direkt Ausdruck angegeben, statt:

```
wire SELECTBY1, SELECTBY3;

assign SELECTBY1 = COUNTERNUM == 0;
assign SELECTBY3 = COUNTERNUM == 1;

counter #(1) COUNTBY1(CLOCK, SELECTBY1, COUNT);
counter #(3) COUNTBY3(CLOCK, SELECTBY3, COUNT);
```

Verilog: Modellierung des Testrahmens



```
wire [7:0] COUNT;
reg CLOCK;
reg COUNTERNUM;

TUD0705Lite DUT(CLOCK, COUNTERNUM, COUNT);
always begin // Takt erzeugen
CLOCK = 0;
#10;
CLOCK = 1;
#10:
```

```
always @(COUNT) // Ausgaben überwachen $display("%2.0f:_COUNTERNUM=%b_COUNT=%d", $time, COUNTERNUM, COUNT);
```

endmodule

end

module TESTFRAME:

```
initial begin // Stimuli
COUNTERNUM = 0; // 1. Zähler
#60;
COUNTERNUM = 1; // 2. Zähler
#60;
COUNTERNUM = 0; // 1. Zähler
#60;
$finish;
end
```

Ergebnisse: Textausgabe




```
CLOCK = 0:
  #10.
  CLOCK = 1:
  #10:
 end
  0 : COUNTERNUM=0 COUNT=
10: COUNTERNUM=0 COUNT=
30: COUNTERNUM=0 COUNT=
50: COUNTERNUM=0 COUNT=
60: COUNTERNUM=1 COUNT=
70: COUNTERNUM=1 COUNT= 12
 90 · COUNTERNUM=1 COUNT= 15
110: COUNTERNUM=1 COUNT= 18
120: COUNTERNUM=0 COUNT=
130: COUNTERNUM=0 COUNT=
150: COUNTERNUM=0 COUNT=
170: COUNTERNUM=0 COUNT=
```

always begin // Takt erzeugen

```
initial begin // Stimuli
COUNTERNUM = 0; // 1. Zähler
#60;
COUNTERNUM = 1; // 2. Zähler
#60;
COUNTERNUM = 0; // 1. Zähler
#60;
$\frac{460}{5};
$\frac{460}{5};
end
```

Ergebnisse: Waves





Busse



- ▶ Mehrere Quellen/Senken auf einer Leitung: Bus
- Mehrere Senken: Unkritisch, fan-out immer konfliktfrei
- Quellen realisierbar durch Tri-State-Treiber
 - 0, 1, Z (hochohmig)
- Nur eine Quelle darf gleichzeitig aktiv sein
- Andere hochohmig schalten
- Benötigt Steuerung: Welche Quelle soll aktiv sein?
- Verschiedenste Möglichkeiten
- Hier gezeigt: Slave-Mode
 - Quellen wird von aussen mitgeteilt, ob Sie aktiv sein dürfen