## Einführung in Computer Microsystems Sommersemester 2011

2. Block: Verilog Überblick





#### **Buchtipp**



#### Advanced Digital Design with the Verilog HDL

von Michael D. Ciletti Pearson Education, Inc., 2003

- Guter Überblick über Verilog
- ▶ Viele Beispiele
- In Bibliothek vorhanden



# Grundlagen

## **Grundlegender Baustein: Modul**

#### Noch ganz ohne Hardware-Bezug



```
Beginn der Simulation...

Durchlauf 1

Durchlauf 2

Durchlauf 3

Ende der Simulation
```

#### Modulschnittstelle

#### Ein- und Ausgänge, Register und Wire



```
// Bestimmung des Maximums
module maximum (
input wire [31:0] A,
B,
output reg [31:0] MAX
);

always @(A, B) // führe Block aus, wann immer sich A oder B ändern
begin
if (A > B)
MAX = A;
else
MAX = B;
$display ("new_maximum_is_%d", MAX);
end
```

endmodule

Eigentliche Funktion durchaus in Hardware synthetisierbar



## Merkwürdiges Konstrukt: initial

Ging doch in Java auch ohne ...



```
module two_blocks;

initial
begin
$display ("Ja");
$display ("Ja");
end

initial
begin
$display ("Nein");
$display ("Nein");
end
```

endmodule

#### Was wird ausgegeben?

```
Ja Ja Nein Nein
Nein Nein Ja Ja
Ja Nein Ja Nein
Nein Ja Nein Ja
NJeain NJeain
NeJainJaNein ...
```

### **Auflösung**



```
Einzige Möglichkeiten:
module two_blocks;
  initial
                                                Ja Ja Nein Nein
   begin
     $display ("Ja");
     $display ("Ja");
   end
                                                oder
  initial
   begin
                                                Nein Nein Ja Ja
     $display ("Nein");
     $display ("Nein");
   end
                                                "Oder" ???
endmodule
```

#### Nachbildung von Parallelität

#### Gelegentlich als Pseudo-Parallelität bezeichnet



- Simulator läuft auf einzelnem Prozessor
  - ► Traditionell, könnte mittlerweile zwar anders sein (ist aber schwierig!)
  - ... aber Modellierungskonzepte sind älter
- ► Simulator muß aber parallele Abläufe ausführen
- Vorgehen
  - Parallele Blöcke werden in beliebiger Reihenfolge nacheinander simuliert
  - Anweisungen innerhalb eines begin/end-Blocks laufen immer in der hingeschriebenen Reihenfolge ab, und zwar in der Regel ohne Unterbrechung (atomar)

#### **⇒**Eigenartige Auffassung von Parallelität?!?!?

Stimmt! Vorgehen oben ist nur die halbe Miete, später mehr!

#### Kurze Wiederholung einiger Verilog-Operatoren



```
Operationsgruppe
                       Bedeutung
                       Arithmetik
                       Vergleich
                       Gleichheit
    22
                       logische Operatoren
                       bit-weise Operatoren
                       Auswahl
<<
                       Shift
```

#### **Beispiel: Einfache ALU**

#### Verhaltensmodell



```
module alu (
 input wire [2:0] OPCODE,
 input wire [31:0] A.
 output reg [31:0] RESULT
'define ADD
              3'b000 // 0
                                // nur zur Übung:
'define MUL
              'h001
                                // Konstanten auf
'define AND
              3'02
                                // verschiedene Arten
'define LOGAND 3'h3
                     // 3
'define MOD
                      // 4
'define SHI
              3'b101 // 5
 always @ (OPCODE, A, B)
  case (OPCODE)
     'ADD:
             RESULT = A + B:
    'MUL:
             RESULT = A + B:
     'AND:
            RESULT = A & B;
    'LOGAND: RESULT = A && B;
    'MOD: RESULT = A % B;
    'SHL:
             RESULT = A << B:
    default: $display ("Unimplemented, Opcode: ,%d!", OPCODE);
   endcase
```





## Testrahmen


#### Wie ausprobieren?



- Modul alu macht freiwillig überhaupt nichts
- Der Simulator prüft quasi nur die Syntax
- ▶ Lösung:
  - Von außen Daten an Moduleingänge anlegen
  - Sogenannte Stimuli
  - Dann beobachten, wie sich Modulausgänge verhalten
- Analog zu Unit Tests im Software-Bereich
  - JUnit etc.

#### **Testrahmen**





- ► Saubere Trennung von
  - Prüfling (device under test, DUT)
  - Erzeugung von Eingabedaten
  - Auswertung der Ausgabedaten

#### Testrahmen für die einfache ALU



```
module test:
     [2:0] OPCODE; // Zuweisungsziele für Eingabedaten (Variablen)
 req [31:0] A,
 wire [31:0] RESULT; // Stück Draht (zum Lesen der Ausgabe)
'define ADD
                                                  Simulation beginnt...
'define MUL
'define AND
                                                  OPCODE = 0, A = 3, B = 2: RESULT
'define LOGAND
'define MOD
                                                  OPCODE = 5, A = 3, B = 2: RESULT = 12
'define SHI
              5
                                                  Simulation endet.
 alu AluDUT (OPCODE, A. B. RESULT); // ALU-Instanz
 initial begin
                            // Test-Inputs
  $display ("Simulation, beginnt...");
  OPCODE = 'ADD; A = 3; B = 2; #1; // < - Zeit vergehen lassen
  OPCODE = 'SHL; A = 3; B = 2; #1;
```

endmodule

\$finish;

always @ (RESULT)

\$display ("Simulation, endet.");

OPCODE, AI5:01, BI5:01, RESULTI5:01):

\$display ("OPCODE = %d, A = %d, B = %d; RESULT = %d",

// Test-Outputs



## Verhalten und Struktur in Verilog

#### Verhalten



- Abbildung von Eingaben auf Ausgaben
- "was", nicht "wie"
- Realisierung nicht von außen sichtbar (black box)
- ► Zur Modellierung reicht häufig ein einzelner always-Block


#### Struktur



- Beschreibe Einheit als
  - Untereinheiten
  - Verbindungen
- ▶ Im Extremfall
  - ► Keine always oder initial-Blöcke
  - Nur Modulinstanziierungen

#### Beispiel: 1b-Addierer






## Verhaltensbeschreibung des 1b-Addierers

# TECHNISCHE UNIVERSITÄT DARMSTADT

#### Konkreter Aufbau aus Gattern interessiert hier nicht

```
module one_bit_adder(
input A, // 1-Bit-Wires per Default
B,
CARRY_IN,
output reg SUM,
CARRY_OUT
);


// Verhalten des one_bit_adder
always @ (A, B, CARRY_IN)
{CARRY_OUT, SUM} = A + B + CARRY_IN;
endmodule // one_bit_adder
```



#### Struktur eines 4b-Addierers in Ripple-Carry-Technik



#### Aufgebaut aus 1b-Addierern




```
module four bit adder(
  input wire [3:0] A,
                  B.
 output wire [4:0] SUM
);
 wire [2:0] CARRY:
 // Struktur des four bit adder
 one bit adder Bit0 (A[0], B[0], 1'b0, SUM[0], CARRY[0]);
  one bit adder Bit1 (A[1], B[1], CARRY[0], SUM[1], CARRY[1]);
 one_bit_adder Bit2 (A[2], B[2], CARRY[1], SUM[2], CARRY[2]);
  one bit adder Bit3 (A[3], B[3], CARRY[2], SUM[3], SUM[4]);
endmodule // four bit adder
```



# Elemente von Verilog-Modulen

## **Modulstruktur von Verilog**





#### Modulschnittstelle

input, output, inout



```
// Verilog 2001
module maximum (
input wire [7:0] A,
B,
output reg [7:0] RESULT
);

always @(A, B)
if (A > B)
RESULT = A;
else
RESULT = B;
```

```
// Verilog 1995
module maximum (A, B, RESULT);
input A,
B;
output RESULT;
wire [7:0] A,
B;
reg [7:0] RESULT;
always @(A or B)
if (A > B)
RESULT = A;
else
RESULT = B;
```

endmodule

inout für bidirektionale Datenbusse



## Prozedurale Modellierung

#### always und initial-Blöcke



- Werden zueinander parallel ausgeführt (in beliebiger Reihenfolge)
- Werden im Inneren i.d.R. sequenziell ausgeführt
- Ausführung erfolgt ohne Unterbrechung
  - ► Falls keine Zeitkontrollanweisungen (# etc.) auftreten
- Eintrittsbedingungen mit @ (gelesen: at)
- ▶ always @(COUNTER): Bei Änderungen von COUNTER
- ▶ always @(\*): alle Lesevariablen eines Blockes
- Faustregel
  - always-Blöcke in Schaltungsteilen (synthetisierbar)
  - initial-Blöcke in Testmodulen (nicht synthetisierbar)

#### ♯ n: n Zeiteinheiten warten



- ► Explizite Modellierung von Zeit
- ► Andere parallele Prozesse laufen weiter

```
module time_delay;
reg DATA;

always @(DATA)
$display ("Zeit:_%2.0f,_DATA_=_,%d", $time, DATA);

initial begin
DATA = 0;
#10;
DATA = #10 1;
#10;
end
```

Zeit: 0, DATA = 0
Zeit: 20, DATA = 1

#### Sieht einfach aus, Gemeinheiten liegen tiefer



- ► Transition DATA 0 → 1 nicht sichtbar für always-Block
  - ▶ initial-Block läuft atomar ab

#### **Extremfall**



```
module time_delay;
  reg DATA;

always @(DATA)
  $display ("Zeit:_%2.0f,_DATA_=_%d", $time, DATA);

initial begin
  DATA = 0;
  #0;
  DATA = 1;
end
```

Zeit: 0, DATA = 0
Zeit: 0, DATA = 1

- Transition nun sichtbar
  - # unterbricht Ausführung von initial-Block
  - ► Erlaubt Reaktion durch always-Block
  - Es vergeht aber keine Zeit!

#### Diskussion von #

#### Bisher im wesentlichen Trickserei



- ► # lässt sich nicht synthetisieren
- ▶ Hat nur Effekte während der Simulation
- Dort benutzt zur Erzeugung von Testsignalen
- Kenntnisse aber manchmal bei Fehlersuche nützlich

```
module gen_clock;
reg CLOCK;

always @(CLOCK)
    $display ("Zeit:_%2.0f,_CLOCK_=_,%d", $time, CLOCK);

always begin
    CLOCK = 0;
    #10;
    CLOCK = 1;
    #10;
end
```

```
Zeit: 0, CLOCK = 0
Zeit: 10, CLOCK = 1
Zeit: 20, CLOCK = 0
Zeit: 30, CLOCK = 1
Zeit: 40, CLOCK = 0
Zeit: 50, CLOCK = 1
... bis zum Stromausfall
```

#### Warten mit @ (at)

#### Warten auf punktuelles Ereignis (Wertänderung, Flanke)



```
module atdemo:
 reg CLOCK, SIGNAL1, SIGNAL2;
 always @(posedge CLOCK)
   $display ("Zeit: %2.0f: positive Flanke", $time);
 always @(negedge CLOCK)
   $display ("Zeit: %2.0f: negative Flanke", $time);
 always @(SIGNAL1, SIGNAL2) // oder @(SIGNAL1 or SIGNAL2)
   $display ("Zeit: %2.0f: SIGNAL1 oder SIGNAL2",$time);
  initial begin
   CLOCK = 0; #10;
                                                     Zeit:
                                                              0: negative Flanke
   CLOCK = 1: #10:
                                                     Zeit: 10: positive Flanke
   SIGNAL2 = 0: #10:
   CLOCK = 0: #10:
                                                     Zeit: 20: SIGNAL1 oder SIGNAL2
   SIGNAL1 = 1: #10:
                                                     Zeit: 30: negative Flanke
   $finish:
                 // Ende der Simulation erzwingen
                                                     Zeit: 40: SIGNAL1 oder SIGNAL2
 end
```

#### Alternative Benutzung von @



- @ kann auch innerhalb eines Blocks benutzt werden
- Wartet bis zum Eintreten des Ereignisses
- Kann dort nicht synthetisiert werden
  - Lösung: Echte
     Zustandsautomaten
     explizit modellieren
- Aber gelegentlich nützlich für Stimuli-Erzeugung

```
module atdemo2:
 reg CLOCK, SIGNAL:
 always begin
   CLOCK = 1: #10:
   CLOCK = 0: #10:
 end
 always begin
   // Erzeuge Signalmuster 11000 synchron zur
   // steigenden Flanke von CLOCK
   SIGNAL=1;
   @(posedge CLOCK);
   @(posedge CLOCK);
   SIGNAL=0:
   @(posedge CLOCK):
   @(posedge CLOCK);
   @(posedge CLOCK):
 end
                                             2010 ms
     Time
      CLOCK
endm
     SIGNAL
```

# Sequentielle Anweisungen innerhalb von Blöcken



```
if (CONDITION) begin
  RESULT = 42
end else begin
  RESULT = 23;
end
```

```
// gleicher Effekt durch
RESULT = (CONDITION) ? 42 : 23;
```

# Sequentielle Anweisungen innerhalb von Blöcken



```
case (OPCODE)
'OP1: begin
    RESULT = A + B;
    FLAG = 0;
end
'OP2: begin
    RESULT = A - B;
    FLAG = 1;
end
default: $display ("Unimplemented_Opcode:_%dl", OPCODE);
endcase
```


# Sequentielle Anweisungen innerhalb von Blöcken



```
while (REQUEST == 0) begin
 CLK = 0:
 # 10;
 CLK = 1;
 #10:
end
initial begin: blockname // erforderlich für lokale Variablen
 integer i:
                        // integer: 32b, vorzeichenbehaftet
 for (i=0; i<5; i = i+1) begin
   CLOCK = 0:
   #10;
   CLOCK = 1;
   #10:
 end
end
```



#### Strukturierung von sequentiellen Blöcken





```
module task example:
 reg [7:0] RESULT;
 task add(
   input reg [7:0] A,
   RESULT = A + B:
 endtask
 task display result;
   $display ("Die Summe ist %d", RESULT):
 endtask
  initial begin
   add (1,2);
   display result;
 end
endmodule
```

#### Beispiel für Anwendung in der Simulation



```
One
                                    5ns
                                                10ns
                                                             15ns
                                                                         20ns
                                                                                      25ns
                                                                                                    30ns
           CIK 100MHz O
           REQUEST
initial begin
 CLK = 0;
                                                                            task DoClock:
 #5:
                                                                              CLK = 0:
 CLK = 1:
                                                                              #5;
 #5;
                                                                              CLK = 1;
 REQUEST = 1;
                                                                              #5:
 CLK = 0:
                                                                            endtask
 #5;
 CLK = 1:
                                                                            initial begin
 #5:
                                                                              DoClock;
 RESULT = 0;
                                                                              REQUEST = 1:
 CLK = 0:
                                                                              DoClock:
 #5;
                                                                              RESULT = 0;
 CLK = 1;
                                                                              DoClock:
 #5
                                                                            end
end
```



## Konstante Werte

#### Aufbau von Konstanten



- 1. Bit-Breite (dezimal), falls fehlend: nehme minimale Breite für Wert
- 2. s für vorzeichenbehaftet, falls fehlend: vorzeichenlos
- 3. Basis: 2 ('b), 8 ('o), 10 ('d oder nichts) sowie 16 ('h)
- 4. Eigentlicher Wert

module constant example;

endmodule

- Ziffern der Basis, optional getrennt durch \_ (Lesbarkeit)
- x (unbestimmt) oder z (hochohmig)

```
reg [7:0] DATA;
 initial begin
  DATA =
                       $display ("DATA = %b", DATA);
  DATA =
                 10;
                       $display ("DATA, = .%b", DATA);
  DATA =
                       $display ("DATA, =, %b", DATA);
               'h10:
  DATA =
               'b10:
                       $display ("DATA, =, %b", DATA);
  DATA =
                       $display ("DATA, =, %b", DATA);
                255:
  DATA =
                       $display ("DATA, =, %b", DATA);
               1'b1:
  DATA = 'bxxxxzzzz;
                       $display ("DATA, =, %b", DATA);
                       $display ("DATA, =, %b", DATA);
  DATA = b1010 1010;
  DATA =
                       $display ("DATA = %b", DATA);
               1'bz:
                       $display ("DATA = %b", DATA);
  DATA =
                bz:
```

```
DATA = 00000000
DATA = 00001010
DATA = 00010000
DATA = 00000010
DATA = 11111111
DATA = 00000001
DATA = xxxzzzz
DATA = 10101010
DATA = 0000000z
DATA = zzzzzzzz
```

## **Datentypen**



- Variablen vom Typ wire oder reg
  - ► Können beliebige Bit-Breite verwenden
    - ▶ z.B. reg [7:0] result
- ▶ Jedes Bit kann einen der Werte 0, 1, x (unbekannt) oder z (hochohmig) haben
- Unterschied zwischen wire und reg

reg kann Werte speichern (z.B. ein Flip-Flop) wire kann keine Werte speichern, aber übertragen (ein Draht)





## Verfeinerung: Vorzeichenbehaftung



- Ohne Angaben: Vorzeichenlos
- Vorzeichenbehaftete Zahlen durch Schlüsselwort signed
  - ▶ wire signed [7:0] op1
  - reg signed [3:0] op2
- Konstanten durch s vor Kennung für Basis
  - 4'she: 4b breit, vorzeichenbehaftet, hexadezimal, Wert -2
  - 4'he: 4b breit, vorzeichenlos, hexadezimal, Wert 14

#### Vorsicht beim Rechnen



- ▶ Nur wenn alle Teile eines Ausdrucks signed sind, ist Ergebnis signed
- Wenn auch nur ein Teil unsigned ist, wird Ergebnis unsigned
- Unabhängig von Vorzeichenbehaftung des Zuweisungsziels
- Ergebnis wird abhängig von seiner Vorzeichenbehaftung auf Breite von Ziel aufgefüllt
  - Bei unsigned: Mit Nullbits
  - Bei signed: Durch Vorzeichenerweiterung
    - sign extension, TGDI

## Beispiel: Vorzeichen- und Breitenerweiterung



```
module sign_test;
                [2:0] u1 = 1:
                                      bitmuster 001 = 1
   reg
                [2:0] u2 = -2:
                                  // bitmuster 110 = 6
   reg
   reg signed [2:0] s1 = 1;
                                  // bitmuster 001 = 1
               [2:0] s2 = -2;
                                  // bitmuster 110 = -2
   rea sianed
   req
                [4:0] u;
   reg signed
                [4:0] s:
                [4:0] u3 = 4'he:
                                  // bitmuster 01110 = 14
   reg
                                  // bitmuster 11110 = -2
   reg signed
                [4:0] s3 = 4'she;
    initial begin
     u = u1 + u2; s = s1 + s2;
     $\display(\text{"u=u1+u2=\%b+\%b=\%b s=s1+s2=\%b+\%b=\%b\text{", u1, u2, u, s1, s2, s)};
     u = u1 + s2; s = s1 + u2;
     \frac{\text{sdisplay}(\text{"u=u1+s2=\%b+\%b=\%b s=s1+u1=\%b+\%b=\%b"}}{\text{s=s1+u1=\%b+\%b=\%b"}}, u1, s2, u, s1, u2, s);
     u = s1 + s2: s = u1 + u2:
     $display("u=$1+$2=%b+%b=%b, s=u1+u2=%b+%b=%b", $1, $2, u, u1, u2, s);
                                  u=u1+u2=001+110=00111
                                                                     s=s1+s2=001+110=11111
     u = u3 + u1: s = s3 + s1:
     $display("u=u3+u1=%b+%b=%t u=u1+s2=001+110=00111
                                                                     s=s1+u1=001+110=00111
                                  u=s1+s2=001+110=111111
                                                                     s=u1+u2=001+110=00111
   end
endmodule
                                  u=u3+u1=01110+001=01111
                                                                     s=s3+s1=11110+001=11111
```

## **Typkonvertierungen**



### Implizite Konvertierung in vorzeichenlosen Typ

- ► Anwendung des Extraktionsoperators [msb:lsb]
- Auch bei Angabe des gesamten Wortes reg signed [7:0] DATA;
  - $\dots = DATA[7:0];$
  - ist die rechte Seite immer vorzeichenlos

#### Explizite

- \$signed(v) konvertiert v in vorzeichenbehafteten Typ
- \$unsigned(v) konvertiert v in vorzeichenlosen Typ

## Was ist mit integer?



- Nicht für Synthese verwenden!
- Nur ungenau definiert
  - 32b oder 64b vorzeichenbehaftete Zahl
  - ► Hängt von CAD-Werkzeugen ab!
- Aber nützlich für
  - Simulation
  - ► Schleifenzähler für for etc.



## Verbinden von Elementen

## Verbindungen zwischen Registern und Wires




- Ein Wire verbindet ein (oder mehrere) Register oder Wires mit irgendetwas
- ▶ Beispiel: R1 → W1 → W2 → R2
- ► Treiben eines Wires durch ständige Zuweisung
  - ▶ assign W1 = R1
  - "Draht W1 wird am Ausgang des Registers R1 festgelötet"
  - W1 spiegelt alle Änderungen von R1 wider
- Übernehmen eines Wertes in Register durch normale Zuweisung
  - ▶ R2 = W2 oder R2 <= W2
  - Register ändert Wert nur bei Ausführung der Zuweisung

## Beispiel: Wire und Register

Hier gezeigt: Modul A






## **Beispiel: Wire und Register**

Hier gezeigt: Modul B






#### endmodule

## Beispiel: Wire und Register

Hier gezeigt: Hauptmodul main





```
module main;
wire CLOCK MAIN,
```

```
CLOCK_MAIN_2;

a A (CLOCK_MAIN); // Instanzen
b B (CLOCK_MAIN, CLOCK_MAIN_2);

always @(CLOCK_MAIN');

always @(CLOCK_MAIN');
```

\$display ("CLOCK MAIN 2"):

initial begin #100:

#100; // 100 Zeiteinheiten warten \$finish; // und die Simulation beenden

o...a

CLOCK\_MAIN

#### Felder von Variablen



- reg A[1:1000] oder reg A[1000:1]
  - ► Feld von 1000 Variablen, jede 1b breit
  - $\triangleright$  RESULT = A[500]
- ▶ reg [15:0] B [1:1000]
  - ► Feld von 1000 Variablen, jede 16b breit
  - ► RESULT = A[500][8]
- ▶ reg [15:0] B [1:100][1:200][1:300]
  - Feld von 6.000.000 Variablen, jede 16b breit
  - ► RESULT = A[99][156][223][7]

## Mehrere Signale gleichzeitig auf einem Wire



```
module constant example 2;
 reg [7:0] REG1,
           RFG2:
                                                                            W
 wire [7:0] W = REG1:
                                                              REG1
                                                                                      REG2
          W = REG2:
 assign
                                                                           wire
  initial begin
                               #1; $display ("W = .%b", W);
                            0; #1; $display ("W = %b", W);
   REG1 = 0: REG2 =
                                                                                       XXXXXXX
                          8'bz; #1; $display ("W_=_%b", W);
   REG1 = 10; REG2 =
            REG2 = 8'b111111111; #1; $display ("W, =, %b", W);
                                                                                      00000000
            RFG2 =
                          8'bx; #1; $display ("W = %b", W);
                                                                                    = 00001010
            REG2 =
                          8'bz; #1; $display ("W = .%b", W);
                                                                                    = xxxx1x1x
 end
                                                                                    = xxxxxxxx
endmodule
                                                                                    = 00001010
```



# Operatoren

#### **Arithmetik**



- +, -: Kein Problem
- \*: Nicht von allen Tools synthetisierbar
  - Kann sehr große Schaltungen nach sich ziehen
  - Hängt von Zieltechnologie ab
  - ► Hier bei uns aber grundsätzlich OK
  - Datentypen signed beachten!
- /, %: In der Regel nicht synthetisierbar
  - Ausnahme: Division durch Zweierpotenz
  - ► In allen anderen Fällen Modul aus Bibliothek instantiieren

## Prüfung auf Gleichheit/Ungleichheit



- ==, != Logische Gleichheit/Ungleichheit
  - ▶ Wenn beide Operanden einen Wert von 0 oder 1 haben . . .
  - ▶ liefere 1'b1 bei Gleichheit/Ungleichheit, 1'b0 sonst
  - Falls einer der Operanden ∉ {0,1}, liefere 1'bx
- ===, !== Wörtliche Gleichheit/Ungleichheit
  - Liefere 1'b1, wenn beide Operanden gleich/ungleich sind
  - ▶ 1'b0 sonst
  - Das gilt nun auch für die Werte x und z
  - Nicht synthetisierbar, nur in Testrahmen sinnvoll

## **Arithmetische Vergleiche**



- >, >, <=, >= Arithmetische Vergleiche
  - Wenn einer der Operanden ∉ {0,1} ist, liefere 1'bx
  - ► Liefere 1'b1 wenn der Vergleich wahr ist, 1'b0 sonst
  - ► Beachte korrekte Vorzeichenbehaftung der Operanden (signed)

## Beispiele: Vergleiche



```
(1'bx
          1'b1 ) =
(1'bx
      === 1'b1 ) =
(1'bx
         1'bx ) =
                     х
(1'bx
      === 1'bx ) =
(1'bz
      !=
          1'b1 ) =
                     х
(1'bx <=
          1'b1 ) =
                     х
          2'b11) =
(2,bxx ==
                     x
(3'h7 <= 3'h1) =
                     0
(3'sh7 <= 3'sh1) =
```

## Logische Operatoren: !, &&, ||, ^



- Vergleichbar den entsprechenden Operatoren in C und Java
- ▶ Aber Hardware-Werte x und z beachten!

```
(! 1'b1
(! 1'bx
                      X
(! 1'bz
(1'b1
       && 1'b0 ) =
(1'bx
       && 1'b0) =
(1'bx
       && 1'b1 ) =
(1'bx
       || 1'b0 | =
       || 1'b1 | =
(1'bx
(2'b00 | 1 | 2'bxx) =
                      х
```

## Bit-weise Operatoren: ~, &, |



- ► Gleiche Ideen wie bei den logischen Operatorn
- ▶ Nun aber auf jedes einzelne Bit angewandt

```
(~ 4'bxx10 ) = 4'bxx01
(~ 4'b001x & 4'b0x10) = 4'b0010
(~ 2'b1x | 2'b00 ) = 2'b1x
```

## Konkatenation und Vervielfältigung mit { und }



```
Konkatenation Zusammensetzen von Signalen zu größeren Einheiten {3'b100, 4'bxxzz, 2'ha} ergibt 100_xxzz_10

Vervielfältigen von Signalen { 3 { 4'b1010 } } ergibt 12'b1010_1010_1010

Kombination der beiden Operatoren ist möglich { 4 { 2'b00, 2'b11} } ergibt 16'b0011_0011_0011_0011
```

#### Schieben



### Logisches Schieben

endmodule

Arithmetisches Shiften: Erhält Vorzeichen beim Rechts-Shift mit >>>, <<< verhält sich wie <<

```
$display ("%b", 8'sb1111_0000 >>> 4); 1111_1111
$display ("%b", 8'sb1111_0000 <<< 1); 1110_0000
$display ("%b", 8'sb1111_0000 <<< 4); 0000_0000</pre>
```



## Feinheiten von Anweisungen

## Blockende Zuweisung =



- Wird immer zusammenhängend ausgeführt
- Auch wenn sie eine Zeitkontrolle #n enthält
- Nachfolgende Anweisungen starten erst nach Ende der blockenden Zuweisung
- Ablauf der blockenden Zuweisung
  - 1. Lese aktuelle Werte von Variablen und werte Ausdruck auf rechter Seite aus
  - 2. Warte evtl. mit # die angegebene Zeit ab
  - 3. Übernehme Wert in Zuweisungsziel auf linker Seite
  - 4. Mache mit nächster Anweisung weiter
- Benutzung
  - Zur Erzeugung von Stimuli in Simulation
  - ► In rein kombinatorischen Blöcken in der Synthese
    - ► Ohne always @(posedge ...)

## Nichtblockende Zuweisung <=



- Wird immer in zwei Phasen getrennt ausgeführt
- Ablauf der nichtblockenden Zuweisung
  - Lese aktuelle Werte von Variablen und werte Ausdruck auf rechter Seite aus, merke Ergebnis
  - Mache sofort mit n\u00e4chster Anweisung im Block weiter
  - 3. Am Ende des Blockes
    - Übernehme gemerkte Werte in Zuweisungsziele auf linker Seite
    - ► Falls Zeitkontrolle: Verzögere obige Zuweisung auch noch (benutzen wir aber nicht!)
- Benutzung
  - In allen sequentiellen Blöcken während der Synthese

Niemals = und <= an eine Variable in einem Block mischen!

## Beispiel: Blockende Zuweisungen



A=1 B=1

```
module blocking_1;

reg A, B;

always @(A,B)
$display("A=%b_B=%b", A, B);

initial begin
A = 0;
B = 1;

A = B;
B = A;
end
```

endmodule

### Ausführung nacheinander.

## Beispiel: Nichtblockende Zuweisungen



A=1 B=0

```
module blocking_2;
reg A, B;
always @(A,B)
    $display("A=%b_B=%b", A, B);
initial begin
    A = 0;
    B = 1;

    A <= B;
    B <= A;
end</pre>
```

endmodule

Getrennte Ausführung von Lesen und Schreiben.

## Beispiel: Zeitverhalten

#### Bei blockenden und nicht-blockenden Zuweisungen



```
module blocking 3;
 reg A. B. C. D. E. F:
 // blockende Zuweisungen
 initial begin
  A = #10.1:
  B = #2 0:
                                                        A=x B=x C=x
  C = #4.1:
                                               t=0
                                                                         D=x E=x F=x
 end
                                               t.= 2
                                                        A=x B=x C=x
                                                                         D=x E=0 F=x
                                                        A=x B=x C=x
                                               t.= 4
                                                                         D=x E=0 F=1
 // nichtblockende Zuweisungen
                                               t=10
                                                        A=1 B=x C=x
                                                                         D=1 E=0 F=1
 initial begin
                                               t=12
                                                        A=1 B=0 C=x
                                                                         D=1 E=0 F=1
  D <= #10 1:
                                               t=16 A=1 B=0 C=1
                                                                         D=1 E=0 F=1
  E <= #2 0:
  F <= #4 1:
 end
 always @(A,B,C,D,E,F)
  $display (
```

#### endmodule

\$time, A. B. C. D. E. F):


"t=%2.0f, ..., A=%b, B=%b, C=%b, ..., D=%b, E=%b, F=%b",

## Ständige Zuweisung mit ${\tt assign}$


#### continuous assignment



▶ assign W=R: Änderungen an R werden auf W sichtbar



Bei assign W=R; assign W=S;



#### ist W unbestimmt (x), wenn

- R und S nicht den gleichen Wert haben . . .
- und keiner von beiden hochohmig (z) ist
- Ständige Zuweisung ist auch mit Ausdruck möglich assign W = R + 2\*S;
- ► Ständige Zuweisungen laufen pseudo-parallel zu prozeduralen Blöcken ab

## Symbolische Konstanten



- ► Ähnlich C-Präprozessor
- Simple Textersetzung, keine Typprüfung
- Über Modulgrenzen hinweg gültig bis zum Programmende

```
module module_1;

'define TEXT "Hallo"
'define TIMES 3

reg [2:0] COUNTER;

initial
for (COUNTER = 1; COUNTER <= 'TIMES; COUNTER = COUNTER + 1)
$display ('TEXT);

endmodule

module module_2;
reg [2:0] COUNTER;

initial
for (COUNTER = 1; COUNTER <= 'TIMES; COUNTER = COUNTER + 1)
$display ('TEXT);

endmodule
```

## Modulparameter mit parameter und defparam



- Übergebe Konstanten in eine Modulinstanz
  - parameter bei der Moduldefinition

```
    defparam bei der Instanziierung

module counter #(
 parameter Width = 8
 input wire
                     CLOCK.
 output reg [Width-1:0] COUNT
  initial
  COUNT = 0:
 always @(posedge CLOCK)
                                                                                          190: C1=2 C2=10
  COUNT = COUNT + 1:
endmodule // counter
                                                                                          210: C1=3 C2=11
                                                                                          230: C1=4 C2=12
module main:
 defparam Counter1. Width = 3: // Parameter explizit definiert
                                                                                          250: C1=5 C2=13
 wire [Counter1.Width-1:0] C1;
 wire [3:0]
                                                                                          270: C1=6 C2=14
 rea
                     CLOCK:
                                                                                          290 · C1=7 C2=15
   Takterzeugung & $display C1, C2 weggelassen
                                                                                          310: C1=0 C2= 0
 counter
          Counter1(CLOCK, C1):
 counter #(4) Counter2(CLOCK, C2): // Parameter bei Instanzierung
```

```
0: C1=0 C2= 0
 10: C1=1 C2= 1
 30: C1=2 C2= 2
 50: C1=3 C2= 3
 70 · C1=4 C2= 4
 90: C1=5 C2= 5
110: C1=6 C2= 6
130: C1=7 C2= 7
150: C1=0 C2= 8
170 · C1=1 C2= 9
```

#### Zeiteinheiten mit timescale



- ▶ Was bedeutet #1 überhaupt?
  - Sekunden? Stunden? Wochen?
- ► Zuordnung durch 'timescale-Direktive
  - Am Anfang des Verilog-Modells
- Zwei Parameter
  - 1. Maß für 1 Zeiteinheit
    - **1**, 10, 100
    - ► Einheit s, ms, us, ns, ps, oder fs
  - 2. Auflösung der Simulation
    - **1**, 10, 100
    - ► Einheit s, ms, us, ns, ps, oder fs
    - Muß kleiner gleich Zeiteinheit sein!
    - ▶ Genauer → langsamer
- Bei RTL-Simulation nicht so kritisch
- Bei uns oft ausreichend:
  - ▶ 'timescale 1 ns / 1 ns
  - ▶ 'timescale 1 ns / 10 ps



# Systemfunktionen

## Ausgaben mit \$display und \$write



- ▶ Beide geben Text und formatierte Daten aus
- Formatierung

\n	neue Zeile
\t	Tabulator
//	das Zeichen \
\"	Anführungszeichen
%%	das Zeichen %
%h, %H	Hexadezimalzahl
%d, %D	Dezimalzahl
%o, %O	Oktalzahl
%b, %B	Binärzahl
%f, %F	reelle Zahl
%с	einzelnes Zeichen
%s	Zeichenkette
%t	Zeit

- \$display gibt immer Zeilenvorschub am Ende aus
- ▶ \$write nicht

%m

\$display("Zur Zeit %t ist das A=%b und B=%d",

aktueller Modulname

\$time, A, B);

## Lesen von Speicherdaten aus Datei

Mit \$readmemh



```
module readmemh demo;
                                                      // Inhalt von data.txt
// Speicher
reg [31:0] Mem [0:11];
                                                      02328020
                                                                // Kommentar
                                                     02328022
 // Lese Speicherdaten aus Datei
                                                      02328024
  initial
                                                      02328025
   $readmemh("data.txt",Mem);
                                                      8e700002
                                                      ae700001
 // Inhalt des Speichers anzeigen
                                                      1232fffa
  initial begin: a_block
                                                      1210fff9
   integer k:
   $display("Inhalt von Mem;"):
   for (k=0; k<12; k=k+1)
    $display("%d:%h".k.Mem[k]):
 end
endmodule
```

```
Inhalt von Mem:

0:02328020

1:02328022

2:02328024

3:02328025

4:8e700002

5:ae700001

6:1232fffa

7:1210fff9

8:xxxxxxxx

9:xxxxxxxx

10:xxxxxxxx
```

Schreiben: Eigene Schleife implementieren



#### Simulation beenden



#### \$finish beendet Simulation sofort

▶ Vorsicht in Xilinx ISE: Schließt auch Signaldiagramm!

#### \$stop schaltet Simulator in interaktiven Modus

Gelegentlich für Debugging nützlich:

% show value Q -radix dec

42

% run

Simulation wird nun fortgesetzt