Technische Grundlagen der Informatik – Kapitel 4



Prof. Dr. Andreas Koch Fachbereich Informatik TU Darmstadt



Kapitel 4: Themen



- Einleitung
- Kombinatorische Logik
- Strukturelle Beschreibung
- Sequentielle Logik
- Mehr kombinatorische Logik
- Endliche Zustandsautomaten
- Parametrisierte Modelle
- Testumgebungen



Einleitung



- Hardware-Beschreibungssprachen
 - Hardware Description Languages (HDL)
- Erlauben textuelle Beschreibung von Schaltungen
 - Auf verschiedenen Abstraktionsebenen
 - Struktur (z.B. Verbindungen zwischen Gattern)
 - Verhalten (z.B. Boole'sche Gleichungen)
- Entwurfswerkzeuge erzeugen Schaltungsstruktur daraus automatisch
 - Computerprogramme
 - Computer-Aided Design (CAD) oder Electronic Design Automation (EDA)
 - Schaltungssynthese
 - Grob vergleichbar mit Übersetzung (Compilieren) von konventionellen Programmiersprachen



Einleitung



- Fast alle kommerziellen Hardware-Entwürfe mit HDLs realisiert
- Zwei HDLs haben sich durchgesetzt
- Sie werden beide lernen müssen!
 - Es gibt keinen klaren Gewinner



Verilog



- 1984 von der Fa. Gateway Design Automation entwickelt
- Seit 1995 ein IEEE Standard (1364)
 - Überarbeitet 2001 und 2005
 - Neuer Dialekt SystemVerilog (Obermenge von Verilog-2005)
- Weit verbreitet in zivilen US Firmen
- In Darmstadt an den Informatik-Fachgebieten
 - Rechnerarchitektur (RA, Prof. Hoffmann)
 - Eingebettete Systeme und ihre Anwendungen (ESA, Prof. Koch)



VHDL



- Very High-Speed Integrated Circuit Hardware Description Language
- Entwickelt 1981 durch das US Verteidigungsministerium
 - Inspiriert durch konventionelle Programmiersprache Ada
- Standardisiert in 1987 durch IEEE (1076)
 - Überarbeitet in 1993, 2000, 2002, 2006, 2008
- Weit verbreitet in
 - US Rüstungsfirmen
 - Vielen europäischen Firmen
- In Darmstadt am Informatik-Fachgebiet
 - Integrierte Schaltungen und Systeme (ISS, Prof. Huss)



In dieser Iteration der Vorlesung



- In den Vorlesungen Verilog
 - Häufig kompakter zu schreiben
 - Eher auf Einzelfolien darstellbar
- In den Übungen auch VHDL
- Hier gezeigte Grundkonzepte sind in beiden Sprachen identisch
- Nur andere Syntax
 - VHDL-Beschreibung ist aber in der Regel länger
- Im Buch werden beide Sprachen nebeneinander gezeigt
 - Kapitel 4
 - Moderne Entwurfswerkzeuge können in der Regel beide Sprachen



Von einer HDL zu Logikgattern



Simulation

- Eingangswerte werden in HDL-Beschreibung eingegeben
 - Beschriebene Schaltung wird stimuliert
- Berechnete Ausgangswerte werden auf Korrektheit geprüft
- Fehlersuche viel einfacher und billiger als in realer Hardware

Synthese

- Übersetzt HDL-Beschreibungen in Netzlisten
 - Logikgatter (Schaltungselemente)
 - Verbindungen (Verbindungsknoten)

WICHTIG:

Beim Verfassen von HDL-Beschreibungen ist es essentiell wichtig, immer die vom Programm beschriebene **Hardware** im Auge zu behalten!



Verilog-Module





Zwei Arten von Beschreibungen in Modulen:

- Verhalten: Was tut die Schaltung?
- Struktur: Wie ist die Schaltung aus Untermodulen aufgebaut?



Beispiel für Verhaltensbeschreibung



Verilog:



Simulation von Verhaltensbeschreibungen



Verilog:

Signalverlaufsdiagramm (waves)

Now: 800 ns		0 ns 160 320 ns 480 640 ns 800
∛ I a	0	
∛ 1 b	0	
∛ 1 c	0	
₹ y	0	




Synthese von Verhaltensbeschreibungen



Verilog:

Syntheseergebnis:





Verilog Syntax



- Unterscheidet Groß- und Kleinschreibung
 - Beispiel: reset und Reset sind nicht das gleiche Signal
- Namen dürfen nicht mit Ziffern anfangen
 - Beispiel: 2mux ist ein ungültiger Name
- Anzahl von Leerzeichen, Leerzeilen und Tabulatoren irrelevant
- Kommentare:
 - // bis zum Ende der Zeile
 - /* über mehrere Zeilen */

Sehr ähnlich zu C und Java!



Strukturelle Beschreibung: Modulhierarchie



```
module and3 (input a, b, c,
            output y);
  assign y = a \& b \& c;
endmodule
module inv (input a,
            output y);
  assign y = \sim a;
endmodule
module nand3 (input a, b, c
              output y);
  wire n1;
                              // internes Signal (Verbindungsknoten)
  and3 andgate (a, b, c, n1);// Instanz von and3 namens andgate
  inv inverter (n1, y);  // Instanz von inv namens inverter
endmodule
```



Bitweise Verknüpfungsoperatoren




```
module gates (input [3:0] a, b,
                output [3:0] y1, y2, y3, y4, y5);
   /* Fünf unterschiedliche Logikgatter
       mit zwei Eingängen, jeweils 4b Busse */
   assign y1 = a \& b; // AND
   assign y2 = a \mid b; // OR
                                                                       v3[3:0]
   assign y3 = a ^ b; // XOR
   assign y4 = \sim (a \& b); // NAND
                                                                              [3:0] y4[3:0]
   assign y5 = \sim (a \mid b); // NOR
                                                             y1[3:0]
                                                                       y4[3:0]
endmodule
                                                                               [3:0]
y1[3:0]
                                                                              [3:0] v5[3:0]
          Kommentar bis zum Zeilenende
                                                                       y5[3:0]
                                                             y2[3:0]
/*...*/ Mehrzeiliger Kommentar
                                                                               [3:0]
v2[3:0]
```



Reduktionsoperatoren








Bedingte Zuweisung






: ist ein ternärer Operator, da er drei Operanden miteinander verknüpft: s, d1, und d0.



Interne Verbindungsknoten oder Signale







Bindung von Operatoren (Präzedenz)



Bestimmt Ausführungsreihenfolge

Höchste

~	NOT		
*, /, %	Multiplikation, Division, Modulo		
+, -	Addition, Subtraktion		
<<, >>	Schieben (logisch)		
<<<, >>>	Schieben (arithmetisch)		
<, <=, >, >=	Vergleiche		
==, !=	gleich, ungleich		
&, ~&	AND, NAND		
^, ~^	XOR, XNOR		
, ~	OR, XOR		
?:	Ternärer Operator		

Niedrigste

Zahlen



Syntax: N'Bwert

N =Breite in Bits, B =Basis

N'B ist optional, sollte der Konsistenz halber aber immer geschrieben werden wenn weggelassen: Dezimalsystem

Zahl	Bitbreite	Basis	entspricht Dezimal	Darstellung im Speicher
3'b101	3	binär	5	101
'b11	Nicht vorgegeben	binär	3	000011
8'b11	8	binär	3	00000011
8'b1010_1011	8	binär	171	10101011
3'd6	3	dezimal	6	110
6'042	6	oktal	34	100010
8'hAB	8	hexadezimal	171	10101011
42	Nicht vorgegeben	dezimal	42	000101010



Operationen auf Bit-Ebene: Beispiel 1



```
assign y = {a[2:1], {3{b[0]}}, a[0], 6'b100_010};

// wenn y ein 12-bit Signal ist, hat die Anweisung diesen Effekt:
y = a[2] a[1] b[0] b[0] b[0] a[0] 1 0 0 0 1 0
```

Unterstriche (_) in numerischen Konstanten dienen nur der besseren Lesbarkeit, sie werden von Verilog ignoriert




Operationen auf Bit-Ebene: Beispiel 2



Verilog:

Synthese:






Hochohmiger Ausgang: Z



Verilog:

Synthese:






Verzögerungen: # Zeiteinheiten




Nur für die Simulation, #n werden für die Synthese ignoriert!



Verzögerungen



Nur für die Simulation, #n werden für die Synthese ignoriert!





Sequentielle Schaltungen



- Beschreibung basiert auf Verwendung fester "Redewendungen"
 - Idiome
- Feststehende Idiome für
 - Latches
 - Flip-Flops
 - Endliche Zustandsautomaten (FSM)
- Vorsicht beim Abweichen von Idiomen
 - Wird möglicherweise noch richtig simuliert
 - Könnte aber fehlerhaft synthetisiert werden
- → Halten Sie sich an die Konventionen!



always-Anweisung



Allgemeiner Aufbau:

```
always @ (sensitivity list)
  statement;
```

Interpretation:

Wenn sich die in der sensitivity list aufgezählten Werte ändern, wird die Anweisung statement ausgeführt.

Werte: In der Regel Signale, manchmal noch erweitert



D Flip-Flop



Jedes Signal, an das innerhalb von einer always-Anweisung zugewiesen wird, muss als reg deklariert sein

- Im Beispiel: q

Wichtig: So ein Signal wird bei der Synthese nicht zwangsläufig in ein Hardware-Register abgebildet!

Rücksetzbares D Flip-Flop


endmodule



clk d[3:0] D[3:0] Q[3:0] Q[3:0] q[3:0] q[3:0] q[3:0]

Rücksetzbares D Flip-Flop






Rücksetzbares D Flip-Flop mit Taktfreigabe



```
clk,
module flopren (input
                input
                                reset,
                input
                                en,
                input [3:0] d,
                output req [3:0] q);
  // asynchroner Reset mit Clock Enable
  always @ (posedge clk, posedge reset)
      (reset) q <= 4'b0;
    else if (en) q \le d;
endmodule
```





Latch



Achtung: In dieser Veranstaltung werden Latches nur selten (wenn überhaupt) gebraucht werden.

Sollten sie dennoch in einem Syntheseergebnis auftauchen, ist das in der Regel auf Fehler in Ihrer HDL-Beschreibung zurückzuführen (z.B. Abweichen von Idiomen)!

Weitere Anweisungen zur Verhaltensbeschreibung



- Dürfen nur innerhalb von always-Anweisungen benutzt werden
 - if/else
 - case, casez

Erinnerung:

- Alle Zuweisungsziele innerhalb einer always-Anweisung müssen als reg deklariert werden!
- Selbst, wenn sie keine echten Hardware-Register beschreiben



Kombinatorische Logik als always-Block



endmodule

Hätte einfacher durch fünf assign-Anweisungen beschrieben werden können.



Kombinatorische Logik mit case



```
module sevenseq (input [3:0] data,
                 output reg [6:0] segments);
  always @(*) // kombinatorische Logik ...
    case (data)
                      abc defq
      0: segments = 7'b111 1110;
      1: segments = 7'b011 0000;
      2: segments = 7'b110 1101;
      3: segments = 7'b111 1001;
      4: segments = 7'b011 0011;
      5: segments = 7'b101 1011;
      6: segments = 7'b101 1111;
      7: segments = 7'b111 0000;
      8: segments = 7'b111 1111;
      9: segments = 7'b111 1011;
      default: segments = 7'b000 0000; // alle Fälle abgedeckt!
    endcase
endmodule
```

Kombinatorische Logik mit case




- Um kombinatorische Logik zu beschreiben, muss ein case-Block alle Möglichkeiten abdecken
 - Entweder explizit angeben
 - Oder einen default-Fall angeben
 - Tritt in Kraft, wenn sonst keine andere Alternative passt
 - Im Beispiel verwendet



Kombinatorische Logik mit casez



```
module priority casez (input [3:0] a,
                       output reg [3:0] y);
  always @(*) // kombinatorische Logik ...
    casez(a)
      4'b1???: y = 4'b1000; // ? = don't care
      4'b01??: v = 4'b0100;
      4'b001?: y = 4'b0010;
      4'b0001: y = 4'b0001;
      default: y = 4'b0000; // alle Fälle
                             // abgedeckt
   endcase
endmodule
```






Nicht-blockende Zuweisung



- <= steht für eine "nicht-blockende Zuweisung"</p>
- Wird parallel mit allen anderen nicht-blockenden Zuweisungen ausgeführt
 - 1. Schritt: Alle "rechten Seiten" werden berechnet
 - 2. Schritt: Alle Berechnungsergebnisse werden an "linke Seiten" zugewiesen
 - Am Ende des Blocks






Blockende Zuweisung



- = steht für eine "blockende Zuweisung"
- Wird hintereinander (seriell) in Reihenfolge im Programmtext ausgeführt
 - Solange eine blockende Zuweisung abläuft
 - ... werden andere Anweisungen blockiert
 - Jede Anweisung für sich berechnet "rechte Seite" und weist an "linke Seite" zu

endmodule





Regeln für Zuweisungen von Signalen



- Um synchrone sequentielle Logik zu beschreiben, benutzen Sie immer
 - always @(posedge clk)
 - Nicht-blockende Zuweisungen

```
always @ (posedge clk)
    q <= d; // nicht-blockend</pre>
```

- Um einfache kombinatorische Logik zu beschreiben, benutzen Sie immer
 - Ständige Zuweisung (continuous assignment)

```
assign y = a \& b;
```

- Um komplexere kombinatorische Logik zu beschreiben, benutzen Sie immer
 - always @ (*)
 - Blockende Zuweisungen
- Weisen Sie nicht an ein Signal
 - ... in mehreren always-Blöcken zu
 - ... in einem always-Block gemischt mit = und <= zu




Endliche Zustandsautomaten (FSM)



Drei Blöcke:

- Zustandsübergangslogik (next state logic)
- Zustandsregister (state register)
- Ausgangslogik (output logic)






Beispiel-FSM: Dritteln der Taktfrequenz



- Eingabe:
 - Explizit kein Signal
 - Implizit den Schaltungstakt
 - Mit Frequenz f
- Ausgabe
 - Signal q mit Frequenz f/3





FSM in Verilog



```
module divideby3FSM (input clk,
                   input reset,
                   output q);
  reg [1:0] state, nextstate;
  parameter S0 = 2'b00;
                                             // Kodierung der Zustände
  parameter S1 = 2'b01;
  parameter S2 = 2'b10;
  always @ (posedge clk, posedge reset) // Zustandsregister
     if (reset) state <= S0;
     always @ (*)
                                             // Zustandsübergangslogik
     case (state)
        S0: nextstate = S1;
        S1: nextstate = S2;
        S2: nextstate = S0;
        default: nextstate = S0;
     endcase
  assign q = (state == S0);
                                             // Ausgangslogik
endmodule
```

Parametrisierte Module



2:1 Multiplexer:

```
module mux2
  #(parameter WIDTH = 8) // Parameter: Name und Standardwert
   (input [WIDTH -1:0] d0, d1,
    input
    output [WIDTH -1:0] y);
  assign y = s ? d1 : d0;
endmodule.
Instanz mit 8-bit Busbreite (verwendet Standardwert):
  mux2 mux1(d0, d1, s, out);
Instanz mit 12-bit Bushreite:
 mux2 #(12) lowmux(d0, d1, s, out);
Aber besser (falls mehrere Parameter auftreten sollten):
 mux2 \# (.WIDTH(12)) lowmux(d0, d1, s, out);
```



Testrahmen



- HDL-Programm zum Testen eines anderen HDL-Moduls
 - Im Hardware-Entwurf schon lange üblich
 - seit einigen Jahren auch im Software-Bereich (JUnit etc.)
- Getestetes Modul
 - Device under test (DUT), Unit under test (UUT)
- Testrahmen wird nicht synthetisiert
 - Nur für Simulation benutzt
- Arten von Testrahmen
 - Einfach: Legt nur feste Testdaten an und zeigt Ausgaben an
 - Selbstprüfend: Prüft auch noch, ob Ausgaben den Erwartungen entsprechen
 - Selbstprüfend mit Testvektoren: Auch noch mit variablen Testdaten



Beispiel



Verfasse Verilog-Code um die folgende Funktion in Hardware zu berechnen:

$$y = \overline{bc} + a\overline{b}$$

Der Modulname sei sillyfunction



Beispiel



Verfasse Verilog-Code um die folgende Funktion in Hardware zu berechnen:

$$y = \overline{bc} + a\overline{b}$$

Der Modulname sei sillyfunction

Verilog



Einfacher Testrahmen für Beispiel



```
module testbench1 ();
  req a, b, c;
  wire v;
  // Instanz des zu testenden Moduls erzeugen
  sillyfunction dut(a, b, c, y);
  // Eingangswerte anlegen und warten
  initial begin
    a = 0; b = 0; c = 0; #10;
    c = 1; #10;
   b = 1; c = 0; #10;
    c = 1; #10;
    a = 1; b = 0; c = 0; #10;
    c = 1; #10;
   b = 1; c = 0; #10;
    c = 1; #10;
  end
endmodule
```



Selbstprüfender Testrahmen



```
module testbench2 ():
 req a, b, c;
 wire y;
 // Instanz des zu testenden Moduls erzeugen
  sillyfunction dut(a, b, c, y);
 // Eingangswerte anlegen, warten,
 // Ausgang mit erwartetem Wert überprüfen
 initial begin
    a = 0; b = 0; c = 0; #10;
   if (y !== 1) $display("000 fehlerhaft.");
   c = 1; #10;
   if (y !== 0) $display("001 fehlerhaft.");
   b = 1; c = 0; #10;
   if (y !== 0) $display("010 fehlerhaft.");
   c = 1; #10;
   if (y !== 0) $display("011 fehlerhaft.");
    a = 1; b = 0; c = 0; #10;
   if (y !== 1) $display("100 fehlerhaft.");
```

```
c = 1; #10;
if (y !== 1) $display("101 fehlerhaft.");

b = 1; c = 0; #10;
if (y !== 0) $display("110 fehlerhaft.");

c = 1; #10;
if (y !== 0) $display("111 fehlerhaft.");
end
endmodule
```



Selbstprüfender Testrahmen mit Testvektoren



Trennen von HDL-Programm und Testdaten


- Eingaben
- Erwartete Ausgaben
- Organisiere beides als Vektoren von zusammenhängenden Signalen/Werten
- Eigene Datei für Vektoren
- Dann HDL-Programm für universellen Testrahmen
 - 1. Erzeuge Takt zum Anlegen von Eingabedaten/Auswerten von Ausgabedaten
 - Lese Vektordatei in Verilog Array
 - 3. Lege Eingangsdaten an
 - 4. Warte auf Ausgabedaten, werte Ausgabedaten aus
 - 5. Vergleiche aktuelle mit erwarteten Ausgabedaten, melde Fehler bei Differenz
 - 6. Noch weitere Testvektoren abzuarbeiten?



Selbstprüfender Testrahmen mit Testvektoren



- Im Testrahmen erzeugter Takt legt zeitlichen Ablauf fest
 - Steigende Flanke: Eingabewerte aus Testvektor an Eingänge anlegen
 - Fallende Flanke: Aktuelle Werte an Ausgängen lesen



 Takt kann auch als Takt für sequentielle synchrone Schaltungen verwendet werden



Einfaches Textformat für Testvektordateien



Datei: example.tv

000_1 001_0 010_0 011_0 100_1 101_1 110_0 111 0

Aufbau:

Eingangsdaten "_" erwartete Ausgangsdaten



Testrahmen: 1. Erzeuge Takt



```
module testbench3 ();
         clk, reset;
 rea
             a, b, c, yexpected;
 req
 wire
           V;
 reg [31:0] vectornum, errors; // Verwaltungsdaten
 reg [3:0] testvectors[10000:0]; // Array für Testvektoren
 // Instanz der Testschaltung erzeugen
 sillyfunction dut (a, b, c, y);
 // Takterzeugung
 always // Hängt von keinen anderen Signalen ab: Wird immer ausgeführt!
   begin
     clk = 1; #5; clk = 0; #5;
   end
```

embedded systems + applications

2. Lese Testvektordatei in Array ein



```
// Zu Beginn der Simulation:
// Testdaten einlesen und einen Reset-Impuls erzeugen
initial // Block wird genau einmal ausgeführt
begin
$readmemb("example.tv", testvectors);

vectornum = 0; errors = 0; // Verwaltungsdaten initialisieren
reset = 1; #27; reset = 0; // Reset-Impuls erzeugen
end
```

Hinweis: Falls hexadezimale Testvektoren verwendet werden sollen, statt \$readmemb den Aufruf \$readmemb verwenden



3. Lege Testdaten an Eingänge an



```
// zur steigenden Taktflanke (genauer: kurz danach!)
always @(posedge clk)
begin
#1; {a, b, c, yexpected} = testvectors[vectornum];
end
...
```

a,b,c sind Eingänge der DUT

yexpected ist eine Hilfsvariable, die nun den erwarteten Ausgangswert dieses Vektors enthält.



4. Warte auf Ausgabedaten, lese Ausgabedaten 5. Vergleiche aktuelle Ausgaben mit erwarteten Werten



Hinweis: Um Werte hexadezimal auszugeben, Formatkennung %h verwenden Beispiel:

```
$display("Error: Eingänge = %h", {a, b, c});
```



6. Sind noch weitere Testvektoren abzuarbeiten?



```
// Array-Index zum Zugriff auf nächsten Testvektor erhöhen
vectornum = vectornum + 1;

// Ist der nächste schon ein ungültiger Testvektor?
if (testvectors[vectornum] === 4'bx) begin

$display("%d Tests bearbeitet mit %d Fehlern", // Endmeldung ausgeben vectornum, errors);

$finish; // Simulation anhalten
```

Hinweis: Zum Vergleichen auf X und Z müssen die Operatoren

```
=== und !==
```

end

end endmodule

benutzt werden



Verilog Sprachkonstrukte in TGDI



- Vor Testrahmen alle für die Beschreibung von echter Hardware relevanten eingeführt
 - Schaltungssynthese
- Verilog kann viel mehr
 - Angedeutet beim Testrahmen (Dateioperationen, Ein/Ausgabe, ...)
 - Aber in der Regel nicht mehr in Hardware synthetisierbar
 - Nicht Schwerpunkt dieser Veranstaltung
- Mehr Details in Kanonik Computer Microsystems
 - Im Sommersemester
- In TGDI soll dieser Kurzüberblick reichen
 - Bei akutem Bedarf werden noch weitere Konstrukte eingeführt

