Verilog-Übersicht

Operatoren

Dyadische arithmetische Operatoren

+ Addition- Subtraktion* Multiplikation/ Division

Modulo

%

Monadische arithmetische Operatoren

Negativ (Vorzeichen)Positiv (Vorzeichen)

Vergleichsoperatoren

Ergebnis 0, 1 oder x

- > größer
- >= größer oder gleich
- < kleiner
- <= kleiner oder gleich
- == gleich != ungleich

Ergebnis 0 oder 1

=== bitweise gleich (auch x und z) !== bitweise ungleich (dito)

Logische Operatoren

- ?: wenn dann/sonst
 - (2. + 3. Operand beliebiger Typ)

Ergebnis 1 Bit breit

! nicht && und || oder

Bitweise Verknüpfung (Primitive)

- Negation (not)und (and)oder (or)
- ^ exklusiv-oder (xor)
 ~& nicht-und (nand)
 ~| nicht-oder (nor)
 ~^ oder ^~ gleich (xnor)

Monadische Reduktion

- & und| oder^ exklusiv-oder~& nicht-und
- ~| nicht-oder ~^ gleich

Shifts

<< n shift nach links um n Bit >> n shift nach rechts um n Bit

Konkatenation

{ expr, expr, ... }

Replikation

{ expr_{Anzahl} { expr }}

Konstanten

Angabe mit Bitbreite Basis Zahl

- 'b (binär, 2)
- 'o (oktal, 8)
- 'd (dezimal, 10)
- 'h (hexadezimal, 16)
- z. B. 5'h1a, 'o32, 26

"Text"

Mögliche Bitwerte

- 0 logische Null (false)
- 1 logische Eins (true)
- x undefiniert, unbekannt
- z hochohmig (high impedance,
 - bei Tristate-Gattern)

Formatstring

- %b display in binary format
- %c display in ASCII character format
- %d display in decimal format
- %h display in hex format
- %o display in octal format
- %s display in string format
- %t display in time format

Compiler-Direktive

- `define ID text
- `ID wird durch text ersetzt

```
Sequential_Statement
Modul
                                                    begin [ : blockID { declaration } ]
module modulID ( [ portID {, portID} ] );
                                                    { sequential_statement } end
{ input | output | inout [ [ range ] ]
       portID {, portID };
                                                    fork [ : blockID { declaration } ]
| parameter paramID = expr<sub>constant</sub>;
                                                    { sequential_statement } join
| declaration
                                                    if (expr) sequential_statement
| parallel_statement }
                                                    [ else sequential_statement ]
endmodule
                                                    case | casex | casez (expr)
Declaration
                                                    ( expr { , expr } : sequential_statement )
                                                    [ default: sequential_statement ] endcase
moduleID [ #( expr<sub>constant</sub> { , expr<sub>constant</sub> } ) ]
                                                    forever sequential_statement
{ instance_name ( port_connections ) , }
  instance_name ( port_connections );
                                                    for (assignment; expr<sub>condition</sub>;
                                                           assignment) sequential_statement
port_connections ::=
       [ value ] { , [ value ] } |
                                                    while (expr<sub>condition</sub>)
       .port ( value ) {, .port ( value ) }
                                                           sequential_statement
event eventID;
                                                    repeat (expr<sub>amount</sub>)
defparam instance . paramID =
                                                           sequential_statement
       expr<sub>constant</sub>;
                                                    disable taskID | blockID;
task taskID;
                                                    taskID [ ( expr { , expr } ) ];
{ input | output | inout [ [ range ] ]
                                                    regID[<]=
       portID { , portID } ;
                                                           [ # delay | @ ( event { or event } ) ]
{ declaration }
                                                           expr;
sequential_statement
endtask
                                                    -> eventID;
function [ [ range ] | type ] functionID;
                                                    @ ( event { or event } ) sequential_statement
(input [ range ] ] paramID;)
                                                    event ::= eventID |
{ declaration }
                                                           [ posedge | negedge ] expr
                                                    # delay sequential_statement
{ sequential_statement | functionID = expr ; }
                                                    delay ::= number | ( expr )
end
endfunction
                                                    wait ( expr ) sequential_statement
wire wireID { , wireID } ;
                                                    $write( formatstring { , varID } );
wand | wor wireID;
                                                    $display( formatstring { , varID } );
wire [ Index1 : Index2 ] wireID ;
                                                    $monitor( formatstring { , varID } );
wire #(2) wire_with_2_clocks_delay;
                                                    $readmemb | $readmemh
wire wireID = expr { , wireID = expr } ;
                                                           (filenamestring, varID
reg regID ; reg [ range ] regID ;
                                                           [, start_address
reg [ range ] regID [ range ] ;
                                                           [, stop_address]]);
integer | real | time regID;
                                                    $finish:
bufif1 | xor | ... (out, in1, ...);
                                                    $dumpfile("filename");
Parallel Statement
                                                    $dumpvars(0 | 1 { , varID } );
initial sequential_statement
                                                    $dumpon; | $dumpoff;
always sequential_statement
assign [ # delay ] v = expr;
                                                    varID ::= regID | wireID
V ::= V[expr_{constant} [: expr_{constant}]] | \{V \{, V\}\} |
                                                    expr ::= expr Operator expr | Operator expr |
       wireID | portID
                                                           expr? expr : expr | { expr {, expr} } |
                                                            { expr { expr }} | varID | Konstante
```