## Implementation of the Datapath

IIT3004 Digital System 2019193015 박준하

### I. Goal

Write Verilog source code for Datapath and test it

## II. Implementation

### A. Datapath module

실제 구조와 같이 Register file module 과 Function unit module 을 sub module 로 구성하고 그 사이 wire, bus 들만 Datapath module 에서 작성하였다.

Control word 는 다음과 같이 wire 를 assign 하였다.

```
assign DA = CTRWRD[15:13];
assign AA = CTRWRD[12:10];
assign BA = CTRWRD[9:7];
assign MB = CTRWRD[6];
assign FS = CTRWRD[5:2];
assign MD = CTRWRD[1];
assign RW = CTRWRD[0];
```

## i. Register file module

DAtemp 와 RWtemp Register 를 두어 다음 Clock 에서 실행될 때에도 원하는 register 에 작성할 수 있도록 하였다.

ii. Function unit module

Arithmetic module 과 Logic module 을 하나의 case statement 로 구현하였다.

## B. Testbench module

i. Target Instruction

Micro- operation	DA	AA	ва	МВ	FS	MD	RW
$R1 \leftarrow R2 - R3$	R 1	R2	R3	Register	$F = A + \overline{B} + 1$	Function	Write
$R4 \leftarrow sl R6$	R4	_	R6	Register	$F = \operatorname{sl} B$	Function	Write
$R7 \leftarrow R7 + 1$	R7	R7	_	Re gister	F = A + 1	Function	Write
$R1 \leftarrow R0 + 2$	R1	R0	_	Con stant	F = A + B	Function	Write
Data out $\leftarrow R3$			R3	Register	_	_	No Write
$R4 \leftarrow Data in$	R4			_	_	Data in	Write
$R5 \leftarrow 0$	R5	R0	R0	Register	$F = A \oplus B$	Function	Write

### 1. Corresponding stimulus

```
#PERIOD CTRWRD = 16'b0010100110010101;
#PERIOD CTRWRD = 16'b10000011001111001;
#PERIOD CTRWRD = 16'b11111110000000101;
#PERIOD CTRWRD = 16'b00100000010010010;
#PERIOD CTRWRD = 16'b0000000110000000;
#PERIOD CTRWRD = 16'b1000000000000011;
#PERIOD CTRWRD = 16'b10100000000111001;
```

### ii. Additional instruction

Overflow detection 을 확인하기 위해 다음과 같은 instruction 을 구성하였다.

R0 <- Data in, Data in: Oxefff R1 <- Data in, Data in: Oxeffe R2 <- R0+R1

1. Corresponding stimulus

#PERIOD Din = 16'hefff;
CTRWRD = 16'b000000000000011;
#PERIOD Din = 16'heffe;
CTRWRD = 16'b001000000000011;
#PERIOD CTRWRD = 16'b0100000010001001;

# C. Overall process (Source code 는 따로 첨부하였습니다.)

1. @posedge CLK (Register File unit)

DAtemp 값을(이전 Clock 의 DA)이용하여 bus D 의 값을 register 에 쓴다.(RW 에 따라 쓸지 말지 결정)

이후 조건을 이용하여 이번 Clock 의 DA 와 RW 를 temporary register 에 불러들인다.

그리고 AA, BA 로 Register 로부터 값을 읽어오도록 하였다.

- 2. MB 값을 보고 Constant input 을 받을지 선택한다.(Datapath module)
- 3. busA, busB의 값으로 Functional process 를 수행한다. 그 값을 output register 에 쓴다.(Function Unit module)
- 4. output register 의 값과 Carrier 를 이용하여 V, C, N, Z 를 계산한다(Function Unit module)
- 5. MD 값을 보고 output register 의 값과 Data in 중 어느 값을 받을지 선택하고 busD 에 불러들인다.(Datapath module)

# III. Result

<b>\$</b> 1 ₹															
◆ CLK															$\neg \Box$
RESET															
<b></b> → DA			3'd7		3'd0	3'd4	3'd5	3'd0	3'd1	3'd2					
<b>⊞</b> - <b>→</b> AA			3'd7	3'd0											
<b>-</b> → BA			3'd0			3'd0				3'd1					
<b>-</b>	4'd5	4'd14	4'd1	4'd2	4'd0		4'd10	4'd0		4'd2					
<b>⊞</b>															
◆ MB															
	16'd2	16'd0	16'd7	16'd0						16'd61439					
-→ Dout	16'd3	16'd6	16'd0	16'd2	16'd3	16'd0				16'd2	16'd61438				
<b>II</b> III Din								16'd61439	16'd61438						
♦ MD															
♦ RW															
<u>=</u>	16'd2 16'	16'd0 1	16'd0 1	16'd0 1	16'd0 16'd2	16'd2 16'	16'd0 1	16'd0 1	16'd614	16'd614	16'd614	16'd61439	6'd61438 16	d57341 16'd	3 16'd18
<b>₫-</b> ◆ [0]									16'd61439						
<b>₫-</b> ◆ [1]		16'd65535			16'd2					16'd61438					
<b>₫-</b> ◆ [2]											16'd61441	16'd57341			
<b>₫-</b> ◆ [3]															
<b></b>			16'd12				16'd18								
<b>±</b> - <b>♦</b> [5]								16'd0							
<b>₫-</b> ◆ [6]															
<b>₫-</b> ◆ [7]				16'd8											
+- status_bits	4'd6	4'd4	4'd0		4'd1					4'd2	4'd6				
<b>→</b> ∨															
👍 C															
♠ N															
👍 Z															
<b>—</b>															

편의를 위해 Register 를 reset 하고 초기값을 대입하는 부분은 잘라냈다.

(각 Register 의 초기값 R0 = 0, R1 = 1, ··· R7 = 7)

기대한 바와 같이 모두 잘 동작하는 모습을 볼 수 있다.