


Diseño de la ruta de datos y control


Diseño del nucleo del MIPS con las siguientes instrucciones:


- Referencia a memoria: LW, SW
- · Aritmético-lógicas: ADD, SUB, AND, OR, SLT
- · Saltos: BEQ, J


Pasos:


- 1) Enviar el PC a memoria para traer la instrucción
- 2) Leer uno o dos registros usando los campos de la instrucción Los otros pasos difieren según el tipo de instrucción Todos usan de alguna manera la ALU:
 - Ref. a memoria: cálculo de la dirección efectiva
 - Arit-lógicas: según el código de operación
 - Saltos: para comparación (BEQ)




























señal	efecto a 0	efecto a 1
MemRead	nada	El contenido de la memoria en l dirección dada es copiado en la salid de datos
MemWrite	nada	El contenido de la memoria en la dirección dada es escrito por el dato de entrada
ALUSrc		El segundo operando de la ALU vien- de los 16 bits bajos de la instrucción extendidos en signo
RegDst	El número de registro de destino proviene del campo Rt	El número de registro de destino proviene del campo Rd
RegWrite	nada	Habilitación de escritura del registro de escritura
PCSrc		El PC es reemplazado por la salida de sumador que computa la dirección destino
MemtoReg	EL valor a guardar en el registro de destino proviene de la ALU	EL valor a guardar en el registro d destino proviene de la memoria d datos





Análisis de rendimiento de la implementación

Considérese la tabla de tiempos siguiente (en nanosegundos):

	IF .	ID	EX	MEM	WB	Total
Lw	10	5	7	10	5	37
Sw	10	5	7	10		32
Add	10	5	7		5	27
Sub	10	5	7		5	27
And	10	5	7		5	27
Or	10	5	7		5	27
Slt	10	5	7		5	27
Beq	10	5	7			22
J	10	5	17			22 16

Análisis de rendimiento de la implementación

Observación: Por ser de ciclo único, todas las instrucciones tardan lo mismo: 37 ns.

CPI estático:

$$(37+37+37+37+37+37+37+37) / 9 = 37$$
 ns.

CPI dinámico:

$$(3 * 37ns + 1000 * [5 * 37ns]) / 5003 = 37ns$$

- Se calcula respecto de código
- En el ejemplo se ejecutan 5003 inst.
- El ejemplo itera 1000 veces

	ADDI	\$2, \$0, 1
	ADDI	\$5, \$0, 5
	ADDI	\$10, \$0, 4004
Ciclo:	LW	\$1, base_B(\$2)
	MUL	\$1, \$1, \$5
	SW	\$1, base_A(\$2)
	ADDI	\$2, \$2, 4
	BNE	\$2, \$10, ciclo

Inconvenientes de la implementación de 1 ciclo

- Se debe respetar el tiempo de la instrucción que mas tarde para fijar el ciclo de reloj
- Desperdicio de tiempo para instrucciones que tarden menos
- En implementaciones con cientos de instrucciones: demoras grandes
- Duplicación de componentes de igual o similar funcionalidad
- Imposibilidad de reusar componentes inactivos en un ciclo

18