智能仿核信号发生器

硬件实现方案

依据文档	主办方《智能仿核信号发生器》竞赛题目及评分标准
预算目标	设备本体约 1000 元人民币
方案版本	评分标准修订版 · 2026-07-23

工程实现、采购预算与验证路径

版本：V1.1（按主办方正式评分标准修订） 日期：2026-07-23 预算口径：设备本体原型 BOM，目标约 1000 元人民币；不含电脑、示波器、焊接工具和人工。

1. 结论与推荐路线

推荐采用“STM32F407 控制与人机界面 + GW2A-18 FPGA 实时波形引擎 + AD9767 双通道 14 bit/125 MSPS DAC + THS3092 双通道宽带输出级”的混合架构。为规避 Tang Nano 20K 的 IO 数量风险，首版明确采用 AD9767 **单口交织模式**：FPGA 以 100 MSPS 交替发送 A/B 数据，DAC 内部分离后每通道更新率为 50 MSPS（20 ns/点）。这仍可为 1 µs 脉冲提供 50 个采样点，并使双通道只占用 14 bit 数据总线及少量控制线。STM32 只负责显示、按键/旋钮、USB 通信、参数管理和预置核素选择，因此不会因界面刷新或文件传输破坏波形时序。

目标样机按**双通道全功能**装配：CH1、CH2 均具备独立事件调度、波形参数、能谱、噪声和 0–5 V 高阻模拟输出。典型采购预算为889元，BOM采购上限990元，并设置整机1000元硬上限。CH2 不再作为可删减项；模拟级先验证 CH1，再按同一冻结电路复制 CH2，以锁定评分标准中的双通道创新分。

1.1 主办方评分对标与当前得分判断

评分必须区分“方案成熟度”和“实物实测分”。在尚无完整样机、示波器截图、统计报告和8小时运行记录时，作品展示60分不能按设计承诺计为已得分。当前仅按方案文本作桌面评审，估计 **27–32/100**：技术方案约24–26/30，答辩准备度约3–6/10；若按本修订版完成样机并通过全部测试，目标为 **88–94分**。这不是已取得分数，也不是主办方预评分。

评分项	分值	当前可确认	本版补强与目标
电路设计、器件、信号完整性	10	7–8	三块自制双层载板、100 MHz短路径、回流/串阻/STA与板间测试闭环，目标9–10
软件算法	15	13–14	单/双指数、泊松、alias、RMS噪声给出位准确模型与统计验收，目标14–15
创新性	5	4	双通道全功能装配、PILEUP/NON_OVERLAP、自动证据报告，目标5
基础功能实测	25	0（无实测证据）	新增50 kHz专项测试、FWHM模式、1%FS噪声步进和逐项截图，目标23–25
高级功能实测	25	0（无实测证据）	256/1024道重建、Am-241/Cs-137/Co-60、Co-60双峰及泊松检验，目标22–25
可靠性与波形质量	10	0（无实测证据）	失真/抖动/杂散、串扰、温升和8小时运行证据，目标8–10
现场答辩	10	3–6（仅材料准备度）	用“要求—测试—原始数据—结论”证据索引组织答辩，目标8–10

2. 题目需求转化为工程指标

题目要求	工程化定义	实现方法	验收标准
单/双指数衰减脉冲	支持 **A·exp(-t/τd)** 与 **A·(exp(-t/τd)-exp(-t/τr))**，参数由上位机设置	FPGA Q1.23 定点递推，每通道 50 MSPS	示波器拟合 τ 误差 ≤5%
上升和衰减时间可设	τr、τd 分别设置；0.05–50 µs 与 0.1–100 µs 仅为[工程假设]	上位机计算递推系数并下发	赛方确认范围内典型点和边界点均可复现
间隔符合泊松过程	事件间隔服从指数分布，均值 10 µs–10 ms	32 bit PRNG + **-ln(U)/λ** 查表/分段近似	间隔直方图/卡方检验通过
幅度 0–3.3/5 V、步进 0.1 V	高阻负载下 0–5.0 V，可选 3.3 V 满量程	DAC 数字缩放 + 模拟增益校准	各档误差 ≤5%，目标 ≤2%
宽度 1–100 µs，步进≤1 µs	竞赛模式按FWHM定义；高级模式可直接设置τr/τd	单指数用 **τd=FWHM/ln2**；双指数由上位机数值求解τ组合并下发	1/2/10/50/100 µs实测FWHM误差≤5%
周期 10 µs–10 ms	定周期模式为周期；泊松模式把"周期"解释为平均间隔[待赛方确认]	64 bit 时间戳事件调度器	平均值误差 ≤2%
最大重复频率≥50 kHz	每通道周期模式至少稳定输出50 kHz，设计目标100 kHz	10 µs最小周期对应100 kHz事件调度；50 MSPS下每周期500点	1 µs脉宽、20 µs周期连续输出≥60 s，无丢脉冲；另测10 µs周期
高斯白噪声 0–20% FS，步进≤1%	参数口径固定为输出端实测RMS/满量程；0–20%，1%步进	12路均匀PRNG求和；RMS校准LUT、基线和包络检查	全部21档RMS误差≤10%，直方图近似正态且PSD无离散杂散
256/1024 道能谱	每道计数作为离散概率质量函数	MCU/PC 建 alias 表，FPGA O(1) 抽样	输出幅度直方图与输入谱一致
内置 Am-241、Cs-137、Co-60	内置理想峰模板并允许导入实测谱；K-40 作为扩展	固件 Flash 存至少4组1024道模板	可脱机选择；Co-60重建直方图显示双峰
显示当前输出	显示通道、核素/文件、幅度、τ、平均间隔、噪声、运行状态	2.8 英寸 SPI TFT	关键状态一屏可见


重要解释：题目同时给出最小周期 10 µs 和最大脉宽 100 µs，两者组合会发生脉冲重叠。设备因此提供两种模式：**PILEUP** 允许脉冲线性叠加并饱和限幅，更接近高计数率探测器；**NON_OVERLAP** 在前一脉冲结束后再开始计时，便于单脉冲测量。报告不把"禁止重叠"伪装成严格泊松过程。

3. 三类候选架构比较

方案	核心组成	预算	优点	主要缺点	结论
A 国产优先	GW2A-18 FPGA + CH32/STM32 兼容 MCU + 国产高速 DAC/运放	700–900 元	供应链自主、成本低	国产 100 MSPS 双 DAC 的资料、模块和验证生态不如 AD9767；模拟风险高	备选，适合二版降本
B 海外主流	Artix-7/STM32H7 + AD9767 + TI 高速运放	1300–2200 元	工具和参考设计成熟	超出预算，FPGA 板成本较高	不采用
C 混合折中	国产 Gowin FPGA + STM32F407 + AD9767 + THS3092 + 多双层板	典型889元、BOM上限990元	实时时序、双通道潜力和模拟性能兼顾，开发板/模块易买	跨供应商接口联调；CH2 需通过门控	推荐

纯 MCU + 内置 DAC 方案不推荐作为最终参赛机。它能快速演示低速脉冲，但内部 DAC 常见更新率和 DMA 抖动难以对 1 µs 脉冲、实时噪声、双通道并发给出足够裕量，后期很可能返工。

4. 系统框图



控制平面和实时平面物理分离：STM32 配置一组影子寄存器，FPGA 只在“提交”命令后的事件边界原子切换参数，避免半帧更新造成畸形波形。交织模式固定为 **A0,B0,A1,B1…**，FPGA 输入字时钟 100 MHz，每个 DAC 的更新率 50 MHz；若实测模块 MODE/SELECT 逻辑与原厂参考不同，以模块原理图为准，不在未核对前接线。

4.1 多双层板物理分区

“多双层板”特指A/B/C三块**自制载板/功能板**采用双层工艺；Tang Nano 20K开发板和AD9767商购模块属于成品子模块，其内部PCB层数不由本项目控制。因此本方案不能声称“系统内所有PCB均为双层”，而是“所有自制PCB均为双层”。若赛方要求每一块PCB均为双层，则必须改为裸芯片自研，成本与进度需重新评估。

双层板	集成内容	关键约束	板间接口
A：数字/DAC核心载板	Tang Nano 20K模块、AD9767模块、100 MHz时钟、源端串阻、DAC负载/一级重构、FPGA调试点	100 MHz路径只在A载板及两个模块连接器内；低矮插座、相邻地针、顶层短直、底层连续地	MCU SPI/IRQ、终端后的低阻差分电压、5 V/3.3 V、地
B：模拟输出板	THS3092、2.5 V基准、可配置重构/匹配网络、保护、BNC CH1/CH2	低阻差分输入到运放反馈网络最短；模拟电源入口二次滤波；热源留铜	两路低阻差分电压、±12 V、控制、至少4根地针
C：控制/电源/UI板	STM32F407、USB、TFT/旋钮、12 V保护、5 V与±12 V电源	开关电源和屏排线远离A/B板；电源按星形分配	MCU SPI/IRQ、各电源轨、PG/板卡在位、地

三块自制板采用1.6 mm、1 oz、常规6/6 mil双层工艺。A板上两个商购模块使用低高度连接器，100 MHz数据/时钟总路径目标小于80 mm、连接器桩线小于5 mm，每4根数据至少配置1根邻近地回流针；实际长度以模块引脚表和布局后报告为准。A板与B板间只传输已由25 Ω负载终端的低阻差分电压，连接目标小于30 mm，每对信号旁配置地针，不使用长杜邦线或无屏蔽排线。C板与B板保持距离，buck电感不得位于运放或BNC下方。

4.2 IO 与时序门控

首版接口预算为：数据 D[13:0] 14 根、输入字时钟 1 根、交织选择/写控制 2–4 根、复位/模式 2 根、MCU SPI/握手 5 根，总计约24–26根。单口交织是**首选而非已冻结事实**：必须按所购模块原理图核对MODE、SELECT/IQWRT、时钟沿及引出脚，并通过A/B固定码测试后通过Gate-DAC。若关键脚未引出，退路为在IO充足时改双口模式，或更换为引脚完整的AD9767模块。只有确认至少26根3.3 V可用IO且无复用冲突后才通过Gate-IO。

时序必须在 Gowin 工程中建立100 MHz generated/input clock、输出延迟和最大偏斜约束。FPGA、时钟与AD9767必须位于同一块数字/DAC双层核心板，高速并行总线禁止跨板；同组数据相对时钟长度差不超过8 mm、时钟线小于60 mm、数据线小于80 mm，尽量顶层直走且不换层，源端预留22–33 Ω串阻，底层保持连续地平面。未取得正的setup/hold裕量前，只允许50–80 MHz降频联调。

5. 关键器件与选型

模块	推荐	关键依据	替代	风险/处理
FPGA	Sipeed Tang Nano 20K（GW2A-LV18）	国内约 192 元；逻辑、DSP、PLL 和片上 RAM 足以运行双通道递推、PRNG、调度器	Tang Primer 20K；Artix-7 小板	确认扩展 IO 电压与 100 MHz 时序；冻结工具版本，避免临赛升级固件
控制 MCU	STM32F407VET6 开发板	USB FS、SPI、SDIO、足够 Flash/RAM，生态成熟	CH32V307；STM32H743	与 FPGA 仅做控制通信，不参与逐点波形，降低实时风险
DAC	AD9767 模块，双通道 14 bit、125 MSPS	官方状态为 Production；双通道同步；14 bit 远高于 0.1 V 步进需求	AD9765 12 bit；AD9708 两片	模块排针定义不统一，采购前索取原理图；数字接口需做 100 MHz 时序约束
输出运放	THS3092D 双运放	±5–±15 V，典型 145 MHz 带宽、5700 V/μs、±250 mA，适合 0–5 V 快脉冲缓冲	THS3091×2；低成本时用 OPA2677 并重新验证	电流反馈放大器对反馈阻值和布局敏感，必须照数据手册推荐值验证稳定性
显示	2.8 英寸 320×240 ST7789 SPI TFT	接口简单、成本低、足以显示当前参数	ILI9341 SPI TFT	刷屏限速 10 Hz，避免数字噪声耦合到模拟输出
时钟	100 MHz 低抖动有源晶振	FPGA 和 DAC 同源，便于同步	125 MHz 晶振	与 DAC 时序按源同步约束，时钟线短且连续参考平面
电源	12 V/3 A 适配器 + 5 V buck + ±12 V 3–5 W 模块	数字与模拟分轨；高阻 0–5 V 有摆幅裕量	双路实验电源（调试期）	50 Ω 满幅不作基础承诺；DC/DC 需 LC/π 滤波并测频谱

器件依据与采购参考（价格会变动，2026-07-14 下单前复核）：

- AD9767 官方产品页与最新 Rev.G 数据手册：https://www.analog.com/en/products/ad9767.html
- AD9767 官方 PDF：https://www.analog.com/media/en/technical-documentation/data-sheets/ad9763_9765_9767.pdf
- AD9767 原厂页面标记为 Production，125 MSPS、14 bit、双通道；国内成品模块检索价约 199 元：https://tao.hooos.com/search?w=ad9767
- Tang Nano 20K 国内价格参考约 192 元：https://tao.hooos.com/goods_B9ZPJMeS6t8dKvk6w9uppgHrte-nMYPPWFxpNDPWj5hz.html
- THS3092 官方页/数据手册：https://www.ti.com/product/THS3092 与 https://www.ti.com/lit/ds/symlink/ths3092.pdf
- AD9767 双通道模块参考设计说明：https://www.alinx.com/public/upload/file/AN9767_UG.pdf
- 核数据参考：内置竞赛必演示模板为 Am-241、Cs-137、Co-60，其中 Co-60 必须呈现双高斯峰；K-40 作为扩展模板。峰位应在软件数据文件中记录来源与版本，模板用于电子学仿真，不代表具体探测器完整响应。

6. 模拟输出级设计约束

AD9767 是差分电流输出 DAC。第一版优先购买带负载电阻和标准排针的 AD9767 模块以降低焊接风险，但不要直接假设模块可输出 0–5 V。输出小板完成以下功能：

1. AD9767 的 RSET 初值取1.91 kΩ，使 **IOUTFS≈32×1.2V/RSET≈20 mA**；每个互补电流输出接25 Ω、0.1%、低感负载，得到约0–0.5 V互补电压。RSET、25 Ω负载及一级共模/重构器件必须放在A板且紧靠DAC模块出口，禁止把高阻电流节点跨A/B板传输。A→B只传输已终端的低阻差分电压。
2. 每路使用差分转单端关系 **VOUT=VBASE+G×(VA　VB)**。初始 **VBASE=2.5 V**、**G=5**，于是约　0.5…+0.5 V 差分映射为 0…5 V。THS3092 电流反馈级以数据手册增益 5 的推荐反馈量级为起点：Rf≈715 Ω、Rin≈143 Ω，四电阻比值使用 0.1% 匹配网络；最终值须经 SPICE、稳定性和实板阶跃测试冻结。
3. 2.5 V 基线由低噪声基准加缓冲产生；上电/掉电时必须保证输出不会先失控到满幅。数字校准处理增益和偏置，模拟电路保证电压余量。
4. BNC 前串 49.9 Ω 为可选配置。**正式承诺仅为高阻负载下 0–5 V。** 50 Ω 端口要得到 5 V，源端约需 10 V/100 mA，必须另做 THS3092 输出摆幅、SOA、持续占空比和温升验证；未通过前只作为扩展，不写入基础达标项。
4. 每路设置肖特基钳位/低电容 TVS、100 kΩ 泄放和测试点。保护器件电容不得显著拖慢 1 µs 脉冲。
5. 量产前在 0.5、1、2、3.3、4、5 V 六点测量，拟合每路 **Vout = gain·code + offset**，系数存 MCU Flash。
6. 重构滤波器首版采用可改值的二阶Bessel低通，截止频率15–20 MHz，置于A板终端后或B板输入端但必须紧邻接口；通过1 µs脉冲上升时间、过冲与50 MHz镜像抑制实测冻结，不在验证前锁死阻容值。

建议默认对外规格写成“0–5 V，高阻负载；50 Ω负载下约减半，满幅补偿为待验证扩展”。参数组合执行包络检查：幅度验收使用基线0 V、噪声关闭；噪声验收使用基线2.5 V、脉冲关闭或小幅脉冲，并在扣除直流基线和确定性模板后计算RMS。除20%FS噪声独立演示允许受控截断并披露统计失真外，若预测的确定性峰值加3σ超过0–5 V，设备拒绝启动或提示自动降幅，不能只靠事后LUT掩盖削顶。

7. 数字波形引擎

每个通道包含独立事件调度器、能谱抽样器、脉冲递推器、噪声发生器、饱和加法器和 DAC 格式化器。

- 单指数：**y[n+1] = αd·y[n]**，其中 **αd = exp(-Ts/τd)**。
- 双指数：并行计算 **ed[n]** 与 **er[n]**，输出归一化后的 **A·(ed-er)**；上位机预计算峰值归一化，减少 FPGA 除法。
- 时间参数采用两种互斥模式：直接时间常数模式由用户设置**τr、τd**并只读显示所得FWHM；竞赛宽度模式由用户设置FWHM和形状比**r=τr/τd**（默认0.2，要求**0<r<1**），再数值求解时间常数。单指数的FWHM定义为从**t=0**峰值到下降半高点的等效半高宽。

- 泊松事件：均匀随机数 U 经分段 **-ln(U)** LUT 得到间隔，再乘以平均间隔。为避免 0，U 限制在 **(0,1]**。
- 能谱抽样：上位机把 256/1024 道计数归一化并构造 Vose alias 表；FPGA 每个事件一次 O(1) 抽样，再映射为幅度码。
- 高斯噪声：每通道配置12个独立32 bit PRNG状态生成同周期均匀量，求和减均值近似标准高斯；泊松间隔和alias抽样另用独立状态，合计每通道至少14个状态。所有状态使用不同非零种子/多项式并做跨流相关、短周期和全零锁死测试；输出按0–20%FS RMS、1%FS步进缩放。
- 多脉冲堆积：保留 8–16 个活动脉冲状态，或采用线性系统递推累积；超过资源上限时置 **PILEUP_OVERFLOW** 状态并计数。
- 限幅：最终使用 18–20 bit 累加，舍入到 14 bit；负值钳位 0，正溢出钳位 16383，屏幕显示削顶率。

8. 接口与信号规划

接口	信号	电平/速率	方向	约束
PC–MCU	USB CDC	USB 2.0 FS	双向	USB 口加低电容 ESD；信号地保持连续，屏蔽壳到机壳/地用 0 Ω/RC 选配验证
MCU–FPGA	SPI + READY/IRQ	3.3 V，建议 20 MHz	双向	帧 CRC32；大数据分块；READY 流控
FPGA–DAC	D[13:0], CLK/SELECT/WRT/MODE（单口交织）	3.3 V CMOS，输入字 100 MHz；每 DAC 50 MSPS	输出	先核对模块原理图；长度/串阻/建立保持按 Gate-IO；禁止默认当作双口布线
MCU–TFT	SPI	3.3 V，≤40 MHz	输出	与模拟区隔离；背光 PWM 频率避开关注带宽
调试	SWD、FPGA JTAG、UART	3.3 V	双向	全部留测试点和防呆接口
模拟输出	BNC CH1/CH2	0–5 V 高阻	输出	可选 49.9 Ω 源端匹配；低电容保护；明确负载模式

9. 电源树与功耗预算

电源轨	来源	主要负载	估算功率	设计余量/措施
12 V 输入	12 V/3 A 适配器	全机	最大 36 W	保险丝、反接 MOS、TVS、总开关
5 V 数字	12→5 V/3 A buck	FPGA 板、MCU 板、DAC、屏	7–10 W	预留 30%；DAC 前再 LC 滤波
3.3 V 数字/模拟	板载 LDO 或独立低噪声 LDO	IO、参考、小信号	1–2 W	模拟 3.3 V 与数字 3.3 V 磁珠分隔
+12/ 12 V 模拟	隔离/反相 DC/DC + LDO/LC	THS3092 输出级	1–4 W，随负载变化	每路 100 nF + 4.7 µF 去耦；验证满幅 50 Ω 温升

每块双层板的底层尽量保持连续、完整地平面，不在高速总线、DAC差分输出和运放反馈回路下切割地。板间连接器按信号-地-信号或成组地针设计，数字/DAC板与模拟板之间至少配置4根并联地针，禁止用单根细地线承担高速回流。±12 V经成对电源/地针送入模拟板，并在板入口再次滤波。三块板先分别单板测试，再短距离刚性连接联调。

10. PCB、结构与装配

- 采用三块标准双层板：A数字/DAC核心板、B模拟输出板、C控制/电源/UI板，不再使用单块多层底板。
- A板顶层布置FPGA、时钟和DAC并完成100 MHz总线；底层尽量整面铺地，高速线不跨板、不跨地缝、不在其下方走电源。
- A板与B板用短刚性连接器传输DAC互补输出；每组信号邻近地针，连接长度目标小于30 mm，禁止长杜邦线。
- B板THS3092反馈网络紧贴引脚，反相节点不铺大铜；BNC靠板边布置，CH1/CH2尽量对称。
- C板集成STM32、USB、TFT和开关电源；buck与屏幕排线远离B板，电源按星形路径分别送往A/B板。
- 三板底层地平面通过连接器多地针低阻互连；机壳地/USB屏蔽壳到信号地采用0 Ω/RC选配。
- 各板预留板卡ID/在位、PG、电源轨、DAC时钟/码流、运放输入/输出和通信测试点。
- 装配顺序为C板电源空载、A板数字/DAC、B板单通道模拟、三板整机、CH2复制。

11. BOM 与 1000 元预算

项目	最低/典型/采购上限	典型小计	备注
Tang Nano 20K FPGA 板	185/200/210	200	上限报价超过 210 元则换店或 Tang Primer 二手/借用
STM32F407VET6 控制板	55/65/75	65	含 USB/调试接口
AD9767 双通道模块	180/199/215	199	必须索取模块接口/原理图；超过 215 元不下单
THS3092、2.5 V 基准、匹配网络、散热/功率电阻	90/110/125	110	覆盖可复核的模拟级，不把散热藏入杂项
2.8 英寸 ST7789 TFT	30/40/45	40	不强制触摸
适配器、buck、±12 V、滤波、100 MHz 时钟	65/80/90	80	时钟与滤波已显式计入
三种双层PCB（数字/DAC、模拟输出、控制/电源/UI）	60/80/95	80	每种5片小批打样摊销
BNC、旋钮、板间连接器、铜柱、简易外壳	55/70/85	70	先满足安全与展示，不追求精加工
运费、焊接耗材、备用/保护器件	35/45/50	45	不含人工和示波器
合计	**755/889/990**	**889 元**	BOM上限990元，整机硬上限1000元

采购执行以889元为目标，BOM上限990元，相对整机预算保留111元价格/返工余量。若报价接近1000元，降本顺序为使用简易亚克力面板、借用现有适配器、缩小TFT或减少非关键备用件；**不删减CH2**，也不削减时钟、保护、匹配网络、各板连续地平面或板间地针。

12. 分阶段实现路径

周次	硬件里程碑	可交付物	退出条件
第 1 周	接口冻结、采购开发板/DAC/屏	原理框图、引脚表、BOM	DAC 模块原理图/接口已确认
第 2 周	FPGA→DAC 固定码/斜坡/正弦	0–1 V 原始输出波形	100 MHz 交织字流、A/B 各 50 MSPS 无时序错误
第 3 周	单指数/双指数和事件调度	CH1 数字波形	1/10/100 µs 三点可复现
第 4 周	THS3092 单通道输出级	0–5 V CH1	六点幅度误差目标 ≤2%
第 5 周	MCU、TFT、USB、旋钮联调	可脱机操作样机	屏幕状态与真实输出一致
第 6 周	双通道、噪声、能谱	双通道整机	通道独立、串扰和削顶可测
第 7 周	三块双层PCB、板间连接和机箱整改	工程样机	单板与整机连续运行8 h无异常
第 8 周	全指标验收和演示脚本	记录表、演示视频素材	测试报告全部闭环

13. 验证计划

阶段	测试	方法	通过标准
EVT	T01 DAC 时序	ILA/逻辑分析仪 + STA 报告	100 MHz输入字流setup/hold裕量为正；A/B各50 MSPS无串位
EVT	T01B 双层板/板间完整性	示波器测时钟、地弹、DAC差分输出；插拔/轻摇连接器	无串码、无间歇复位；振铃不导致幅度/时序超限
EVT	T02 幅度/基线	示波器高阻输入测基线与 0.5–5 V 六档	误差 ≤5%，目标 ≤2%；基线偏差可校准
EVT	时间参数	拟合上升、衰减和窗口宽度	τ、宽度误差 ≤5%
EVT	T04 噪声	20 MHz测量带宽下自动扫0–20%FS全部21档，每档采样≥10^6点；扣除基线/模板后算RMS、偏度、峰度、PSD、削顶率	每档RMS误差≤10%，无明显离散谱线；20%点的截断与分布偏差单列
EVT	T11 最大重复频率	CH1/CH2同时设不同幅度/FWHM并以20 µs周期运行60 s；再测10 µs周期	两路同时50 kHz无丢脉冲；记录外部/内部计数、串扰、相对时延；100 kHz仅作裕量
DVT	泊松随机性	采集 ≥10^4 个间隔，卡方/KS 辅助检验	p 值建议 >0.05；同时报告样本量和分箱法
DVT	能谱	采集 ≥10^5 个峰值，重建 256/1024 道直方图	与导入概率的卡方/距离指标达标
DVT	双通道	独立参数、同步触发、串扰	一路满幅时另一路串扰目标 <1% FS
DVT	T08 模拟稳定/SOA	过冲、稳定时间、15–20 MHz重构滤波、供电纹波、高阻与50 Ω、不同占空比、温升	高阻无振荡、过冲<5%；关闭注入噪声时输出底噪目标<2 mVrms；8 h器件温度<70℃；50 Ω扩展通过后才宣传
DVT	异常	USB 拔插、断电、错误文件、极端参数	不输出失控满幅；错误可见且可恢复
PVT	重复校准	3 台或多次装配复测	校准流程 ≤10 min/台，结果可追溯

验收时同时保存原始 CSV、示波器截图和软件统计报告。只展示“看起来像指数分布”的截图不够，必须保留检验参数、自由度、显著性水平和样本数。

14. 风险与对策

风险	等级	影响	对策/验证节点
AD9767 模块接口/输出电路与卖家描述不一致	高	无法直连或输出幅度不符	采购前索取原理图；第 1 周确认；预留自制转接板
100 MHz 并行总线时序不收敛	高	毛刺、码错	FPGA与DAC同板、底层连续地、源端阻尼、IO约束、ILA斜坡码测试
双层数字板回流路径受破坏	高	地弹、串扰、时序裕量下降	高速总线顶层直走、底层整面地，执行布局与波形评审
板间连接器接地不足或松动	高	基线跳变、振铃、间歇故障	多地针、短刚性连接、防呆锁定，执行摇动/插拔测试
THS3092 输出振荡或过热	高	幅度失败、器件损坏	严格按推荐反馈阻值；先高阻后 50 Ω；示波器看振铃并测温
真实核素“完整能谱”定义不清	高	演示效果与评委预期不同	内置理想峰模板 + 可导入实测 1024 道谱；界面明确“理想峰/实测谱”
泊松模式与脉宽产生重叠	中	波形削顶、统计偏差	PILEUP/NON_OVERLAP 双模式；显示削顶和溢出计数
伪高斯发生器有相关性/杂散	中	噪声考核失败	多项式独立、不同种子；PSD/自相关验证；必要时离线噪声表
价格和交期波动	中	超预算/延期	先买FPGA、DAC、运放；CH2可在联调后装配，但决赛版本必须装配验收
屏幕/开关电源耦合模拟噪声	中	基线纹波	分区、LC、刷屏限速、关屏对比测试

14.1 题目—测试追踪矩阵

题目指标	验证编号	主要证据
单/双指数、上升/衰减可调、宽度 1–100 µs	T03	示波器 CSV、拟合曲线、参数误差表
幅度 0–3.3/5 V、0.1 V 步进、精度 ≤5%	T02	高阻六点校准与逐 0.1 V 扫描摘要
周期 10 µs–10 ms、泊松间隔	T05	原始间隔样本、分箱、自由度、p 值
最大重复频率≥50 kHz	T11	60 s脉冲计数、示波器周期统计、丢脉冲计数器
0–20% 高斯白噪声，1%步进	T04	全部21档输出端RMS、测量带宽、直方图、PSD、削顶率和校准LUT版本
256/1024 道自定义能谱	T06	输入谱、alias 表校验、输出幅度直方图
Am-241/Cs-137/Co-60（Co-60双峰）	T06/T09	模板版本、来源、输出直方图与双峰拟合；K-40作为扩展
双通道独立输出（加分）	T01/T01B/T07/T08	交织时序、独立参数、串扰、模拟稳定和温升
显示当前信号	T10	屏幕状态与设备寄存器/实际输出一致性记录

15. 已确定、待确认与高风险门

已确定：双通道AD9767、FPGA负责逐点波形、MCU负责界面与通信、0–5 V高阻为首要验收口径；硬件采用A/B/C三块自制双层载板并搭载商购子模块，典型预算889元、BOM上限990元且整机硬上限1000元。100 MHz单口交织、每通道50 MSPS是首选路径，须通过Gate-DAC后冻结。

待确认（不阻塞原型）：评委是否要求 50 Ω 端接下仍达到 5 V；“周期”在泊松模式下是否指平均间隔；内置核素需要理想光电峰还是某种探测器的完整响应；允许的上升/衰减时间范围。负责人为参赛团队，最晚在第 2 周向指导教师/赛方确认。

高风险门：未完成Tang Nano IO/Bank表、数字/DAC双层板回流审查和正的STA裕量前不冻结高速接口；未取得AD9767模块资料前不画最终A板；三板连接器针脚、地针数量、板卡ID和上电顺序未冻结前不进入整机装配；THS3092 未完成单通道稳定性和温升测试前不复制 CH2；未验证统计指标前不宣称随机性达标。

16. 独立设计自检

- 架构：逐点实时路径不依赖 Windows、USB 或屏幕刷新，通过。
- 电气：高速 DAC 为电流输出，已纳入 I/V、增益、负载和校准；模拟输出仍需实测后冻结。
- 可制造性：采用数字/DAC、模拟输出、控制/电源/UI三块标准双层板；各板底层连续地、板间多地针并具备测试点。
- 预算：典型889元，BOM上限990元、整机上限1000元；双通道为评分目标，不作为降本删减项。
- 验证：每项题目指标都有量化方法；统计检验与示波器测试均有闭环。