智能仿核信号发生器

软件实现方案

依据文档	主办方《智能仿核信号发生器》竞赛题目及评分标准
预算目标	设备本体约 1000 元人民币
方案版本	评分标准修订版 · 2026-07-23

工程实现、采购预算与验证路径

版本：V1.1（按主办方正式评分标准修订） 日期：2026-07-23
定位：软件为硬件服务，负责文件转换、配置、统计验证、显示与可追溯记录；实时逐点输出由 FPGA 完成。

1. 软件交付目标

软件系统分为三层：PC 上位机、STM32 固件和 FPGA RTL。上位机将 TXT/Excel 中的“能谱”或“逐点波形”转换为统一设备数据，完成参数配置、预览、导入、运行控制和统计验证；STM32 管理 USB、显示、按键、存储和参数事务；FPGA 向 AD9767 发送 100 MHz 单口交织字流，使两个 DAC 各以 50 MSPS 生成独立实时波形。

推荐技术栈：Python 3.11 + PySide6 + NumPy/SciPy/Pandas/OpenPyXL/PySerial；STM32CubeIDE + C/FreeRTOS（也可裸机事件循环）；Gowin EDA + SystemVerilog/Verilog；pytest + cocotb/iverilog 做自动测试。最终发布 Windows x64 独立安装包，用户无需安装 Python。

1.1 多双层板硬件依赖

软件按三块自制双层载板管理硬件：A为数字/DAC核心载板，搭载FPGA和AD9767商购模块；B为模拟输出板；C为控制/电源/UI板。商购模块内部层数不受本设计控制。100 MHz路径只允许经过A载板及低高度模块连接器，软件和固件不得假设该总线可跨A/B/C板延长。HELLO、GET_STATUS和SELF_TEST使用A/B/C板ID、版本、在位和PG状态进行兼容性与安全检查。

本方案硬件典型成本为889元，BOM采购上限990元，整机硬上限1000元。PC软件、STM32及FPGA开发采用免费或开源工具链，不另计软件许可费。

1.2 评分结论与软件补强重点

当前只有方案文件、尚无完整样机实测证据时，只能作桌面评审，估计 **27–32/100**：技术方案约24–26/30，答辩准备度约3–6/10；作品展示60分必须由示波器波形、原始CSV、统计报告和长期运行记录取得。按本修订版完成并验收后，整机目标为 **88–94分**。这不是已取得分数，也不是主办方预评分。软件侧直接负责把“功能存在”变成“可重复核验的证据”：

- 一键执行基础功能验收：单/双指数、0.1 V幅度步进、1 μs宽度步进、双通道同时50 kHz和0–20%FS全部21档RMS噪声。
- 一键执行高级功能验收：256/1024道导入、输出峰值重建、Am-241/Cs-137/Co-60模板、Co-60双峰拟合和泊松间隔检验。
- 每次测试生成包含配置快照、固件/FPGA/校准版本、样本量、原始数据哈希、图表和结论的PDF/HTML报告；不以界面预览图替代实测。

2. 功能分解

软件模块	必须功能	加分/增强功能	验收输出
文件导入	TXT、CSV、Excel；256/1024 道；错误行定位	自动识别分隔符/表头、单位映射	预览表和校验报告
文件转换	转成统一 SGEN 数据包；CRC32；分块发送	压缩、断点重传、版本迁移	可复现的 **.sgen** 文件
参数设置	波形类型、幅度、τr/τd、FWHM、周期/平均间隔、噪声RMS	CH1/CH2完全独立、参数模板	设备回读值与界面一致
核素仿真	Am-241、Cs-137、Co-60内置模板，Co-60双峰	K-40扩展、理想峰/实测谱切换	脉冲幅度直方图和峰拟合
实时控制	启动、停止、单次、连续、急停	同步触发、场景脚本	操作日志
统计验证	幅度误差、间隔直方图、卡方检验	KS 检验、PSD、自相关、HTML/PDF 报告	含样本量和 p 值的报告
固件/RTL	参数原子更新、波形生成、状态监控	双通道、堆积、削顶率	寄存器和协议测试通过

3. 文件模型：必须区分“能谱”和“波形”

题目中的 TXT 可能有两种语义，软件不能靠猜测混用。

3.1 能谱文件（SPECTRUM）

每行表示“道号/能量、计数或概率”。支持 256 或 1024 行；计数必须非负且总和大于 0。

```
# type=spectrum
# channels=1024
# x_unit=keV
# energy_full_scale_keV=2000
0,0
1,0
...
338,1542
339,8231
...
1023,0
```

导入后步骤：解析 → 单位/道数验证 → 缺失道处理 → 去除负值/NaN → 概率归一化 → 构造 alias 表 → 预览直方图 → 打包下发。若第一列是能量而非道号，使用线性或用户指定标定关系重采样到 256/1024 道。

3.2 逐点波形文件（WAVEFORM）

每行表示采样点时间与归一化幅度；软件重采样到设备每通道 50 MSPS 网格并量化为 14 bit。长度默认不超过 100 μs（5000 点/通道），超长文件必须明确截断或分段。

```
# type=waveform
# time_unit=us
# amplitude_unit=normalized
0.00,0.0000
0.01,0.0135
0.02,0.0268
...
99.99,0.0001
```

转换规则：时间严格递增；归一化幅度范围建议 0–1；插值默认线性，可选零阶保持；重采样后先预览再上传；超出 0–1 的数据默认报错，只有用户显式选择“裁剪”才限幅。

4. 统一 .sgen 数据格式

.sgen 是可归档的设备中间文件，推荐采用“小型 JSON 头 + 二进制数据区”，便于版本演进与批量发送。

```
MAGIC     4 B   "SGEN"
VERSION   2 B   0x0100
TYPE      1 B   1=spectrum, 2=waveform, 3=scene
CHANNELS  1 B   1 or 2
META_LEN  4 B   JSON 元数据长度
DATA_LEN  4 B   二进制数据长度
META      N B   UTF-8 JSON
DATA      M B   little-endian 数组/alias 表
CRC32     4 B   从 MAGIC 到 DATA 的 CRC32
```

元数据必须包含源文件 SHA-256、导入时间、原始道数/采样率、目标采样率、量化方式、满量程、电压标定版本和软件版本。这样演示异常时可以追溯“是哪一个文件、怎样转换、由哪个版本发送”。

5. PC–设备传输协议

USB CDC 上使用二进制帧，避免用易歧义的文本命令传输大数组。

```
SOF      2 B   0xA5 0x5A
VER      1 B   协议主版本
FLAGS    1 B   ACK_REQ / ACK / ERROR
CMD      2 B   命令号
SEQ      2 B   序号
LENGTH   4 B   payload 字节数，单帧建议 ≤1024
PAYLOAD  N B
CRC32    4 B   VER..PAYLOAD
```

命令	方向	功能	关键返回
HELLO	PC→MCU	协商协议/能力	固件、FPGA、A/B/C三块板版本/在位状态和通道数
GET_STATUS	PC→MCU	查询状态	运行、错误、削顶率、A/B/C板在位、各电源PG和温度
SET_PARAM	PC→MCU	写影子参数	参数校验结果、实际量化值
COMMIT	PC→MCU	原子提交	生效事件号/时间戳
DATA_BEGIN/CHUNK/END	PC→MCU	分块发送谱/波形	累计偏移、CRC、重传请求
START/STOP	PC→MCU	输出控制	状态回读
SELECT_PRESET	PC→MCU	选内置核素	模板 ID、版本、道数
READ_HIST	PC→MCU	读取事件统计	间隔/幅度直方图，可用于自检
SAVE/LOAD_PROFILE	双向	保存/载入设备配置	profile ID 和校验和

可靠性规则：所有写命令必须 ACK；SEQ 去重；大文件每块 CRC，结束时再做整体 SHA-256/CRC32；超时重发最多 3 次；连接断开时保持最后稳定输出或按配置安全停止，默认安全停止。

6. 上位机界面

主窗口采用五区布局，减少比赛现场切页：

1. 左侧“信号源”：内置 Am-241/Cs-137/Co-60（K-40扩展）、导入能谱、导入波形。
2. 中央“波形预览”：显示理想脉冲、噪声叠加预览、削顶提示。
3. 右侧“通道参数”：幅度、τr、τd、FWHM、周期/平均间隔、噪声RMS百分比、PILEUP/NON_OVERLAP；竞赛模式限制幅度步进≤0.1 V、FWHM步进≤1 μs、噪声步进≤1%FS。
4. 下方“设备状态”：连接、固件版本、FPGA 锁定、CH1/CH2、错误码、削顶计数。
5. 顶部大按钮：连接、下发、启动、停止；停止按钮始终可见且颜色固定。

参数控件必须显示设备量化后的实际值。时间参数提供两种互斥模式：直接时间常数模式设置**τr、τd**并只读显示所得FWHM；竞赛宽度模式设置FWHM和形状比**r=τr/τd**（默认0.2，**0<r<1**）再求解时间常数。幅度验收固定基线0 V且关闭噪声；噪声验收固定基线2.5 V并关闭脉冲或使用小幅脉冲。若确定性峰值加3σ超出0–5 V，软件拒绝启动或提示自动降幅；20%FS噪声独立演示的受控截断必须在报告中披露。

7. 内置核素模型


内置模板用于模拟脉冲幅度分布，不声称替代具体探测器的完整响应。默认能量满量程 2000 keV，电压映射 **V = E/E_FS × V_FS**。

核素	主要参考峰	默认模板	可调参数
Am-241	约59.54 keV	单峰高斯 + 可选低能本底	峰宽FWHM、本底比例、计数率
Cs-137	661.657 keV	单峰高斯 + 可选连续本底	峰宽 FWHM、本底比例、计数率
Co-60	1173.228、1332.492 keV	双峰，权重默认近似相等	两峰宽度/权重、计数率
K-40（扩展）	约1460.8 keV	单峰高斯 + 可选本底	峰宽、本底比例、计数率

核数据来源应在软件“关于/数据来源”中列明；IAEA/NNDC 数据用于峰位参考。若赛方提供标准谱，直接作为新的内置版本并记录 SHA-256。真实 NaI(Tl)、HPGe 等探测器的康普顿连续谱、逃逸峰和分辨率不同，因此最稳妥的比赛演示是同时展示“理想峰模板”和“导入实测 1024 道谱”。

必须把两个分辨率概念分开：题目的“幅度步进 0.1 V”是用户设置幅度档位的最小步进；256/1024 道是能谱概率分箱。14 bit DAC 的实际码步远小于 0.1 V，软件不能把 1024 道强行解释成 1024 个 0.1 V 电压档。

8. FPGA RTL 架构



模块职责：

- **spi_regfile**：寄存器访问、版本、状态、CRC/错误码。
- **shadow_params**：写入不立即改变输出；COMMIT 在安全边界切换。
- **prng_bank**：每通道12个高斯均匀流状态，另加泊松和alias两个独立状态，合计至少14个32 bit状态；种子/多项式不同，禁止全零。
- **poisson_interval**：**-ln(U)** 的 LUT + 插值或分段近似，输出 64 bit tick。
- **alias_sampler**：读 probability/alias RAM，O(1) 选择能谱道。
- **pulse_core**：单/双指数 Q 格式递推；事件叠加；有效窗口控制。
- **gaussian_noise**：12 路均匀量相加近似正态，去直流后缩放。
- **saturate_round**：有符号累加、负限 0、正限 16383、四舍五入、削顶计数。
- **dac_if**：双端口/交织模式按实际 AD9767 模块布线确定；提供固定码、斜坡码、自测正弦模式。

推荐 Q 格式：递推系数 Q1.23，幅度/脉冲状态 Q4.20 或更宽，累加器至少 24 bit。上位机负责浮点计算系数，FPGA 仅乘加。每个系数下发后，上位机用同样定点算法做“位准确仿真”，提前显示量化误差。

9. STM32 固件架构

任务/模块	周期/优先级	职责
safety/status	1 ms，高	看门狗、FPGA READY、A/B/C板在位与电源PG、错误锁存、停止请求
fpga_link	事件驱动，高	SPI 事务、参数提交、状态读取、数据块搬运
usb_protocol	事件驱动，中高	帧解析、CRC、ACK、重传、能力协商
storage	低	内置/用户模板、配置、校准系数、版本迁移
ui_input	10 ms，中	旋钮/按键消抖、操作事件
display	100 ms，低	局部刷新，禁止高频全屏刷写
log	后台，低	环形日志、错误和运行统计

固件状态机：**BOOT → SELF_TEST → IDLE → CONFIGURED → RUNNING → ERROR**。SELF_TEST依次确认C板电源、A板FPGA/DAC通信、B板在位与校准版本；缺板或PG异常禁止启动。只有 CONFIGURED/IDLE 可启动；ERROR 必须停止输出并显示原因。升级功能不是首版必须项，若加入，至少要有镜像 CRC 和失败回滚，不能在比赛前临时加入无回滚升级。

10. TXT/Excel 转换算法

10.1 能谱转 alias 表

1. 读取 256/1024 个非负计数 **c[i]**，拒绝总和为 0。
2. **p[i]=c[i]/Σc**，必要时根据目标道数守恒重采样。
3. 构建 Vose alias：输出 **prob[i]**（建议 Q0.32）和 **alias[i]**（10 bit）。
4. FPGA 抽样：随机取得列 i，再用第二随机数与 prob[i] 比较，返回 i 或 alias[i]。

5. 可选在道内均匀抖动，减少只落在离散电压点的视觉台阶。

10.2 指数系数

通道采样周期 **Ts=20 ns**：**α=round(exp(-Ts/τ)·2^23)**。上位机检查 α 是否量化为 0 或 2^23；若接近极限导致误差超标，提示实际可实现范围。双指数峰值归一化系数在 PC 端用高精度计算，避免 FPGA 除法。

竞赛宽度模式把"脉冲宽度"统一为FWHM。单指数按 **τd=FWHM/ln2** 反算，并把FWHM定义为从**t=0**峰值到下降半高点的等效半高宽；双指数由FWHM和形状比**r=τr/τd**唯一确定参数。直接时间常数模式允许设置**τr、τd**，但FWHM只读，避免三个相关参数被误认为可独立任意设置。

10.3 泊松间隔

对均匀随机数 **U∈(0,1]**，连续间隔 **Δt=-ln(U)/λ**，再量化到 20 ns 通道 tick。上位机可生成 10^5 个参考间隔，与 FPGA 直方图对比。NON_OVERLAP 模式的间隔定义必须写入报告，因为它不再是原始无条件泊松到达。

10.4 高斯噪声

首版 FPGA 每通道用12个独立32 bit状态产生同周期均匀量，求和减6近似N(0,1)，泊松与alias另用两个状态。主办方已明确噪声幅度为**输出端RMS值占满量程的百分比**，界面固定为0–20%FS、1%FS步进。上位机比较RMS、偏度、峰度、流间相关、自相关和PSD；对0–5 V单极性截断，按实测值生成RMS校准LUT并披露统计失真。

11. 测试与统计验证

层级	测试	工具	通过标准
单元	TXT/Excel 解析	pytest 参数化/模糊输入	正常文件无损；错误文件给行号和原因
单元	CRC、帧拆包、重传	pytest	分片/粘包/错 CRC 均正确处理
单元	alias 抽样	Python Monte Carlo ≥10^6 次	分布差异在预设统计阈值内
RTL	指数位准确性	cocotb 与 Python golden model	每个采样点误差 ≤1–2 LSB 或定义阈值
RTL	PRNG/泊松/噪声	cocotb导出各流样本	均值、方差、直方图、自相关、跨流相关、短周期与全零锁死检查合格
集成	原子参数更新	逻辑分析/示波器	不出现半旧半新畸形脉冲
验收	最大重复频率	CH1/CH2设不同参数，同时以20 μs周期运行60 s	两路各50 kHz无丢脉冲；记录外部/内部计数、串扰、相对时延；100 kHz仅作裕量
验收	噪声RMS	20 MHz带宽下自动扫0–20%FS全部21档，每档采样≥10^6点	扣除基线/模板后RMS误差≤10%，记录偏度、峰度、PSD和削顶率
系统	断连/掉电/错误文件	自动脚本 + 人工	默认安全停止，错误可恢复
验收	卡方检验	SciPy **chisquare** 或自实现	报告分箱、自由度、p 值；建议 p>0.05

高级功能报告至少包含：输入谱与输出峰值直方图叠图、总变差距离（目标≤0.05，作为工程验收线）、卡方统计量及分箱方法；Co-60报告另外给出双峰拟合中心、峰间分离和两峰权重。泊松报告采集不少于10^4个间隔，同时给出指数分布直方图、Q-Q图、卡方/KS结果和均值误差。

卡方检验注意事项：期望频数过小的尾部箱应合并，不能为了获得好看的 p 值随意删样本；同时输出 QQ/直方图和 KS 检验作为辅助，不把单次检验结果当成绝对证明。

12. 开发计划与人员接口

周次	PC 软件	STM32	FPGA	联调退出条件
1	需求、文件 schema、界面线框	协议头文件、板级初始化	时钟/复位/DAC 固定码	协议和寄存器表冻结 V1
2	TXT/Excel 导入与预览	USB CDC 帧收发	斜坡/正弦、自测模式	PC 可下发固定波形
3	参数页、位准确模型	FPGA SPI 驱动	单/双指数核心	三个 τ 点一致
4	**.sgen** 与分块传输	存储/CRC/回读	泊松调度、PILEUP	长传输和随机事件稳定
5	核素/alias 表工具	TFT 与本机操作	alias 抽样	Am-241/Cs-137/Co-60脱机可选，Co-60双峰可重建
6	统计验证页	状态/错误/日志	高斯噪声、双通道	一键生成统计报告
7	打包、恢复、演示模式	看门狗/异常测试	资源/时序收敛	连续运行 8 h
8	冻结版本、用户手册	冻结固件	冻结 bitstream	全指标回归通过

跨团队接口必须版本化：**protocol.md**、**register_map.csv**、**sgen_schema.json** 和 **golden_vectors/**。任何字段改变先升级协议次版本，再同步三端；不要只在聊天中约定。

13. 软件仓库建议

```
signal-generator/
  docs/                协议、寄存器、用户说明、测试报告
  pc-app/
    src/importers/     txt/csv/xlsx
    src/protocol/      帧、CRC、传输
    src/models/        波形、核素、统计
    src/ui/            PySide6
    tests/
  firmware/
    Core/ Drivers/ App/ Protocol/ Tests/
  fpga/
    rtl/ tb/ constraints/ ip/ scripts/
  shared/
    protocol.yaml register_map.csv sgen_schema.json golden_vectors/
  releases/
```

构建产物必须记录 Git 提交号、工具版本、协议版本和构建时间。比赛版本冻结后只允许修复阻断性缺陷，并执行完整回归。

14. 风险与对策

风险	等级	影响	对策
TXT 语义不明确	高	导入后波形完全错误	强制选择 SPECTRUM/WAVEFORM；支持元数据头；预览确认后才能发送
三端协议漂移	高	PC、MCU、FPGA 互不兼容	单一 **protocol.yaml** 源；生成常量；HELLO 能力协商
浮点模型与 FPGA 定点结果不同	高	参数误差或验收失败	PC 位准确 golden model；RTL 自动对拍
统计检验使用不当	中	随机性结论不可信	固定分析流程；保存原始样本；报告分箱/自由度/样本量
GUI 阻塞影响传输	中	卡顿、丢响应	设备线程与 UI 线程分离；队列通信；可取消传输
断连后继续危险输出	中	操作风险	默认断连安全停止；设备本机 STOP 始终有效
多板连接松动或版本不匹配	中	间歇错误、校准失效	HELLO上报A/B/C板ID与版本；PG/在位监测；不兼容时禁止输出
Windows 打包缺依赖	中	现场无法运行	干净电脑回归；离线安装包；USB 驱动和样例文件随包
临赛升级工具/固件	中	新缺陷/板卡不可用	第 7 周冻结；保留上一个可启动版本和 bitstream

15. 验收清单

- 能导入合法 256/1024 道 TXT、CSV、Excel，并对负值、空文件、重复道、非数字、错误道数给出明确错误。
- 能导入逐点 TXT，重采样到每通道 50 MSPS，显示量化前后误差和削顶点。
- 内置 Am-241、Cs-137、Co-60 可在PC和设备屏幕选择且版本一致；Co-60输出直方图呈双峰，K-40作为扩展。
- CH1/CH2设置不同幅度/FWHM或核素，同时在20 μs周期下连续60 s输出50 kHz，外部/内部事件计数一致。
- 噪声设置采用0–20%FS输出端RMS口径、步进1%FS，自动扫完全部21档并导出测量带宽、校准与PSD证据。
- 所有参数下发后可回读，界面显示“设备实际值”而不是只显示输入值。
- 双通道可独立配置、启动/停止；参数提交不会生成畸形脉冲。
- 泊松间隔、高斯噪声、能谱幅度均可导出原始样本并生成统计报告。
- 通信错误、USB 拔插、设备重启、错误 CRC 和中断传输均有确定行为。
- A/B/C任一板卡拔出、接触不良或版本不匹配时，设备安全停止并报告具体板卡。
- Windows 离线包在一台未安装 Python 的电脑上通过全流程演示。

16. 第一版可执行任务清单

1. 冻结 **SPECTRUM** 与 **WAVEFORM** 两种 TXT schema，以及 **.sgen** V1。
2. 建立协议模拟器：没有硬件时，PC 仍能完成 HELLO、参数下发、分块传输和错误注入测试。
3. 完成 TXT/Excel 导入、预览和 alias 表生成，提交 golden vectors。
4. FPGA 先实现固定码/斜坡/单指数，再加泊松、能谱、高斯噪声和双通道。
5. STM32 先实现 USB　FPGA 桥和 STOP，再加 TFT、存储和脱机模式。
6. 用示波器和 PC 采样数据闭环校准；最后才做界面美化和安装包。