
EECS 2070 02 Digital Design Labs 2019 Lab 1

學號:104021215 姓名:熊磊

1. 實作過程

● 首先要實作 myxor,我使用助教提供的設計用兩個 AND Gates 和兩個 NOT Gates,和一個 OR Gate,拚出一個 XOR Gate。



```
23 module myxor(out,a,b);
24 input a, b;
25 output out;
26
27 wire not_a, not_b, and_1, and_2;
28
29 not not0(not_a, a);
30 not not1(not_b, b);
31 and and1(and_1, not_a, b);
32 and and0(and_2, a, not_b);
33
34 or or0(out, and_1, and_2);
endmodule
```

● 接著是實作 lab1_1,這個要求只能使用 AND、OR、NOT、myxor、mux4_to_1 等來實作,因此我的作法是寫 4 個 my_add、my_and、my_nor、my_xor 的 module,裡面分別都是用 gate level description 來描述,最後再從 lab1_1 用 mux4_to_1 來選擇 d、e 的值。

```
module lab1 1 (a, b, c, aluctr, d, e);
        input a, b, c;
62
63
        input [1:0] aluctr;
64
        output d, e;
65
66
        wire d0,d1,d2,d3,e0,e1,e2,e3;
67
68
        my add
                m0(e0, d0, a, b, c);
        my and
69
                m1(e1, d1, a, b, c);
                m2(e2, d2, a, b, c);
        my nor
71
                m3(e3, d3, a, b, c);
        my xor
73
        mux4 to 1 mux0(d, d0, d1, d2, d3, aluctr);
74
        mux4 to 1 mux1(e, e0, e1, e2, e3, aluctr);
76
    endmodule
```

● lab1_2、lab1_3 因為可以用 data flow modeling 和 behavioral modeling, 因此比較簡單,可以直接 assign 值或是用 always block 來 implement。

```
22 module lab1_3 (a, b, c, aluctr, d, e);
         input a, b, c;
input [1:0] aluctr;
24
         output reg d, e;
26
         always@(*)begin
             case (aluctr)
                  2'b00:begin
29
                      \{e, d\} = a + b + c;
                  end
                  2'b01:begin
                     d = a\&b;
34
                      e = 0;
                  end
                  2'b10:begin
                      d = !(a|b);
                      e = 0;
39
                  end
                  2'b11:begin
                      d = a^b;
41
42
                      e = 0;
43
                  end
44
             endcase
45
         end
46 endmodule
```

● lab1_4 因為要使用 1 bit 來組成 4 bits 的 adder、AND、NOR、XOR,我先在 lab1_4 的外面先做 4 個 four_bit_adder、four_bit_and、four_bit_nor、four_bit_xor,裡面都是 instantiate lab1_3,其中 adder 因為會有 carry out,所以我們要從 LSB 加到 MSB,把前一位的 Carry Out 放到下一位的 input。

```
module four_bit_adder (d, e, a, b, c);
    input [3:0] a,b;
                                                                                                                           module four bit nor (d, e, a, b, c);
                                                                                                                                   input [3:0] a,b;
input c;
                   input c;
                   output [3:0] d;
output e;
                                                                                                                                     output [3:0] d;
                                                                                                                                     output e;
                  wire t1, t2, t3;
lab1_3 o1(a[0], b[0], c, 2'b00, d[0], t1);
lab1_3 o2(a[1], b[1], t1, 2'b00, d[1], t2);
lab1_3 o3(a[2], b[2], t2, 2'b00, d[2], t3);
lab1_3 o4(a[3], b[3], t3, 2'b00, d[3], e);
                                                                                                                                     lab1 3 o1(a[0], b[0], c, 2'b10, d[0], e);
                                                                                                                                     lab1_3 o2(a[1], b[1], c, 2'b10, d[1], e);
lab1_3 o3(a[2], b[2], c, 2'b10, d[2], e);
lab1_3 o4(a[3], b[3], c, 2'b10, d[3], e);
                                                                                                                           endmodule
                                                                                                                           module four bit_xor (d, e, a, b, c);
  input [3:0] a,b;
  input c;
         module four bit_and (d, e, a, b, c);
  input [3:0] a,b;
  input c;
                                                                                                                                     output [3:0] d;
                   output [3:0] d;
output e;
                                                                                                                                     output e;
1ab1_3 o1(a[0], b[0], c, 2'b01, d[0], e);
1ab1_3 o2(a[1], b[1], c, 2'b01, d[1], e);
1ab1_3 o3(a[2], b[2], c, 2'b01, d[2], e);
1ab1_3 o4(a[3], b[3], c, 2'b01, d[3], e);
endmodule
                                                                                                                                    lab1_3 o1(a[0], b[0], c, 2'b11, d[0], e);
lab1_3 o2(a[1], b[1], c, 2'b11, d[1], e);
lab1_3 o3(a[2], b[2], c, 2'b11, d[2], e);
lab1_3 o4(a[3], b[3], c, 2'b11, d[3], e);
```

接著我用 always block 來作給值

```
module lab1_4 (a, b, c, aluctr, d, e);
    input [3:0] a,b;
                                                    90
                                                     91
                                                                          end
          input [1:0] aluctr;
                                                     92
                                                                          2'b01:begin
74
75
          input c;
         output reg [3:0] d;
output reg e;
                                                     93
76
                                                                              d = d1;
                                                                          end
          wire[3:0] d0,d1,d2,d3;
                                                                          2'b10:begin
          wire e0,e1,e2,e3;
                                                                              e = e2;
                                                                              d = d2;
          four_bit_adder m0(d0, e0, a, b, c);
                                                                          end
         four_bit_and m1(d1, e1, a, b, c);
four_bit_nor m2(d2, e2, a, b, c);
                                                                         2'b11:begin
                                                                              e = e3;
          four bit xor m3(d3, e3, a, b, c);
                                                                              d = d3;
                                                                         end
86 ₽
          always@(*)begin
87
                                                   104
                                                                    endcase
              case (aluctr)
                                                               end
                  2'b00:begin
                       e = e0;
                                                   106 endmodule
```

● Bonus1 的部分是要把其中一個 function 改成 cmpFunc,為了方便 lab1_b2 可以直接使用這個 module,因此我在這個 module 中使用 parameter,當作 input a, b 的 bit 數。後面將 comp_e 這個 wire 接在 always block 中,當 aluctr 是 10 時的 e。而 comp_e 如 Spec 所提要求。

```
compareFunc(a, b, c):

if a > b:

e = 1

else if a < b:

e = 0

else if a == b:

if c == 0: e = 0

if c == 1: e = 1
```

● 因為 lab1_b1 已經設計好對於 n bits 都適用的 compFunc,因此我在 lab1_b2 中直接 instantiate lab1_b1。

2. 學到的東西與遇到的困難

第一次 Lab 剛開始,所以還蠻簡單的,遇到的困難就是看到 spec 中有一句話「The c represents the result of the previous bit. If there is no previous bit, c is 0.」有點看不太懂是什麼意思,後來 Demo 時有問助教,所以弄清楚了!

3. 想對老師或助教說的話

謝謝助教/老師花時間幫我們 Demo,第一次 Report 不知道要寫什麼,想問助教有沒有期末 project 的 ideas (?