# EECS 2070 02 Digital Design Labs 2019 Lab 4

學號:104021215 姓名:熊磊

### 1. 實作過程


## [Lab4\_1]

- 第一個 Lab 是要做用 SW[15:0]來做 Binary input,並把結果顯示在 7-segment 顯示器上。要注意的是因為要讓顯示器更新頻率夠快,所以在clock\_divider,要用 2<sup>13</sup>來除頻。
- 另外,因為這次要用到 button,而 button 因為結構上的設計,在按下去之後需要一段時間來達到穩定,因此為了要讓 reset 按下去的時候,可以一直維持在 1 的 value,所以在 reset 的地方,要用 debounce 來讓訊號變穩定。
- Display 的顯示方法就是一次控制一個 Digit,因此在每個 clk\_d 的 posedge 時,就會把 value 送到顯示器上,並在下一個 clock 跳到下一個 digit。因為我們的頻率夠快,所以看起來四個 digit 都是同時在控制的。

```
wire clk_d, reset_d;
reg [3:0] value, DIGIT;
wire [3:0] BCD0, BCD1, BCD2, BCD3;
clock_divider #(.n(13)) c1(.clk(clk), .clk_div(clk_d);
debounce dreset(.pb_debounced(reset_d), .pb(reset), .
                                                                          .pb(reset), .clk(clk_d));
                                                                       (SW[3:0] >
(SW[7:4] >
(SW[11:8]
(SW[15:12]
                                                                                                                       SW[3:0];
SW[7:4];
: SW[11:8];
: SW[15:12];
            BCD0
BCD1
BCD2
                                                                                          4'd9) ?
4'd9) ?
                                                                                                         4'd9 :
4'd9 :
                          (reset_d
(reset_d
                                                                                            · 4'd9) ? 4'd9 :
> 4'd9) ? 4'd9 :
            BCD3 = DISPLAY
                                                                 7'b1001111
7'b0010010
                                 value
value
                                                  4'd1)
4'd2)
                                  value
                                                                  7'b1001100
                                                  4'd5
4'd6
                                  value
                                                                 7'b0100000
                                                                 7'b0001111 :
7'b0000000 :
7'b0000100 : 7'b0000001;
                                                  4'd8
4'd9
                                  value
                                  value
                                clk_d) begin
        case (DIGIT)
4'b1110: beg
               value
DIGIT
                              BCD1;
4'b1101;
        4'b1101:
              DIGIT
                              4'b1011
               value
DIGIT
                              BCD3
        4'b0111:
               value
DIGIT
                              BCD0
                              4'b1110
              value
DIGIT
                             BCD0;
4'b1110;
```

## [Lab4\_2]

● 第二個 lab 是要做 BCD counter, 然後夠過一些 button 控制往上數或往下數、暫停、重設,並可以做 record 的功能。因此透過 FSM 來做會比較方便,而我的 state 設計如下幾個。



透過在哪個 state,來傳送 direction 和 enable 的訊號

```
ule OneDigitBCDCounter(clk, reset, en, dir, BCD, cout)
input clk, reset, en, dir;
output [3:0]BCD;
output reg cout;
reg [3:0]BCD, outputs;
(state)
       en_counter1 = 0;
       dir_now1 = 1;
                                                                        outputs <= BCD;
cout <= 0;
       en_counter1 = 1;
                                                                       if (en==1 && dir==1) begin
    if(BCD>=4'b0000 && BCD<=4'b1000) begin
    {cout, outputs} = BCD+ 4'b0001;</pre>
       dir_now1 = 1;
`COUNTDOWN: begin
                                                                              e if(BCD==4'b1001) b
outputs <= 4'b0000;
cout <= 1;
       en_counter1 = 1;
       dir_now1 = 0;
`PAUSEUP: beg
                                                                              outputs <= 4'b0000;
cout <= 0;
       en_counter1 = 0;
       dir_now1 = 1;
                                                                             f(en==1 && dir==0) begin

BCD==4'b0001 && BCD<=4'b1001) begin

outputs <= BCD - 4'b0001;

cout <= 0;
`PAUSEDOWN: begin
       en_counter1 = 0;
       dir_now1 = 0;
                                                                               e if(BCD==4'b0000) begin
outputs <= 4'b1001;
cout <= 1;
       en_counter1 = 0;
       dir_now1 = 1;
                                                                              outputs <= 4'b0000;
cout <= 0;
                                                                         outputs <= 4'bxxxx;
cout <= 1'bx;</pre>
                                                                       (reset==1) BCD <= 4'b0000;
se BCD <= outputs;</pre>
```

● 接著把兩個 digit 合起來變成 2 digits BCD counter。

```
module TwoDigitBCDCounter(clk, reset, en, dir, BCD0, BCD1, cout);
input clk, reset, en, dir;
output [3:0] BCD0, BCD1;
output cout;

wire carry0;

0neDigitBCDCounter c0(.clk(clk), .reset(reset), .en(en), .dir(dir), .BCD(BC)
0neDigitBCDCounter c1(.clk(clk), .reset(reset), .en(carry0), .dir(dir), .BCD(BC)
endmodule
```


● 紀錄 counter 的部分,就是先用 record\_1pulse 來讓連續的訊後,只產生一個 cycle 的訊號,在這個 cycle 用 posedge 來把 BCD0, BCD1 的訊號送到 BCD2, BCD3。

● 在 count 的過程中,如果到往上數到 max(99),或往下數到 min(00),這時要把 max 和 min 的 LED 亮起來。

```
assign max = (state != `INIT && BCD0==9 && BCD1==9 && dir_now == 1) ? 1 : 0;
assign min = (state != `INIT && BCD0==0 && BCD1==0 && dir_now == 0) ? 1 : 0;
```

### [Lab4\_3]

● 這個 Lab 是要做一個倒數計時器,有分兩個 mode,一個是 setting,一個是 counting。



● 設定時間的部分,我是利用 min\_plus 和 sec\_plus 按下去的時候,當作 Time counter 的 enable 訊號。

```
assign en_min = (out1 == 1) ? out1 : (state == `SET) ? min_plus_1pulse : 0;
assign en_sec = (state == `SET) ? sec_plus_1pulse : en_counter1;
```

而 min 和 sec 的增加和减少,是透過 state 來控制,如果是在 setting mode,就往上加,如果是其他 mode 就往下減。

```
assign min_dir = (state == `SET) ? (out1 == 1) ? 1 : min_plus_1pulse : 0;
assign sec_dir = (state == `SET) ? sec_plus_1pulse : 0;
```

2. 學到的東西與遇到的困難

這次的 Lab 還蠻有趣的,因為可以做出一個計時器。可惜最後還是沒做出完整一秒的 counter,但是大概的想法是用一個 count 來數到 10<sup>8</sup>,不過最後跑起來有 bug,所以最後沒有成功 demo。

3. 想對老師或助教說的話 謝謝助教的幫忙☺