U6 1. Realizar las siguientes operaciones en binario natural (verificar las respuestas en decimal):

	Solución		Solución
1. 1100110 ₂ + 1001011 ₂	10110001	2. 1011 ₂ - 0101 ₂	110
3. 11 ₂ + 11 ₂	110	4. 1000 ₂ - 101 ₂	11
5. 100 ₂ + 10 ₂	110	6. 1100 ₂ - 1000 ₂	100
7. 111 ₂ + 1 ₂	1000	8. 1110001 ₂ x 111 ₂	1100010111
9. 110 ₂ + 100 ₂	1010	10. 101010 ₂ x 1001 ₂	101111010
11. 1100 ₂ + 1000 ₂	10100	12. 1011 ₂ x 101 ₂	110111
13. 1010 ₂ + 1011 ₂	10101	14. 1100 ₂ x 101 ₂	111100
15. 1001 ₂ + 1011 ₂	10100	16. 1011 ₂ x 11 ₂	100001
17. 1 ₂ + 1 ₂ + 1 ₂ + 1 ₂ + 1 ₂	101	18. 1001111 ₂ x 0110 ₂	111011010
19. 1 ₂ + 1 ₂	110	20. 1100 ₂ : 100 ₂	11
21. 11 ₂ - 01 ₂	10	22. 101100 ₂ : 100 ₂	1011
23. 11 ₂ - 10 ₂	01	24. 100100 ₂ : 11 ₂	1100
25. 111 ₂ - 100 ₂	011	26. 110000 ₂ : 110 ₂	1000
27. 101 ₂ - 010 ₂	11		

U6_2. Realizar la operación $0001000_2 - 111001_2$ en donde los operandos están en binario natural. Utilice 10 bits en las operaciones.

- a) Comprobar que en binario natural no se puede realizar la operación
- b) En complemento a 2

Solución:

- a) Como el resultado es negativo, no es representable en binario natural.
- b) 1111001111

U6_3. Efectuar las siguientes restas en las que los operandos están en binario natural, dando los resultados binario y C-2 con 10 bits (verificar las respuestas en decimal):

- a) 10000000 110111
- b) 00111111 00011100
- c) 00011100 00111111
- d) 100001 10000

Solución:

- a) 0001001001 y 0001001001
- b) 0000100011 y 0000100011
- c) El resultado es negativo, no se puede representar binario natural, pero si en complemento a 2: 1111011101
- d) 0000010001 y 0000010001

U6 4. Efectuar las siguientes restas, dando los resultados en C-2 con 10 bits

- a) $20_{10} 30_{10}$
- b) $51_{10} 64_{10}$
- c) 12₁₀-19₁₀

Solución:

a) 1111110110 **b)** 1111110011 **c)** 1111111001

U6 5. Representar los siguientes números en signo-magnitud y C-2 utilizando 7 bits:

- a) $+14_{10}$
- b) -15₁₀

Solución:

a) 0001110 y 0001110

b) 1001111 y 1110001

U6_6. Dados los siguientes números binarios y sus representaciones, indicar el equivalente en decimal:

	Solución		Solución
1. 000011 ₂ (C2)	+310	2. 1001001 ₂ (SM)	-9 ₁₀
3. 1100101 ₂ (C2)	-27 ₁₀		

U6_7. Realizar las siguientes operaciones teniendo en cuenta que todos los números son enteros en la representación en complemento a 2 con 12 bits. Dar el resultado tanto en la representación en complemento a 2 con 12 bits como su equivalente en decimal.

	Solución
1. 7D0 + 3E8	Desbordamiento en C-2 de 12 bits (Res: 3000 ₁₀)
2. A24 – 5DC	Desbordamiento en C-2 de 12 bits (Res: 1096 ₁₀)
3. 496 + 0EB	581 ₁₆ / 1409 ₁₀
4. 0AF – 7D0	8DF ₁₆ / -1825 ₁₀
5. 3E8 + 418	Desbordamiento en C-2 de 12 bits (Res: 2048 ₁₀)
6. 4B0 – 258	258 ₁₆ / 600 ₁₀
7. B3C + 216	D52 ₁₆ / -686 ₁₀
8. D44 + 2BC	000 / 0

U6 8. Codificar en BCD:

	Solución		Solución
1. 235 ₁₀	0010 0011 0101	2. 956 ₁₀	1001 0101 0110
3. 35 ₁₀	0011 0101	4. 45785 ₁₀	0100 0101 0111 1000 0101
5. 98 ₁₀	1001 1000	6. 826 ₁₀	1000 0010 0110
7. 170 ₁₀	0001 0111 0000	8. 1807 ₁₀	0001 1000 0000 0111
9. 2469 ₁₀	0010 0100 0110 1001	10. 2905 ₁₀	0010 1001 0000 0101

U6_9. Decodificar los siguientes números representados en BCD:

	Solución
1. 0001 0000 0000 0011 0100	10034
2. 1001 1100 0010	Imposible, 1100 no es BCD
3. 0001 0011 0101 0111	1357

U6 10. Realizar las siguientes sumas en BCD:

		Solución
1.	10011000+00110101	0001 0011 0011
2.	1001+1001	0001 1000
3.	100110010011+010101101000	0001 0101 0110 0001
4.	00110111+01000110	1000 0011
5.	00100011+00010101	0011 1000
6.	010101100001+011100001000	0001 0010 0110 1001
7.	10000110+00010011	1001 1001
8.	01010001+01011000	0001 0000 1001
9.	01100111+01010011	0001 0010 0000
10.	10011000+10010111	0001 1001 0101

U6_11. Decodificar el siguiente texto en ASCII:

59 6F 75 20 68 61 76 65 20 73 75 63 63 65 65 64 65 64 2E

Solución:

You have succeeded

U6_12. Codificar el siguiente texto en ASCII (la comilla simple no pertenece al mensaje): 'Feliz Año' **Solución**:

46 65 6C 69 7A 20 41 A4 6F

U6_13. Completar los siguientes números añadiendo un bit de paridad siguiendo el criterio de paridad par:

Solución	Paridad par				
1	10010012	(a)			
1	0000101012	(b)			
0	10111101 ₂	(c)			

Solución	Paridad impar
0	0110001 ₂ (a)
0	0111110 ₂ (b)
1	10111000 ₂ (c)

U6_14. Se pretende transmitir el texto "Hola" en código ASCII (básico con 7 bits) con VRC, LRC y paridad cruzada, utilizando paridad par. Construir los códigos hexadecimales (por columnas) que realmente se transmitirán (los datos se dispondrán en una matriz 7x4, añadiendo la fila de paridades como primera fila y la columna de paridades como última columna).

Solución:

0	0	0	1	1
1	1	1	1	0
0	1	1	1	1
0	0	0	0	0
1	1	1	0	1
0	1	1	0	0
0	1	0	0	1
0	1	0	1	0

......48 6F 6C E1 AA

U6_15. Un circuito lógico tiene 5 entradas y una salida. Cuatro de las entradas A, B, C, y D representan un dígito decimal en BCD y la quinta entrada, E, es de control. Cuando el control está en '0' lógico, la salida vale '0' si el número decimal es par y vale '1' si es impar. Cuando el control está a '1' lógico, la salida vale '0' cuando el número es múltiplo de 3 y vale '1' en el resto de los casos. Se pide diseñar el circuito. NOTA: Se considera que el cero es un múltiplo de 3.

Solución:

$$Z = DE + ACD + BD + BCE + ADE + BCDE$$

U6_16. Un circuito lógico acepta como entradas dos números enteros de 2 bits $A = A_1A_0 \, y \, B = B_1B_0 \, y$ suministra una salida de 4 bits $P = P_3P_2P_1P_0$ que es el producto numérico de A y B. Se pide diseñar y dibujar el circuito correspondiente.

Solución:

$$P_{0} = A_{0}B_{0}; P_{1} = A_{1}B_{0}(\overline{A_{0}} + \overline{B_{1}}) + A_{0}B_{1}(\overline{A_{1}} + \overline{B_{0}}); P_{2} = A_{1}B_{1}(\overline{A_{0}} + \overline{B_{0}}); P_{3} = A_{1}A_{0}B_{1}B_{0}$$

U6_17. a) Mostrar en una tabla con 4 entradas $(X_1X_0 e Y_1Y_0)$ que representan a dos números binarios X e Y de 2 bits en complemento a dos, el resultado de la suma X+Y, también en complemento a 2. Utilice el menor número de bits de salida que necesite. b) Expresar en maxterms la función par el bit de signo del resultado. c) Expresar también esta misma función como producto de sumas en la forma más simplificada posible.

Solución: a)


X ₁	X ₀	Y ₁	Y ₀	S ₂	S ₁	So	X ₁	Χo	Y ₁	Y ₀	S ₂	S ₁	S ₀
0	0	0	0	0	0	0	1	0	0	0	1	1	0
0	0	0	1	0	0	1	1	0	0	1	1	1	1
0	0	1	0	1	1	0	1	0	1	0	1	0	0
0	0	1	1	1	1	1	1	0	1	1	1	0	1
0	1	0	0	0	0	1	1	1	0	0	1	1	1
0	1	0	1	0	1	0	1	1	0	1	0	0	0
0	1	1	0	1	1	1	1	1	1	0	1	0	1
0	1	1	1	0	0	0	1	1	1	1	1	1	0

b)
$$S_2 = \Pi M (0,1,4,5,7,13) = (X_1 + X_0 + Y_1 + Y_0) (X_1 + X_0 + Y_1 + \overline{Y_0}) (X_1 + \overline{X_0} + Y_1 + \overline{Y_0})$$
c) $S_2 = (X_1 + Y_1) (X_1 + \overline{X_0} + \overline{Y_0}) (\overline{X_0} + Y_1 + \overline{Y_0})$

- **U6_18.** Se pretende diseñar un circuito que multiplique dos números de 3 bits cada uno, codificados en complemento a 2. $A(A_2A_1A_0) \times B(B_2B_1B_0) = R(R_5R_4R_3R_2R_1R_0)$ Se pide:
- a) Obtener la expresión de la función R₅ como la mínima suma de productos. Dibujar el circuito resultante.
- **b)** Obtener la expresión de la función R₀ como el mínimo producto de sumas. Dibujar el circuito resultante.


Solución:

- a) La función R₅ es el bit de signo del producto, por lo que:
 - a1) El resultado será negativo, $R_5 = 1$, cuando los dos factores tengan distinto signo excepto cuando uno de los dos factores sea cero. En una tabla de Karnaugh de 64 celdas se representa:



NOTA: Se considera válida una solución simplificada del problema en donde se señale de forma explícita, la exclusión de los valores $A_2A_1A_0 = "000"$ y $B_2B_1B_0 = "000"$ en la solución. En este caso la solución simplificada sería:

 $R_5 = A_2 B_2 + A_2 B_2$




b) La función R₀ es el bit de paridad del producto, por lo que valdrá 1 (será impar) cuando ambos factores sean impares.

 $R_0 = A_0 B_0$




U6_19. Diseñar un circuito combinacional cuya salida sea el valor de multiplicar por 4 un número en binario natural de 4 bits. Se quiere que la solución sea un diseño que utilice el menor número de puertas lógicas posibles y con el menor número de entradas.



Solución:

Como multiplicar por 4 es desplazar el número dos lugares a la izquierda, añadiendo dos '0' en los bits menos significativos, la solución más simple no necesita puerta lógica alguna.

$$4xB = P(P_5P_4P_3P_2P_1P_0) =>$$



U6_20. Sabiendo que X e Y son números en complemento a 2, se quiere diseñar un circuito que acepte como entrada un número X de 4 bits: $X(X_3X_2X_1X_0)$, y cuya salida $Y(Y_4Y_3Y_2Y_1Y_0)$ satisfaga la siguiente ecuación:

si
$$X > +4$$

$$Y = -15$$

- a) Realizar la tabla de verdad
- b) Obtener la expresión de la función Y2 como la mínima suma de productos. Dibujar el circuito resultante.
- c) Obtener la expresión de la función Y1 como el mínimo producto de sumas. Dibujar el circuito resultante.

Solución


a)


X ₃	X ₂	X ₁	X ₀	Y ₄	Y ₃	Y ₂	Y ₁	Y ₀
0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1	0
0	0	1	0	0	0	1	0	0
0	0	1	1	0	0	1	1	0
0	1	0	0	0	1	0	0	0
0	1	0	1	0	1	1	1	1
0	1	1	0	0	1	1	1	1
0	1	1	1	0	1	1	1	1
1	0	0	0	1	0	0	0	1
1	0	0	1	1	0	0	0	1
1	0	1	0	1	0	0	0	1
1	0	1	1	1	0	0	0	1
1	1	0	0	1	1	0	0	0
1	1	0	1	1	1	0	1	0
1	1	1	0	1	1	1	0	0
1	1	1	1	1	1	1	1	0

b)

υ,				
X_3X_2	00	01	11	10
00	0	0	1	1
01	0	(1	(1)	1
11	0	0	1	1/
10	0	0	0	0

$$Y_2 = \overline{X_3} X_2 X_0 + \overline{X_3} X_1 + X_2 X_1$$





U6_21. Se pretende diseñar un circuito cuyas dos entradas, $A(A_1A_0)$ y $B(B_1B_0)$, sean dos números en complemento a 2, y cuya salida $S(S_3S_2S_1S_0)$ sea la suma de A y B, también en complemento a 2. Esto es, S=A+B. Se pide:

- a) Escribir la tabla de verdad.
- b) Obtener la expresión de la función S2 como la mínima suma de productos.
- c) Obtener la expresión de la función S₀ como el mínimo producto de sumas.
- d) Obtener la expresión de la función S3 como producto completo de Maxterms

Solución: a)

A ₁	A ₀	B ₁	B ₀	S ₃	S ₂	S ₁	S ₀
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	1	1	1	0
0	0	1	1	1	1	1	1
0	1	0	0	0	0	0	1
0	1	0	1	0	0	1	0
0	1	1	0	1	1	1	1
0	1	1	1	0	0	0	0
1	0	0	0	1	1	1	0
1	0	0	1	1	1	1	1
1	0	1	0	1	1	0	0
1	0	1	1	1	1	0	1
1	1	0	0	1	1	1	1
1	1	0	1	0	0	0	0
1	1	1	0	1	1	0	1
1	1	1	1	1	1	1	0

b)
$$S_2 = A_1 \overline{A_0} + B_1 \overline{B_0} + A_1 \overline{B_0} + A_1 B_1 + \overline{A_0} B_1$$

c)
$$S_0 = (\overline{A_0} + \overline{B_0}) (A_0 + B_0)$$

d)
$$S_3 = \prod M(0,1,4,5,7,13) =$$

$$= (A_1 + A_0 + B_1 + B_0) (A_1 + A_0 + B_1 + \overline{B_0}) (A_1 + \overline{A_0} + B_1 + B_0) (A_1 + \overline{A_0} + B_1 + \overline{B_0}) (A_1 + \overline{A_0} + B_1 + \overline{B_0}) (A_1 + \overline{A_0} + \overline{B_1} + \overline{B_0}) (A_1 + \overline{A_0} + \overline{B_0} + \overline{B_0} + \overline{B_0}) (A_1 + \overline{A_0} + \overline{B_0} + \overline{B_0} + \overline{B_0}) (A_1 + \overline{A_0} + \overline{B_0} + \overline{B_0} + \overline{B_0} + \overline{B_0}) (A_1 + \overline{A_0} + \overline{B_0} + \overline{B_0} + \overline{B_0} + \overline{B_0} + \overline{B_0} + \overline{B_0} + \overline{B_0}) (A_1 + \overline{A_0} + \overline{B_0} + \overline{B$$

U6_22. Un circuito lógico tiene 5 entradas y una salida. Cuatro de las entradas A, B, C, y D representan un dígito decimal en BCD y la quinta entrada, E, es de control. Cuando el control está en '0' lógico, la salida vale '0' si el número decimal es par y vale '1' si es impar. Cuando el control está a '1' lógico, la salida vale '0' cuando el número es múltiplo de 3 y vale '1' en el resto de los casos. Se pide diseñar el circuito. NOTA: Se considera que el cero es un múltiplo de 3.

Solución:

$$Z = D\overline{E} + \overline{A} \overline{C}D + BD + B\overline{C}E + A\overline{D}E + \overline{B}C\overline{D}E$$

U6_23. Un circuito lógico acepta como entradas dos números enteros de 2 bits $A = A_1A_0$ y $B = B_1B_0$ y suministra una salida de 4 bits $P = P_3P_2P_1P_0$ que es el producto numérico de A y B. Se pide diseñar y dibujar el circuito correspondiente.

Solución:

$$\begin{split} P_0 &= A_0 B_0; & P_1 &= A_1 B_0 \left(\overline{A_0} + \overline{B_1} \right) + A_0 B_1 \left(\overline{A_1} + \overline{B_0} \right); \\ P_2 &= A_1 B_1 \left(\overline{A_0} + \overline{B_0} \right); & P_3 &= A_1 A_0 B_1 B_0 \end{split}$$

U6_24. a) Mostrar en una tabla con 4 entradas $(X_1X_0 e Y_1Y_0)$ que representan a dos números binarios X e Y de 2 bits en complemento a dos, el resultado de la suma X+Y, también en complemento a 2. Utilice el menor número de bits de salida que necesite. b) Expresar en maxterms la función par el bit de signo del resultado. c) Expresar también esta misma función como producto de sumas en la forma más simplificada posible.

Solución:

a)

X ₁	X ₀	Y ₁	Y ₀	S ₂	S ₁	So	X ₁	X ₀	Y ₁	Y ₀	S ₂	S ₁	So
0	0	0	0	0	0	0	1	0	0	0	1	1	0
0	0	0	1	0	0	1	1	0	0	1	1	1	1
0	0	1	0	1	1	0	1	0	1	0	1	0	0
0	0	1	1	1	1	1	1	0	1	1	1	0	1
0	1	0	0	0	0	1	1	1	0	0	1	1	1
0	1	0	1	0	1	0	1	1	0	1	0	0	0
0	1	1	0	1	1	1	1	1	1	0	1	0	1
0	1	1	1	0	0	0	1	1	1	1	1	1	0

b)
$$S_2 = \Pi M (0,1,4,5,7,13) = (X_1 + X_0 + Y_1 + Y_0) (X_1 + X_0 + Y_1 + \overline{Y_0}) (X_1 + \overline{X_0} + Y_1 + \overline{Y_0}) (X_1 + \overline{X_0} + \overline{Y_1} + \overline{Y_0}) (X_1 + \overline{X_0} + \overline{Y_1} + \overline{Y_0})$$

c)
$$S_2 = (X_1 + Y_1) (X_1 + \overline{X_0} + \overline{Y_0}) (\overline{X_0} + Y_1 + \overline{Y_0})$$

U6_25. Dado el número real negativo escrito en decimal: A = -5142,25, se pide representar A en los siguientes formatos:

a.1. En un formato signo-magnitud en coma fija para 16 bits, con 2 bits para la parte fraccionaria.

A =	1 1	0	1	0	0	0	0	0	1	0	1	1	0	0	1	
-----	-----	---	---	---	---	---	---	---	---	---	---	---	---	---	---	--

a.2. En un formato signo-magnitud en coma fija para 32 bits, con 4 bits para la parte fraccionaria. **Es obligatorio dar el resultado en Hexadecimal.**

A = 0x80014164

a.3. En un formato en complemento a dos para 16 bits, con 2 bits para la parte fraccionaria.

A =	1 0	1 (0 1	1	1	1	1	0	1	0	0	1	_	1	
-----	-----	-----	-----	---	---	---	---	---	---	---	---	---	---	---	--

a.4. En un formato en complemento a dos para 32 bits, con 4 bits para la parte fraccionaria. **Es obligatorio** dar el resultado en Hexadecimal.

A = 0xFFFEBE9C

U6_26. Dado el número real negativo, escrito en decimal: A = -2.040,125, se pide representar A en los siguientes formatos:

a.1. En complemento a dos para 16 bits, con 4 bits para la parte fraccionaria.

a.2. En complemento a dos para 32 bits, con 8 bits para la parte fraccionaria. Es obligatorio dar el resultado en Hexadecimal.

A = 0xFFF807E0

U6_27. Se pretende diseñar un circuito cuyas dos entradas, $A(A_1A_0)$ y $B(B_1B_0)$, sean dos números en complemento a 2, y cuya salida $S(S_3S_2S_1S_0)$ sea la suma de A y B, también en complemento a 2. Esto es, S=A+B. Se pide:

- a) Completar la tabla de verdad adjunta
- **b)** Obtener la expresión de la función S₂ como la mínima suma de productos.
- c) Obtener la expresión de la función S₀ como el mínimo producto de sumas.
- d) Obtener la expresión de la función S₃ como producto completo de Maxterms.

Solución:

a)

A ₁	A ₀	B ₁	B ₀	S ₃	S ₂	S ₁	S ₀
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	1	1	1	0
0	0	1	1	1	1	1	1
0	1	0	0	0	0	0	1
0	1	0	1	0	0	1	0
0	1	1	0	1	1	1	1
0	1	1	1	0	0	0	0
1	0	0	0	1	1	1	0
1	0	0	1	1	1	1	1
1	0	1	0	1	1	0	0
1	0	1	1	1	1	0	1
1	1	0	0	1	1	1	1
1	1	0	1	0	0	0	0
1	1	1	0	1	1	0	1
1	1	1	1	1	1	1	0


b)
$$S_2 = A_1 \overline{A_0} + B_1 \overline{B_0} + A_1 \overline{B_0} + A_1 B_1 + \overline{A_0} B_1$$

c)
$$S_0 = \overline{(A_0 + B_0)} (A_0 + B_0)$$

$$\begin{split} S_3 &= \prod M(0,1,4,5,7,13) = (A_1 + A_0 + B_1 + B_0) \, \left(A_1 + A_0 + B_1 + \overline{B_0} \right) \left(A_1 + \overline{A_0} + B_1 + \overline{B_0} \right) \\ & \left(A_1 + \overline{A_0} + B_1 + \overline{B_0} \right) \left(A_1 + \overline{A_0} + \overline{B_1} + \overline{B_0} \right) \left(\overline{A_1} + \overline{A_0} + B_1 + \overline{B_0} \right) \end{split}$$

U6_28. Se pretende diseñar un circuito multiplicador de dos números de 3 bits X e Y, codificados en signomagnitud. Para simplificar su implementación, se ha utilizado una memoria de 64x8 (64 posiciones de 8 bits de datos cada una de ellas). Se pide:

a. Indicar las conexiones de las variables de entrada (X2, X1, X0, Y2, Y1 e Y0) y las funciones de salida (S4, S3, S2, S1 y S0) con la memoria.




b. Completar el contenido de las siguientes posiciones de memoria para que realice la función pedida. Justificar dichos contenidos.

Dirección (Hexa)	X2	X1	X0	Y2	Y1	Y0	X*Y = S	Dato (Hexa.)
00	0	0	0	0	0	0	$(+0)^*(+0) = +0$	00
01	0	0	0	0	0	1	$(+0)^*(+1) = +0$	00
02	0	0	0	0	1	0	$(+0)^*(+2) = +0$	00
03	0	0	0	0	1	1	$(+0)^*(+3) = +0$	00
15	0	1	0	1	0	1	$(+2)^*(-1) = -2$	12
1A	0	1	1	0	1	0	$(+3)^*(+2) = +6$	06
24	1	0	0	1	0	0	$(-0)^*(-0) = +0$	00
25	1	0	0	1	0	1	$(-0)^*(-1) = +0$	00
27	1	0	0	1	1	1	$(-0)^*(-3) = +0$	00
29	1	0	1	0	0	1	$(-1)^*(+1) = -1$	11
2C	1	0	1	1	0	0	$(-1)^*(-0) = +0$	00
2D	1	0	1	1	0	1	$(-1)^*(-1) = +1$	01
32	1	1	0	0	1	0	$(-2)^*(+2) = -4$	14
38	1	1	1	0	0	0	$(-3)^*(+0) = -0$	00*
3B	1	1	1	0	1	1	$(-3)^*(+3) = -9$	19
3F	1	1	1	1	1	1	(-3)*(-3) =+9	09

^{*} También vale 10, el signo-magnitud, el cero tiene dos codificaciones

U6_29. Se pide diseñar un circuito secuencial de MEALY que sirva como detector de paridad para un sistema que recibe en serie y síncronamente con la señal del reloj, paquetes de cuatro bits por una única línea de entrada. Al recibir el cuarto bit de cada bloque, la salida del circuito Z, tomará el valor 1 sólo si el número total de unos recibidos en el bloque es un número par y 0 en caso contrario. Tras la recepción del cuarto bit de cada bloque, el sistema debe estar listo para recibir y analizar sin ningún retardo los cuatro bits correspondientes del siguiente bloque. Realice el diagrama de estados mínimo, la tabla de transición y utilizando FF tipo-D, las ecuaciones de excitación (estado) y salida. Suponga que recibir 4 ceros es paridad par.

Solución:



Los siete posibles estados del sistema son:

A: Estado en espera del primer bit. Asignación Q₂Q₁Q₀ (000)

B: Estado que ha recibido un bit y es un número impar de "1". Asignación (001)

C: Estado que ha recibido un bit y es un número par de "1". Asignación (010)

D: Estado que ha recibido dos bits y es un número impar de "1". Asignación (011)

E: Estado que ha recibido dos bits y es un número par de "1". Asignación (100)

F: Estado que ha recibido tres bit y es un número impar de "1". Asignación (101)

G: Estado que ha recibido tres bit y es un número par de "1". Asignación (010)

Las ecuaciones de excitación y salida son:

$$D_0 = \overline{Q_2} Q_0 \overline{X} + \overline{Q_2} \overline{Q_0} X + \overline{Q_1} \overline{Q_0} X$$

$$D_1 = \overline{Q_2} \overline{Q_1} X + \overline{Q_1} \overline{Q_0} \overline{X} + \overline{Q_2} \overline{Q_1} X$$


$$D_2 = \overline{Q_2} Q_1 \overline{X} + \overline{Q_2} Q_0 X + \overline{Q_2} \overline{Q_1} \overline{Q_0}$$

$$Z = \overline{Q_2} Q_1 \overline{X} + \overline{Q_2} Q_0 X$$

U6_30. Un circuito secuencial tiene dos entradas (X_1, X_0) y dos salidas (Z_1, Z_0) . Las entradas representan un número binario de dos bits, $N = X_1X_0$. Si el valor actual de N es mayor que el valor anterior, entonces $Z_1 = 1$. Si el valor actual de N es menor que el valor anterior, entonces $Z_0 = 1$. Si el valor actual de N es igual que el valor anterior, las dos salidas permanecen a 0. Cuando se recibe el primer par de entradas, tras una señal asíncrona de de Reset, no hay ningún valor anterior de N, así que no es posible determinar si el valor de N actual es mayor o menor que el valor anterior, por lo que ambas salidas deben ser 0. Se pide diseñar una máquina de estado de Mealy para el circuito utilizando la nomenclatura indicada.




Solución:



- **U6_31.** Se quiere diseñar un circuito secuencial que funcione como un sumador serie completo de n bits. Partiendo de una señal de Reset asíncrono que inicializa toda la lógica secuencial a "0", el circuito recibe en serie (síncronamente con el reloj) por sus dos entradas y empezando por los menos significativos los bits de los dos operandos Ai y Bi. El circuito debe suministrar por sus dos salidas tanto el bit de la suma Si como el de acarreo Ci+1. Se supone que la suma continúa indefinidamente hasta que se recibe un nuevo Reset por la entrada asíncrona, momento en el que la introducción de nuevos operandos se entiende como el comienzo de una nueva suma. Se pide:
 - **a)** Diseñe el diagrama de estados del circuito en su versión Moore, utilizando los estados necesarios de los diagramas adjuntos, añadiendo más si fuera necesario o dejando en blanco los que no se necesiten.
 - **b)** Utilizando flip-flops tipo T, indique el número de biestables necesarios. Realice la tabla de asignación de estados, la tabla de transición entre estados, la función para la excitación de los biestables y la tabla de salida. Utilice las plantillas facilitadas eliminando, si las hubiere, las filas o columnas innecesarias o añadiendo las que considere necesarias.
 - c) Exprese en su forma más simplificada como suma de productos las ecuaciones de salida.

Solución a)



Hay que considerar la suma completa bit a bit:

 $S_i = C_i \oplus A_i \oplus B_i$ y $C_{i+1} = A_iB_i + A_iC_i + B_iC_i$

 S_0 : Estado inicial para el que el resultado de la suma es "0" ($C_{i+1} = 0$ y $S_i = 0$)

S₁: Estado para el que el resultado de la suma es "1" ($C_{i+1} = 0$ y $S_i = 1$)

S₂: Estado para el que el resultado de la suma es "2" ($C_{i+1} = 1$ y $S_i = 0$)

 S_3 : Estado para el que el resultado de la suma es "3" ($C_{i+1} = 1$ y $S_i = 1$)

U)							
Asignación de estados							
ESTADO	Q_1	Q_0					
S0	0	0					
S 1	0	1					
S2	1	0					
S 3	1	1					

ь١

Transición de estados								
E. A	E. Actual		Entradas					
Q ₁ ⁿ	Q_0^n	Ai	Bi		Q ₁ ⁿ⁻			
0	0	0	0		0			
0	0	0	1		0			
0	0	1	0		0			
0	0	1	1		1			
0	1	0	0		0			
0	1	0	1		0			
0	1	1	0		0			
0	1	1	1		1			
1	0	0	0		0			
1	0	0	1		1			
1	0	1	0		1			
1	0	1	1		1			
1	1	0	0		0			
1	1	0	1		1			
1	1	1	0		1			
1	1	1	1		1			

E. Sig	ulente
Q ₁ ⁿ⁺¹	Q_0^{n+1}
0	
0 0	1
0	0 1 1 0
1	0
0	0
0	1
0	1
1	0
0	1
1 0 1 1 1 0	0
1	0
1	1
0	1
1	0 1 1 0 1 0 0 1 1 1 0
1	0
1	1

F Siguiente

0 (0
	•
•	,
0 '	1
0	1
1 ()
0	1
0 ()
0	
1 '	
1 '	1
0	
0 '	1
1 ()
0	1
0	1
0)

;	Salidas							
	C _{i+1}	S _i						
		0						
	0	0						
	0	0						
	0	0						
	0	1						
	0	1						
	0	1 1 0 0						
	0	1						
	1	0						
	0 0 1 1 1 1 1							
	1	0						
	1	0						
	1	1						
	1	1						
	1	1						
	1	1						
		•						


c)
$$S_i = Q_0$$
;

$$C_{i+1} = Q_1$$

U6_32. Diseñe un circuito secuencial de Mealy que calcule, dependiendo del valor de una entrada "S" el complemento a 1 (S = 0) o el complemento a 2 (S = 1) de un número de 3 bits que se va introduciendo en serie por una entrada "X" comenzando por el bit menos significativo. El bit más significativo del complemento correspondiente aparecerá en la salida al tercer ciclo de reloj. Una vez que se ha empezado a hacer un tipo de complemento (a 1 o a 2) no se cambiará el cálculo aunque varíe la entrada "S".

Realice únicamente el diagrama de estados utilizando los estados necesarios del diagrama adjunto, añadiendo más si fuera necesario o dejando en blanco los que no se necesiten. La nomenclatura a seguir es:

Solución:




U6_33. Se pide el diseño de una máquina de estados finita, FSM de Moore, que detecte si un número entero desconocido es múltiplo de cuatro. Cuando lo detecte, la FSM debe poner la única salida Z = '1', en caso contrario Z = '0'. Después de una señal asíncrona de Reset, el número en binario de n bits, empezando por el bit de menos peso, llega al sistema secuencial bit a bit, con cada flanco ascendente del reloj. Una nueva señal de Reset señala el final de número actual y el comienzo del siguiente.

Se pide sólo el diagrama de estados de la FSM, en el diseño se penalizará el uso de más estados que los necesarios, así como las transiciones entre estados incorrectas o incompletas. Indicar <u>necesariamente</u> de forma breve, no más de una línea, un comentario que ayude a entender el significado de cada uno de los estados definidos.

Nota: El número cero es múltiplo de cuatro.

Solución:

Los múltiplos de cuatro son 0, 4, 8, 12, 16, 20...en binario todos terminan en "00". Esta será la secuencia a buscar por la FSM.



Descripción de estados:

- **S0**. Estado inicial sin memoria, a la espera del bit menos significativo del número.
- **S1**. El primer bit, el menos significativo es un '0', secuencia buscada.
- **S2**. El segundo bit menos significativo es un '0', secuencia buscada y encontrada. Cualquier número que termine en "00", no importa el tamaño en bits es múltiplo de cuatro. Salida Z = '1'
- **S3**. El primer o el segundo bit menos significativo es un '1', secuencia errónea, cualquier número, no importa el tamaño en bits no es múltiplo de cuatro. Salida Z = '0'.
- **U6 34.** Dado el número decimal X = 9.547.25 se pide su representación, en los siguientes formatos:
- a1) Código binario con 20 bits, en signo magnitud, utilizando 4 bits para la parte fraccionaria.

a2) Código binario con 20 bits, en complemento a dos, utilizando 4 bits para la parte fraccionaria.

X = 1 1 0 1 1 0 1 0 1 0 1 0 1 0 1 0	0 1 1 0 0
---	-----------

a3) Código hexadecimal con 32 bits en complemento a dos, utilizando 8 bits para la parte fraccionaria.

X =	0XFFDAB4C0
-----	------------

b) Se tienen dos números binarios ambos enteros y representados en hexadecimal, A = 0x830F codificado en complemento a dos y B = 0x7654 codificado en signo magnitud. Se pide el resultado de la operación de resta R = A - B, **en binario y en hexadecimal** con un formato de 24 bits en complemento a dos.

Nota: En todo el ejercicio <u>NO</u> se permite el uso de calculadora. Para calificar el apartado b), <u>debe hacer</u> <u>necesariamente la operación en binario</u>.

A = 1000 0011 0000 1111

B= 0111 0110 0101 0100 \rightarrow 1000 1001 1010 1011

1000 1001 1010 1100