
U5.1. Se dispone de un chip de memoria como el dibujado en la figura. Responda a las siguientes preguntas, justificando en cada caso la respuesta:

- a) ¿Es una memoria ROM o RAM?
- b) ¿Cuál es su tamaño de palabra?
- c) ¿Cuál es su capacidad en bits? Utilizar en la respuesta el término kilo (k), mega (M), giga (G), etc... que corresponda.




Solución:

- a) Por tener una entrada de Write Enable (WE) se puede asegurar que se trata de una memoria RAM.
- b) El tamaño de palabra lo marca el bus de datos por lo tanto es de seis bits (D₅:D₀)
- **d)** Por tener 14 líneas de direccionamiento (A₁₃:A₀) su capacidad de direccionamiento es 2¹⁴ palabras de 6 bits, es decir: 6x2¹⁴ bits = 96 kbits

U5.2. Se dispone de un chip de memoria como el dibujado en la figura. Responda a las siguientes preguntas, justificando en cada caso la respuesta:


- a) ¿Es una memoria ROM o RAM?
- b) ¿Cuál es su tamaño de palabra?
- c) ¿Cuál es su capacidad en bits? Utilizar en la respuesta el término kilo (k), mega (M), giga (G), etc... que corresponda.




Solución:

- **a)** Por no tener una entrada de Write Enable (WE) se puede asegurar que se trata de una memoria ROM.
- b) El tamaño de palabra lo marca el bus de datos por lo tanto es de siete bits (D₆:D₀)
- c) Por tener 13 líneas de direccionamiento (A_{12} : A_0) su capacidad de direccionamiento es 2^{13} palabras de 7 bits, es decir: $7x2^{13}$ bits = 56 kbits

U5.3. Justificando cada respuesta señale:, señale justificando la respuesta:




- **b)** En un chip de memoria ROM de 64 kBytes, con 8 pines para datos, señale el número de pines de dirección que debe tener.
- c) Se tiene una memoria ROM con 3 pines de dirección y 4 de datos, siendo A₂ y D₃ los más significativos respectivamente. El contenido de la memoria, de la dirección más baja a la más alta, y expresado en hexadecimal, es: 7-A-9-C-D-2-4-E. Con esa información, complete el cronograma facilitado.



Solución:


- a) Direcciones (entradas), datos (bidireccionales), chip-select o CS (entrada) y write enable o WE (entrada).
- **b)** $64 \text{ kB} = 2^{16} \text{ B} = 2^{\text{X}} \text{ B} \implies \text{X} = 16 \text{ bits de dirección}.$

c)



U5.4. En la figura se muestra la distribución de pines del chip de memoria de referencia T15V4M08A con un encapsulado de 32 pines. A la vista del dibujo se pide, justificando en cada caso la respuesta:

- a) El tipo de memoria RAM o ROM.
- b) El tamaño de los buses de direcciones y datos
- c) El tamaño (capacidad) en bytes de la memoria.




Solución:


- a) Es una memoria RAM porque permite la escritura controlada con el pin /WE
- b) El bus de direcciones es de 19 bits señalado por los pines desde A0 hasta A18

El bus de datos es de 8 bits señalado por los pines desde I/O1 hasta I/O8


c) Si una dirección señala a un byte, la capacidad en bytes la señala el número de direcciones diferentes. En este caso 219 bytes, es decir 512 kbytes.

U5.5. Un sistema utiliza una pequeña memoria de ROM DE 8 bytes como la indicada en la figura, utilizada como un elemento de control. El contenido, escrito en fábrica, es 00-D3-FA-6D-E8-46-F0-FF, donde 00 es el byte escrito en la dirección más baja y FF en la dirección más alta. Con la información facilitada se pide completar el cronograma de la figura inferior.






Solución:




U5.6. En la figura se muestra la distribución de pines del chip de memoria de referencia VS2C2164096 con un encapsulado de 44 pines. A la vista del dibujo se pide, justificando en cada caso la respuesta:


- a) El tipo de memoria RAM o ROM.
- b) El tamaño de los buses de direcciones y datos
- c) El tamaño (capacidad) en bytes de la memoria.




- a) Es una memoria RAM porque permite la escritura controlada con el pin /WE
- **b)** El bus de direcciones es de 18 bits señalado por los pines desde A0 hasta A17 El bus de datos es de 16 bits señalado por los pines desde I/O1 hasta I/O16
- c) Si una dirección señala a 16 bits (2 bytes), la capacidad en bytes la señala el número de direcciones diferentes por 2. En este caso 2x218 = 219 bytes, es decir 512 kbytes.

U5.7. Un sistema utiliza una pequeña memoria de ROM DE 8 bytes como la indicada en la figura, utilizada como un elemento de control. El contenido, escrito en fábrica, es 00-E4-FA-D8-6D-D3-F0-FF, donde 00 es el byte escrito en la dirección más baja y FF en la dirección más alta. Con la información facilitada se pide completar el cronograma de la figura inferior.






Solución:



U5.8. En la figura se muestra la distribución de pines de un chip de memoria. Se pide:


- **a)** Él tipo de memoria RAM o ROM justificando la respuesta (sin justificación no habrá calificación).
- **b)** El tamaño (capacidad) en bytes de la memoria, justificando cómo obtiene dicha cantidad.
- c) La dirección (entrada, salida o entrada/salida) de cada pin de la figura.




- a) Es una memoria RAM porque permite la escritura controlada con el pin WE.
- **b)** $2^{A} \cdot D = 2^{23} \cdot 2$ bytes = 2^{24} bytes = 16 Mbytes
- c) A son direcciones, así que son pines de entrada. CS y WE son el Chip Select y el Write Enable, también son pines de entrada. D son los pines de datos, al ser RAM son entradas/salidas porque se leen y se escriben.

U5.9. Se tiene una memoria con cuatro pines de dirección, A[3:0], y otros cuatro de datos, D[3:0], siendo en cada caso el pin de índice 3 el más significativo. El contenido de la memoria expresado en hexadecimal es: A –B-0-1-6-9-D-8-9-D-E-2-D-2-D-3, donde A es el contenido de la dirección más baja y 3 el de la dirección más alta. Con la información facilitada se pide completar el cronograma de la figura adjunta.








U5.10. a) Dada una memoria con 21 bits de dirección y 32 de datos, se pide su tamaño en bytes justificando cómo se obtiene dicha cantidad.


b) Dada una memoria de 512 kBytes con un bus de datos de 16 bits, se pide el número de bits del bus de direcciones.

Solución:

- a) $2^{A} \cdot D = 2^{21} \cdot 4$ bytes = 2^{23} bytes = 8 Mbytes
- **b)** 512 kbytes = 219 bytes = $2A \cdot D = 2A \cdot 2$ bytes = 2A+1 => A = 18

U5.11. Se tiene una memoria con tres pines de dirección, A[2:0], y cuatro de datos, D[3:0], siendo en cada caso el pin de índice 0 el menos significativo. El contenido de la memoria expresado en hexadecimal es: 5-C-7-4-F –B-2-6, donde 5 es el contenido de la dirección más baja y 6 el de la dirección más alta. Con la información facilitada se pide completar el cronograma de la figura inferior.






U5.12. Se ha diseñado un circuito lógico combinacional que tiene 3 entradas, A, B y C y dos salidas, F1 y F2. Para simplificar su implementación se ha utilizado una memoria de 32 x 8 (32 posiciones de 8 bits de datos cada una de ellas). Las conexiones de las variables de entrada (A, B, y C) y las funciones de salida (F1 y F2) con la memoria se muestran en la figura.

El contenido de la memoria se muestra en la siguiente tabla:

Dirección	Dato	Dirección	Dato
0	0A	16	A1
1	12	17	B2
2	37	18	C3
3	CA	19	E4
4	FE	20	F5
5	F4	21	06
6	FF	22	17
7	4F	23	28
8	BA	24	39
9	23	25	4A
10	A2	26	5B
11	93	27	6C
12	6F	28	7D
13	E3	29	8E
14	E3	30	9F
15	C6	31	00



Se pide:

- a. Obtener la expresión canónica de las funciones F1 y F2
- b. Obtener la expresión minimizada de F1 y F2

Solución:

a) Dado que siempre A_4 = '1' y A_2 = '0', las ocho direcciones que se pueden seleccionar con A, B y C, son:

Los bytes leídos son por tanto: A1, B2, C3, E4, 39, 4A y 5B

De estos bytes los bits D7 y D2 representan a F1 y F2 respectivamente. Por tanto:

$$F1 = \sum m (0, 1, 2, 3)$$


$$F2 = \sum m (3, 7)$$

b) La simplificación de F1 y F2 será:

$$F1 = \overline{A}$$

$$F2 = B C$$

U5.13. Para la realización de cierto circuito combinacional complejo, con múltiples funciones de salida, se han utilizado una serie de memorias conectadas tal y como muestra la figura. El contenido de cada memoria se muestra en las tablas de la derecha.



	Memoria 1								
Dir.	Dato		Dir.	Dato					
00	A5		08	B0					
01	47		09	B0					
02	8C		0A	CA					
03	9C		0B	FE					
04	FF		0C	C0					
05	3F		0D	A1					
06	7E		0E	AA					
07	C1		0F	AB					

Men	Memoria 2						
Dir.	Dato						
00	F						
01	В						
02	D						
03	3						
04	1						
05	0						
06	С						
07	3						

Memoria 3						
Dir.	Dato					
00	Α					
01	В					
02	В					
03	F					
04	D					
05	Е					
06	5					
07	5					

Se pide, justificando la respuesta:


- a. Expresión canónica de la función F6
- b. Expresión minimizada de la función F1

Α	В	С	DATO	D_6	D ₅	D ₄	DATO	F ₆	D_2	D ₁	D_0	DATO	F ₁
0	0	0	A5	0	1	0	D	0	1	0	1	Е	0
0	0	1	47	1	0	0	1	0	1	1	1	5	1
0	1	0	8C	0	0	0	F	1	1	0	0	D	1
0	1	1	9C	0	0	1	В	1	1	0	0	D	1
1	0	0	FF	1	1	1	3	1	1	1	1	5	1
1	0	1	3F	0	1	1	3	1	1	1	1	5	1
1	1	0	7E	1	1	1	3	1	1	1	0	5	1
1	1	1	C1	1	0	0	1	0	0	0	1	В	1

a)
$$F(A,B,C) = \Sigma m(2, 3, 4, 5, 6) = \Pi M(0, 1, 7)$$

b)
$$F(A,B,C) = \prod M(0) => F(A,B,C) = (A + B + C)$$

U5.14. Mediante la conexión de una serie de 4 memorias ROM con señal de habilitación activa en alto, se ha configurado una memoria de mayor dimensión según se muestra en la figura adjunta.



a. Indique, justificando brevemente la respuesta, el tamaño de la memoria total dispuesta y la arquitectura del circuito diseñado.

Se trata de una memoria de 32 palabras, la dirección consta de 5 bits A₄A₃A₂A₁A₀, de 8 bits por palabra, D₇D₆D₅D₄D₃D₂D₁D₀.

La memoria se configura con 4 memorias de 16 palabras de 4 bits cada una, donde las 16 primeras palabras (dir: 0-15) de la memoria final se configuran con las memorias M2, los 4 msb (nibble alto), y M4, los 4 lsb (nibble bajo) y las 16 últimas (dir: 16-31) con las memorias M1, los 4 msb (nibble alto), y M3, los 4 lsb (nibble bajo).

b. Sabiendo que el contenido de algunas de las posiciones de memoria que forma el conjunto es el mostrado en la tabla adjunta.

	Memoria Total Conjunta												
Dir	Dir Dato Dir Dato Dir Dato Dir Dato Dir Dato											Dato	
00	A5		06	7E		0A	CA		15	0C		1C	D3
01	47		07	C1		0B	FE		16	C0		1D	EE
02	8C		08	B0		10	FA		17	3A		1E	5E
03	9C		09	B0		11	BA		18	A2		1F	55

Determine el contenido de cada una de las memorias individuales, para las direcciones que en cada caso se señalan en las tablas correspondientes a cada memoria individual.

ı	M1							
Dir	Dato							
0	F							
5	0							
D	E							

	V 12
Dir	Dato
0	Α
3	9
Α	С


N	/13
Dir	Dato
1	Α
8	2
F	5

N	/14
Dir	Dato
2	С
7	1
В	E

Memoria 2: Nibble alto de las direcciones 00 a 0F. Memoria 1: Nibble alto de las direcciones 10 a 1F. Memoria 4: Nibble bajo de las direcciones 00 a 0F. Memoria 3: Nibble bajo de las direcciones 10 a 1F.

U5.15. En la figura se muestra un circuito formado por una memoria de 128 x 8, un contador de binario natural de 4 bits y un decodificador de 2 a 4 bits con las salidas registradas, tal y como señala la figura. Sabiendo que el contenido de la memoria es el mostrado en la tabla adjunta, se pide:

- **a.** Determinar de forma razonada si hay alguna posición de memoria que nunca se pueda direccionar.
- b. Partiendo de una situación de reset inicial, que pone a cero el registro y el contador, determinar la secuencia de valores en el bus de datos de la memoria para los 8 primeros pulsos de reloj. Justificar la respuesta.



DIRECCIÓN			A ₃ A ₂ A ₁ A ₀														
DIRECCI	ON	_0	_1	_2	_3	_4	_5	_6	_7	_8_	_9	_A	В	_C	٥	_E	_F
	0_	00	45	3B	2C	FC	6F	7E	1E	06	00	4E	5B	ВС	BA	4A	3F
	1_	00	53	E3	AE	3E	64	E3	E8	99	5C	B4	A3	2E	A1	00	04
	2_	00	43	07	64	5B	5E	3F	FF	32	A2	14	55	76	СВ	ВС	AA
Λ. Α. Α.	3_	00	56	54	В6	3B	BB	CE	F5	F4	F3	7F	89	F0	F0	B5	В0
A ₆ A ₅ A ₄	4_	00	A2	B5	A1	A0	EA	30	40	54	6B	7F	5C	A3	D5	DC	DD
	5_	00	A2	76	00	98	90	90	90	87	В7	89	09	04	0F	A4	A0
	6_	00	5F	FF	4D	ED	4F	5C	AC	CA	FE	AB	CA	CA	6E	43	B7
	7_	00	63	F4	F3	F8	F9	C4	C0	Α0	A0	E3	26	77	65	F3	A1

SOLUCIÓN

a) Los dígitos D₇ y D₆ de la memoria, activan las entradas S₁ y S₀ del decodificador.

Dependiendo de su valor 00, 01, 10 y 11, las salidas registradas I₃ I₂ I₁ tomarán los valores "000", "001", "010" y "100".

Estas salidas direccionan los bits de más peso de la dirección de memoria A₆ A₅ A₄. En consecuencia, sólo se puede acceder a las direcciones de la memoria que empiecen por dichos valores, es decir, sólo se podrán generar direcciones cuya parte alta sea 0, 1, 2 ó 4.

Sólo se podrá acceder a los datos de las filas señaladas en la tabla como 0_, 1_, 2_ y 4_


b) Teniendo en cuenta que los bits más significativos del bus de datos determinan la dirección presente en el bus de dirección, la secuencia será:

Pulso	Reset	P1	P2	P3	P4	P5	P6	P7	P8
Dirección	00	01	12	43	24	15	16	47	18
Dato	00	45	E3	A1	5B	64	E3	40	99

U5.16. Utilizando 4 chips de memoria de 16MBytes se ha diseñado un sistema cuya capacidad es de 64MBytes, según se muestra en la figura.

Se pide, justificando todas las respuestas:

- a) Determinar el número de líneas del bus de direcciones de cada memoria.
- **b)** Determinar el número de líneas del bus de direcciones del conjunto total.
- **c)** Determinar el rango de direcciones, en hexadecimal, que se corresponde con cada memoria.
- d) Diseñar el circuito combinacional que, a partir de los bits correspondientes del bus de direcciones, genere las señales CS0, CS1, CS2 y CS3 de forma que permita activar la memoria que corresponda a cada conjunto de direcciones.



Solución.

- a. Dado que el tamaño de la memoria es de 16MB = 2^{24} Bytes => $log_2(2^{24})$ = 24, es decir, el bus de direcciones de cada chip tiene 24 bits, de A_{23} a A_0 .
- b. Dado que el tamaño del sistema de memoria total es de $64MB = 2^{26}$ Bytes => $log_2(2^{26}) = 26$, es decir, el bus de direcciones de dicho sistema tiene 26 bits, de A_{25} a A_0 .
- c. El rango de valores del bus de direcciones de todo el sistema, ya que tiene 26 bits, va de 0x0000000 hasta 0x3FFFFF. Como hay 4 memorias iguales, el rango de direcciones de cada memoria será:

	Rango de valores
Memoria 0	0000000 – 0FFFFF
Memoria 1	1000000 – 1FFFFF
Memoria 2	2000000 - 2FFFFF
Memoria 3	3000000 - 3FFFFF


d. Del punto a) se sabe que a la memoria se conectan 14 bits del bus de direcciones, es decir, del A0 al A13. Del punto b) se sabe que el sistema tiene un total de 16 bits, es decir, "sobran" dos bits del bus de direcciones y son estos los que se utilizan para distinguir qué memoria se debe seleccionar:

A ₂₅	A ₂₄	CS3	CS2	CS1	CS0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

$$CS1 = A_{25}$$
. A_{24}
 $CS2 = A_{25}$. A_{24}
 $CS3 = A_{25}$. A_{24}

 $CS0 = A_{25} \cdot A_{24}$

U5.17. El circuito de la figura representa un generador pseudo-aleatorio de números para rellenar un boleto de la Loto (lotería que, básicamente, consiste en seleccionar 6 números entre el 1 y el 49 elegidos al azar).



El circuito está compuesto por un generador de una señal de reloj de 100MHz, cuya salida sólo se activa al presionar un pulsador y mientras éste esté pulsado (se asume que al liberar el pulsador, la entrada correspondiente del pin de la puerta AND se pone a cero). La señal de reloj activa la entrada de un contador en binario natural de 6 bits. La salida del contador está conectada al bus de direcciones de una memoria, cuyo contenido son los números del 01 al 49, según se muestra en la tabla adjunta. En los 4 bits más significativos se almacenan las decenas y en los 4 menos significativos las unidades. Para representar estos números, se cuenta con dos displays de 7 segmentos, conectados a la memoria a través de sendos decodificadores BCD a 7 segmentos.

La pseudo-aleatoriedad se consigue por la velocidad del reloj, cada 10 ns se produce un incremento en el contador, es decir, cada segundo el contador da más de un millón y medio de vueltas, por lo que intentar parar la cuenta en un punto determinado es imposible.

DIRECCI	ÓΝ		A ₃ A ₂ A ₁ A ₀														
DIRECCI	ON	_0	_1	_2	3	_4	_5	_6	7	8	_9	_A	_B	ပ	D	Ш	F
	0_	01	02	03	04	05	06	07	08	09	10	11	12	13	14	15	16
Δ- Δ.	1_	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31	32
A 5 A 4	2_	33	34	35	36	37	38	39	40	41	42	43	44	45	46	47	48
	3_	49	01	02	03	04	05	06	07	08	09	10	11	12	13	14	15

Tabla del contenido de la memoria

Se pide, justificando las respuestas:

a) Rellenar la tabla de verdad adjunta para el decodificador BCD-7 segmentos (4 entradas y 4 de los segmentos de las 7 salidas).

	Entra	adas		Segmentos						Entr	adas		Segmentos					
D7	D6	D5	D4	а	b	С	g		D7	D6	D5	D4	а	b	С	g		
0	0	0	0	1	1	1	0		1	0	0	0	1	1	1	1		
0	0	0	1	0	1	1	0		1	0	0	1	1	1	1	1		
0	0	1	0	1	1	0	1		1	0	1	0	X	X	X	X		
0	0	1	1	1	1	1	1		1	0	1	1	X	X	X	X		
0	1	0	0	0	1	1	1		1	1	0	0	X	X	X	X		
0	1	0	1	1	0	1	1		1	1	0	1	X	X	X	X		
0	1	1	0	1	0	1	1		1	1	1	0	X	X	X	X		
0	1	1	1	1	1	1	0		1	1	1	1	X	X	X	X		

b) Partiendo de una posición inicial en la que el contador está a cero, ¿Cuál será el valor de salida en los displays si el pulsador se activa durante exactamente 875ms?

- c) En el diseño planteado, ¿hay algún número que tenga más probabilidad de salir que otro? De ser así, ¿cómo se podría solucionar? No hace falta que implemente la solución, sólo enúnciela de forma razonada.
- d) Diseñar un circuito cuya salida se ponga a uno cada vez que el número mostrado en el display sea el 49.

SOLUCION

b) En 875 msec = 875*10⁶ nsec. Como una cuenta tarda 10 nsec, suponen 1.367.187*64 + 32 cuentas. El contador señalará el valor 32.

En consecuencia, A_5A_4 $A_3A_2A_1A_0 = 10$ 0000, el dato que se lee de memoria es 33.

Los displays señalarán 3 y 3 respectivamente.

c) Los números comprendidos del 01 al 15 tiene el doble de posibilidades de salir que el resto, puesto que están dos veces presentes en memoria.


Una solución válida supone resetear/inicializar el contador a 0, al alcanzar la cuenta de 49.

d) En el circuito propuesto, la salida se debe activar cuando en el contador direccione en la memoria la posición cuyo valor contenido sea el 49, es decir la cuenta en hexadecimal 30₁₆, es decir 11 0000₂.

No hace falta hacer el mapa de Karnaugh, basta con implementar la lógica para el mintern que defina el valor '1' de la función con la cuenta pedida.

 $F = A_5 A_4 \overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}$

U5.18. El circuito de la figura representa un circuito secuencial, cuya lógica combinacional se ha implementado mediante una memoria ROM, que utiliza dos biestables tipo T. El contenido de la ROM se muestra en la tabla.



DIRECC	DIRECCIÓN							A:	A2	A ₁ <i>A</i>	A 0						
DIKECC	JION	_0	_1	_2	_3	_4	_5	_6	_7	_8	_9	_A	_B	_C	_D	E	_F
	0_	07	42	34	23	F7	69	7D	10	06	00	4E	5B	ВС	ВА	4A	3F
	1_	00	53	ß	Æ	З Е	64	ЕЗ	E8	99	5	B4	Α3	2E	Α1	8	04
	2_	00	43	07	64	5B	5E	3F	FF	32	A2	14	55	76	СВ	ВС	AA
Λ. Λ. Λ.	3_	00	56	54	В6	3B	ВВ	Е	F5	F4	F3	7F	89	F	F	В5	B0
A ₆ A ₅ A ₄	4_	00	Α2	В5	Α1	A0	EΑ	30	40	54	6B	7F	5	А3	D 5	Ы	DD
	5_	00	Α2	76	8	98	9	99	99	87	B7	89	9	04	동	A4	Α0
	6_	00	5F	FF	4D	ED	4F	5C	AC	CA	FE	ΑB	CA	CA	6E	43	B7
	7_	00	63	F4	F3	F8	F9	C4	C0	A0	A0	E3	26	77	65	F3	A1

Se pide:

- a) Completar la tabla de verdad que se adjunta, justificando los valores obtenidos.
- b) Justificar si el diseño es tipo Moore o Mealy
- c) Representar el diagrama de estados

SOLUCIÓN:

a)

E	ntrada	ıs		ado iente		ciones stado	Sali	das
Q ₁ ⁿ	Q_0^n	Α	Q ₁ ⁿ⁺¹	Q_0^{n+1}	T1	T0	Χ	Υ
0	0	0	0	1	0	1	1	1
0	0	1	0	0	0	0	1	0
0	1	0	0	0	0	1	0	0
0	1	1	0	1	0	0	1	1
1	0	0	1	1	0	1	1	1
1	0	1	0	0	1	0	0	1
1	1	0	0	0	1	1	0	1
1	1	1	1	1	0	0	0	0

Las columnas de "Ecuaciones de Estado" y "Salidas" se obtienen directamente de la memoria, son los cuatro bits menos significativos de las direcciones 0 a 7, tal como están conectadas las entradas de direccionamiento de la memoria.

Las columnas del "Estado Siguiente" se obtienen tras aplicar el valor de la ecuación de estado a cada uno de los biestables, para todas las combinaciones del estado actual.


b) El diseño es tipo Mealy, se observa por

ejemplo, que para un mismo estado $Q_1Q_0 = 00$, la salida Y es diferente para los dos valores de la entrada.

U5.19. P4.- En la figura se muestra un conjunto de 4 de memoria, cuyo pin de selección (CS) proviene de decodificador 3 a 8.

Se pide, razonando la respuesta:

- a) Determinar el tamaño de cada una de las memorias
- b) Determinar el tamaño de la memoria total formada
- c) Indicar para cada memoria, el rango de direcciones las que se activa o es seleccionada.



SOLUCIÓN:

- a) Dado que las líneas de dirección que le llega a cada chip de memoria es de A12 a A0, es decir, 13 líneas, el tamaño de cada memoria será de 2¹³, es decir, 8KBytes.
- b) El conjunto de memoria está formada por 4 chips de memoria de 8KBytes cada una, por lo que la cantidad de memoria total será de 32KBytes.
- c) El rango de direccionamiento se corresponde con los valores que pueden tomar las líneas del bus de direcciones, siendo los bits A15, A14 y A13 los que seleccionan cada uno de los chips, según las salidas conectadas del decodificador.

Con esto, empezando por la memoria de abajo (1) y de forma ascendente, los rangos solicitados serán:

Memoria	Salida activa decodificador		A15	A14	A13	A12-A0	Dirección
1	S0	Dir. más baja	0	0	0	0 0000 0000 0000	0x0000
I	30	Dir. más alta	0	0	0	1 1111 1111 1111	0x1FFF
2	S1	Dir. más baja	0	1	0	0 0000 0000 0000	0x4000
2	31	Dir. más alta	0	1	0	1 1111 1111 1111	0x5FFF
3	S2	Dir. más baja	1	0	1	0 0000 0000 0000	0xA000
3	32	Dir. más alta	1	0	1	1 1111 1111 1111	0xBFFF
4	S3	Dir. más baja	1	1	1	0 0000 0000 0000	0xE000
4	33	Dir. más alta	1	1	1	1 1111 1111 1111	0xFFFF

U5.20. Se pretende diseñar un sistema de control basado en un microprocesador. Éste dispone de un bus de direcciones de 20 bits (A₁₉:A₀) y un bus de datos de 8 bits (D₇:D₀). La memoria RAM que se va a implementar en el sistema es de un total de 512 KBytes, utilizando chips de memoria de 128 KBytes. Sabiendo que la dirección inicial de cada uno de los chips de memoria es 0x00000, 0x60000, 0x80000 y 0xC0000 respectivamente,

Se pide:

- a) Indique la dirección inicial y final que van a ocupar cada uno de los chips de memoria.
- **b)** Obtenga las ecuaciones para la lógica de selección que permita activar el CS (*Chip Select*) de cada una de las memorias. Se valorará las ecuaciones más simplificadas posibles.
- a) Como la capacidad de cada una de las cuatro memorias es de 128 kBytes = 2¹⁷ bytes, necesita 17 líneas de direccionamiento (A₁₆:A₀) y en consecuencia utiliza los 3 msb del direccionamiento (A₁₉:A₁₇) para su identificación y selección.

Dir. Inicial: 0x00000 => **000**0 0000 0000 MEM1 Dir. Final: **000**1 1111 1111 => **0x1FFFF** Dir. Inicial: 0x60000 => **011**0 0000 0000 MEM₂ Dir. Final: **011**1 1111 1111 => **0x7FFFF** Dir. Inicial: 0x80000 => **100**0 0000 0000 MEM3 Dir. Final: **100**1 1111 1111 => **0x9FFFF** Dir. Inicial: 0xC0000 => **110**0 0000 0000 MEM4 Dir. Final: **110**1 1111 1111 => **0**x**DFFFF**

b) Por tanto las ecuaciones de selección cumplen con la tabla de verdad:


	A ₁₉	A ₁₈	A ₁₇	CS1	CS2	CS2	CS4
MEM1	0	0	0	1	0	0	0
MEM2	0	1	1	0	1	0	0
MEM3	1	0	0	0	0	1	0
MEM4	1	1	0	0	0	0	1

$$\begin{array}{lll} \text{CS1} = \overline{A_{19}} \, . \overline{A_{18}} \, . \overline{A_{17}} \; ; \; \text{Mayor simplificación:} & \text{CS1} = \overline{A_{19}} \, . \overline{A_{18}} \\ \\ \text{CS2} = \overline{A_{19}} \, . \overline{A_{18}} \, A_{17} \; ; \; \text{Mayor simplificación:} & \text{CS2} = \overline{A_{17}} \\ \\ \text{CS3} = \overline{A_{19}} \, . \overline{A_{18}} \, . \overline{A_{17}} \; ; \; \text{Mayor simplificación:} & \text{CS3} = \overline{A_{19}} \, . \overline{A_{18}} \end{array}$$

P4. El esquema siguiente representa parte de un sistema digital basado en microprocesador, o

 $CS4 = A_{19} \cdot A_{18} \cdot \overline{A_{17}}$; Mayor simplificación: $CS4 = A_{19} \cdot A_{18}$

P4. El esquema siguiente representa parte de un sistema digital basado en microprocesador, correspondiente a su vez a parte de su sistema de memoria. En las tablas de debajo se muestra el contenido de cada una de las posiciones de cada memoria.



DIRECCIÓ	ŚNI							Α	3 A 2	A ₁ A	۸٥						
DIRECCIO	אכ	_0	_1	_2	3	_4	_5	_6	_7	_8_	_9	_ A	_ B	_C	_D	_ _	_F
	0_	07	42	34	23	F7	69	7D	10	06	00	4E	5B	ВС	ВА	4A	3F
	1_	99	53	E3	ΑE	3E	64	E3	E8	99	5C	B4	A3	2E	A1	00	04
	2_	3A	43	07	64	5B	5E	3F	FF	32	A2	14	55	76	CB	ВС	AA
	3_	00	56	54	₿6	3B	BB	CE	F5	F4	F3	7F	89	F0	F0	B5	B0
	4_	DE	A2	B5	A1	A0	EΑ	30	40	54	6B	7F	5C	А3	D5	DC	DD
	5_	3D	A2	70	77	98	90	90	90	87	B7	89	09	04	0F	A4	A0
	6_	F0	5F	FF	4D	ED	4F	5C	AC	CA	FE	AB	CA	CA	6E	43	B7
	7_	00	63	F4	F3	F8	F9	C4	C0	Α0	A0	E3	26	77	65	F3	A1
A ₇ A ₆ A ₅ A ₄	8_	64	E3	E8	99	5C	B4	А3	64	5B	A2	76	00	98	90	90	90
	9_	5E	3F	FF	32	A2	14	55	B6	3B	5F	FF	4D	ED	4F	5C	AC
	Α_	A2	76	00	98	90	90	90	A1	Α0	63	F4	F3	F8	F9	C4	C0
	B_	5F	FF	4D	ED	4F	5C	AC	00	98	E3	E8	99	5C	B4	A3	64
	C_	63	F4	F3	F8	F9	C4	C0	4D	ED	3F	FF	32	A2	14	55	B6
	D_	E3	E8	99	5C	B4	A3	64	5B	ВС	ВА	4A	C0	64	5B	A2	76
	E_	3F	FF	32	A2	14	55	В6	А3	2E	A1	00	12	B6	3B	5F	FF
	F_	99	5C	B4	А3	64	5B	00	55	76	СВ	ВС	F5	A1	A0	63	F4

	DIRECCIÓ	ŚNI							Α	3 A 2	A ₁ A	٨٥						
F	DIKECCIO)N	_0	1	2	၅	4	5	6	_7	8	တျ	_A	В	ပ	_ D	_E	_F
=		0_	63	F4	F3	F8	F9	C4	7D	18	0	0	00	0B	00	Α0	Α0	ΑE
1		1_	E3	E8	99	5	B4	А3	E3	E8	99	5	B4	А3	2E	A1	00	04
4		2_	3F	FF	32	A2	14	55	3F	FF	32	A2	14	55	76	CB	BC	AA
0		3_	99	5C	B4	А3	64	5B	Е	F5	F4	F3	7F	89	F0	F0	B5	92
)		4_	98	90	90	90	A0	EΑ	30	40	54	98	90	90	90	D5	DC	DC
0		5_	ED	4F	5C	AC	98	90	90	90	87	ED	4F	5C	AC	0F	A4	A0
7		6_	F8	F9	C4	C	Е	4F	5	AC	CA	F8	F9	C4	CO	6E	43	B7
1		7_	5C	B4	А3	64	F8	F9	Ċ4	CA	FE	5	B4	А3	64	65	F3	11
)	$A_7A_6A_5A_4$	8_	64	E3	E8	99	5	B4	А3	64	51	A2	76	00	98	90	90	90
\mathcal{C}		9_	5E	3F	FF	32	A2	14	55	B6	3B	5F	FF	4D	ED	4F	5C	AC
0		Α_	A2	76	00	98	СВ	00	10	A1	Α0	63	F4	F3	F8	F9	C4	C0
4		B_{-}	98	93	90	90	4F	5C	A1	00	98	E3	E8	99	5C	B4	А3	64
ô		C_{-}	C4	7D	10	6	F9	C4	BD	4D	Е	3F	FF	32	C4	7D	10	06
ŝ		D_{-}	A3	E7	E8	99	B4	А3	64	5B	ВС	ВА	4C	C0	А3	E3	E8	99
=]		E_	55	9F	FF	32	14	55	B6	А3	2E	A1	A2	22	55	3F	FF	32
1		F_	5B	CE	F5	F4	64	5B	00	55	76	CB	BC	F5	5B	CE	F5	A4

Tabla 1. Contenido de la memoria 1.

Tabla 2. Contenido de la memoria 2.

Se pide, determinar el dato presente en el Bus de Datos de salida del sistema (BD15-BD8) cuando en el bus de direcciones del microprocesador se encuentran las direcciones mostradas en la siguiente tabla:

Para obtener el dato, lo primero es determinar la dirección presente en el bus de direcciones de la memoria. El bit A_{15} determina la memoria que se selecciona, A_{15} =0 selecciona la memoria 1 y A_{15} =1 la memoria 2.

En cuanto a la dirección concreta dentro de la memoria seleccionada, ésta se obtiene de los bits A₁₄ a A₇ del bus de direcciones del sistema microprocesador, con la correspondencia indicada en el esquema. Por ejemplo, para determinar el dato solicitado en la dirección 29FEh:



En el examen se entregaron cuatro modelos de enunciados diferentes, cuya única diferencia era el contenido de las memorias de las tablas 1 y 2. Aquí se presenta la solución sólo de uno de los modelos, pero la forma de obtener el resultado es, evidentemente, la misma.

Dirección A15-A0	Dato en BD15-BD8
29FEh	77
29FFh	77
3000h	F0
3001h	F0

Dirección A15-A0	Dato en BD15-BD8
7FFFh	F4
8000h	63
BB80h	CA
BEBEh	65