

乘法器種類:

②. 無符號乘法: 傳統乘法 (traditional sequential multiplication)
 硬體最佳化乘法 (hardware-friendly multiplication)

③. 有符號乘法: Booth's Algorithm

11. 傳統乘法 (traditional sequential multiplication)

設: $a \times b = c$: a 為 multiplicand c : product

eg


| | |
|----------|--------------------|
| 0101 | M _{and} |
| x 1111 | M _{plier} |
| <hr/> | |
| 0101 | |
| 0101 | |
| 0101 | |
| 0101 | |
| <hr/> | |
| 01011011 | Product |

b 为 multiplier


需要元件:

- ①. M_{and} register
- ②. Product register
- ③. ALU
- ④. control test

Flow chart:



乘法器硬件:



Tracing:



e.g. $0010_{(2)} \times 0011_{(2)}$

1. 需: Mcand: 8 bit, Mplier 4 bit, Product: 8 bit
2. 需: 4 輪

| Iteration | Step | Multiplier | Multiplicand | Product |
|-----------|---|------------|--------------|----------|
| 0 | Initial value | 0011 | 00000010 | 00000000 |
| 1 | 1 \rightarrow Product + M _{cand} | 0011 | 00000010 | 00000010 |
| | Multiplicand left shift | 0011 | 00001010 | 00000010 |
| | Multiplier right shift | 0001 | 00001010 | 00000010 |
| 2 | 1 \rightarrow Product + M _{cand} | 0001 | 00001010 | 00000110 |
| | M _{cand} left shift | 0001 | 00001000 | 00000110 |
| | M _{plier} right shift | 0000 | 00001000 | 00000110 |
| 3 | 0 \rightarrow No operation | | | 00000110 |
| 4 | 0 \rightarrow No operation | | | |
| Result | | | | 00000110 |

12). Hardware - friendly multiplications

III. 0001




12. 優點:

- ①. ALU 只需要 32 位元
- ②. 不用有額外的 register 存放 Multiplier
- ③. Control 不用控制 Mcount

Tracing: $0010_{(2)} \times 0011_{(2)}$

14). flow chart




| iteration | step | M _{cand} | Product |
|-----------|-------------------------------------|-------------------|----------|
| 0 | initial state | 0010 | 00000011 |
| 1 | 1 → prod = prod + M _{cand} | 0010 | 00100011 |
| | prod right shift | 0010 | 00010001 |
| 2 | 1 → prod = prod + M _{cand} | 0010 | 00110001 |
| | prod right shift | 0010 | 00011000 |
| 3 | 0 → No operation + rll | | 00001100 |
| 4 | 0 → No operation + rll | | 00000110 |

13). Booth's Algorithm:

①. $a \times b = 00111100$ eg 0011×0110
 傳統: $a \times (2^5 + 2^4 + 2^3 + 2^2)$ 其中: 01: 作加法運算
 $= a \times b_0$ 10: 作減法運算
 Booth's: $a \times (2^6 - 2^2)$
 $= a \times b_0$


②. flow chart:



③. Tracing. $0010 \times 1101 = 4 \text{ iterations}$

| iteration | step | Mcand | Product | |
|-----------|--|-------|---|---|
| 0 | initial step | 0010 | 00001101 | $\begin{array}{r} 0000 \\ 11110 \\ \hline 1110 \end{array}$ |
| 1 | $10 \rightarrow \text{prod} = \text{prod} - \text{Mc}$ | 0010 | 11101101 | $\begin{array}{r} 1111 \\ 0010 \\ \hline 0001 \end{array}$ |
| | prod rll | 0010 | 111101101 | |
| 2 | $01 \rightarrow \text{prod} = \text{prod} + \text{Mc}$ | 0010 | 000101101 | |
| | prod rll | 0010 | 000010110 | |
| 3 | $10 \rightarrow \text{prod} = \text{prod} - \text{Mc}$ | 0010 | 111010110 | |
| | prod rll | 0010 | 111101011 | |
| 4 | \times | | $\begin{array}{r} 11110101 \\ \times 11 \\ \hline 1111010 \\ 1111010 \\ \hline 1111010 \end{array}$ | |

④. 加法器:



⑤. Booth's Algo 的優點:

iii. 可以做有符號乘法

iv. 平均上速度較傳統及硬件最佳化乘法快
 (但不是 Always, \therefore 當 Multiplier 為: 0101 時
 需做 4 次加法運算, 但傳統只需 2 次)

⑥. 有效性證明

設為兩 8 bit 有符號相乘

| $a_7 a_6 \dots a_0$ | $a_7 a_6 \dots a_0$ | result |
|---------------------|---------------------|--------|
| b | $1 \ 1$ | X |
| b | $0 \ 0$ | X |
| $x \ a$ | $0 \ 1$ | b |
| | $1 \ 0$ | $-b$ |

$\Rightarrow (a_7 - a_8) \times b \times 2^7 + (a_6 - a_7) \times b \times 2^6 + \dots + (a_0 - a_1) \times b \times 2^0$
 $= b [a_7 - a_8 + a_6 - a_7 + a_5 - a_6 + \dots + a_0 - a_1]$
 $= b [-2^7 a_8 + 2^6 a_6 + \dots + 2^0 a_0]$
 $= b \times a_7 a_6 a_5 \dots a_1 a_0$
 $= b \times a$

19). Difference between sequential & combinational multiplication

sequential: 如 傳統, 硬件最佳化, Booth's Algorithm 設計之乘法器

需利用 sequential circuit 設計, 需依賴同步邏輯更新變數的值
 因此在做乘積的每一位元時, 需花一個 clock 的時間來同步所有
 記憶體元件改變, 速度較慢


combinational: 如: fast, parallel fast multiplier

電路中的任何邏輯改變會直接反映在其它訊號上

\therefore 不需要 clock 來進行同步, 速度較快.

且較易優化和管線化, 但只能用作無符號乘法


①. fast multiplier



設加法時間為 T, 則此乘法器為 31T

\therefore 共有 32-1 個加法器

②. parallel fast multiplier



為 1 個有 31 個 Node 的 full BT

$\therefore 2^i - 1 = 31 \quad i = 5 \text{ 為 height of tree}$

\therefore 設加法器運算時間為 T, 則 parallel fast multiplier 的時間為 5T
 但加法器同為 31 個, 硬件成本一致

Sequential 加法器系統 Check \longrightarrow Action \longrightarrow Shift

| | Traditional | | Hardware-friendly | | Booth's Algorithm | | | |
|--------|---|---|---|--|---------------------------------------|--------------------------------------|--------------------------------------|----|
| check | Multiplier | | Product | | product 0. ^{mythical bit} -1 | | | |
| | 0 | 1 | 0 | 1 | 00 | 01 | 10 | 11 |
| action | X | Product \leftarrow Product + Multiplier | X | Product \leftarrow 左半部 \leftarrow Product + 左半部 + Multiplier | X | (lp) \leftarrow (lp) + Mcand | (lp) \leftarrow (lp) - Mcand | X |
| shift | Multiplier \leftarrow Multiplier \rightarrow | | Product \rightarrow | | Product \rightarrow | | | |
| 優點 | X | | 1. 不需要 Multiplier register 2. ALU 只要 32 bit 3. 不需要 shift Multiplier | | 1. 可作為 8 數乘法 2. 平均上運算速度較快 | | | |

實例比較乘法器速度

一. Traditional

基本假設：設兩 A bits 的數在作乘法，且每個 operation 需 B time unit

且總是做加

若用 HW 來 shift register 的話可同時做

Step: ① check Multiplier 0 (可省略, \therefore 總是為 1)

② Multiplier + Product : 1 clock

③ shift Multiplier & Product : 1 clock

④ check 是否完成 : 1 clock (要實作 - 定有 - counter register

既然為 memory unit, 需要 clock 控制)

\therefore 共需: $(3 \times A) \times B$ 個 time units.

二. Fast Multiplication:

需做 $A-1$ 次的加法, \therefore 為: $(A-1)B$ 個 time units.

三. Parallel Multiplication

需做 H 次的加法, 其中: $2^H = A \therefore H = \lceil \lg A \rceil$, 為 $\lceil \lg A \rceil B$ 個 time units.

(\therefore 需 $A-1$ 個 Adder

$\therefore 2^H - 1 = A - 1 \Rightarrow 2^H = A$)