Memory hierarchy

the thick the same of the sa

Note:

Docoder 有几个輸出,就有几个 AND GATE

故以左圖為例,有46个AND GAT. ∴ MEM 522 建大, docoder 拉大

解码时间越是

CPV存取速度越慢

當要執行某个 executable file 時 需要先將其 suap in 到 MEM中,再由CPV 去抓指仓来執行

根據 為 鈕曼原則

但 swap 建度很慢 ("是disk I/O operation) 而當MEM 越小, swap :(數會增加

- ®站在減少suap 次數上, MEM 應越大越好.
- ® 站在減少CPV存取時間上, MEM 應越小越好.

: 1使用 MEM Hierarchy 方法: 靠近 CPV 的越小, 靠近 HD 的越大

 $\boxed{\text{CPV}} \longleftrightarrow \boxed{\text{MI}} \longleftrightarrow \boxed{\text{M2}} \Leftrightarrow \ldots \Leftrightarrow \boxed{\text{Mn}} \iff \boxed{\text{Mp}}$

.: 設 MI. M2.... M. 為資料構成之集合

则:MI SM2 SM3 --- SM4, SM4 5以 B 经有限 MI 的 省料 基然 存取省型不存 MI 的

CPV 只能存取 MI 的資料, 若欲存取資料不在 MI 的話 需与 M2-直向後找, 找到兩向前傳至 CPU

設程或執行時, 每-指令, 資料執行机率均等

.. 可把勒行机率高的指令... 資料放至.//1

降低 mirs rate 至很低, 则有取建度约等同MI 建度

Principle of locality

Df. 程式朝行时,任-时間只能存取-小部份的位址空間

1. Temporal Locality:

程式 本某些部份被存取後 很快又曾被存取到

e.s for i=1 to 10 do {\\ \\ \log b.dy *\

2. Spatial Locality:

程式中某些部份被存取後,它位此附近的部份 很快又會被存取到

8.4 Sequential Execution Array

A[i] 資料的計類取具 spatial locality

Ex. - fo C code 同時見 spatial locality & temporal locality

void clear (int A[], int n) {

ACi]=O 指定的+to取具 temporal locality

for (2=0 : 2 < n : 2 ++) {

A[i] = 0:

3


int is

● MEM 建構技術

3

O. SRAM: 資料存在 Latch: 存 | bit 需要 6 顆 电晶体 速度較快,成丰高

static: 資料不隨時間而变 ② DRAM·資料有在电容器中: 存1 bit 只需- 颗电晶体 含有寄生电容效应 [允.放电太久] 二有資料 連度慢)



O. <u>Magnetic Disk</u>: G兹G掌上有G兹性物質 而讀寫頭魯有線图,可過电流產生威壓磁場

> 使磁碟上磁性物質治-方向排列 · 改变电流方向 即可改变 0.1

而設取則是透過將磁碟上級設取資料較至讀寫頭正下方 磁場又能產生感應电流 判斷感應电流方向即可知是1,0 但磁化過程很慢,故速度慢

cache system

CPV Conche MEM HD


/kaps// virtual memory

- Terminology:
 - · block / line: 兩个記憶体問資料傳輸最基本單位
- a. hit/miss:岩CPU T在上唇記憶体找到資料稱作 hit, 至之為 miss
- 4. lat time:CPU存取上—詹资料的需时间,包括块和傅因CPU时间
- · miss penally,設 CPV存取上-層資料 時 miss 後,需往更上層故資料 找到了傳回-个別以升傳回 CPV 的時間

到] 1 字 12 - 7 6 6 k 节 1 字 回 CYV 的 母 1 间

CPV Cache Cache MEM Miss Penalty = T, + T2

計算時為下






FIGURE 5.3 This diagram shows the structure of a memory hierarchy: as the distance from the processor increases, so does the size. This structure, with the appropriate operating mechanisms, allows the processor to have an access into that is determined primarily by level of the control of the processor of the superation of the superation of the processor of the proces

top 3 3 1 cache 抗資料的征址轉換;

CPV

MEM MEM Cache
byte block
Index
address

9 ÷ 6 = 1 = 6424 tag (\$\frac{1}{4}\) \$\frac{1}{4}\tag{1}\$ \$\frac{1}{4}\tag{1}\$ coche miss)

