- 積体电路製作流程 (VLSI)
- O. slicen ingot 切割得 wafer
 - wafer 上有 defect 部分不能使用 = 切成 dies 或 chips
 - 故有良平定義: yield = 可用之dres
- [®] 積体电路成本:

cost per die = cost per water

die per wafer x yield

dies per worder = What area (不并 中 worder 為國报)

yield = 1+ | defects per area x die area | (空動放映) ~ 版為2)

O. CMOS 之 功率消耗

Dynamic power, CMOS on 和。肝切换之消耗功率

2寸為: C x V2 x f

其中 C 為負載电容 + fo fanout (輸出端 transister 数有關) V為电壓 = 從 SV 降至現今1.5 V

f為 CMOS 切換頻率

121. static power: #6 leakage current