

## ①. 二進位除法運算

$$\begin{array}{r}
 10000 \leftarrow \text{Quotient} \\
 1000 \overline{) 10000100} \leftarrow \text{Dividend} \\
 \underline{1000} \phantom{000} \leftarrow \text{Divisor} \\
 100 \leftarrow \text{Remainder}
 \end{array}$$

$$\text{Dividend} = \text{divisor} \times \text{quotient} + \text{remainder}$$

模擬除法行為:


- ①. divisor 右移
- ②. 判斷能否 dividend 相減
- if 可 then quotient 的 bit 為 1
- 不可 = 0
- ③. quotient 向左移

## ②. 傳統除法器


### 1. 確認需要元件:

- (1). Quotient, divisor, remainder 暫存器
- (2). ALU 作減, 加法
- (3). Control test

### 2. 硬體



### 3. Control Test flow chart



why 33 輪而非 32 輪, 以 1111 除 1000 為例  
 第一輪:  $\begin{array}{|c|c|} \hline 1000 & 0000 \\ \hline \end{array}$  Divisor  
 第一輪白做的  $\begin{array}{|c|c|} \hline 0000 & 1111 \\ \hline \end{array}$  Remainder

## 4. 計算題

eg 7<sub>(10)</sub> 除以 2<sub>(10)</sub>, 用傳統除法器模擬

$$7_{(10)} = 0111_{(2)}, 2_{(10)} = 0010_{(2)} \Rightarrow 4 \text{ 个 bit : } 5 \text{ 輪}$$


Iteration	Step	Quotient	Divisor	Remainder
0	initialize	0000	00100000	00000111
1	remainder ← remainder - divisor	0000	00100000	11100111
	remainder < 0 remainder + divisor quotient 左移 最右 bit 為 0	0000	00100000	00000111
	divisor 向 右移	0000	00010000	00000111

## ②. Hardware-friendly 除法器

不移動 divisor → 移動 dividend (向左移)


∴ Quotient 和 Dividend 都向左移 → 一起存放在 Remainder Register

硬體:



★ 為了不做到 33 輪, 一開始 init 時就將 remainder 向左移  
 做完時, ∴ remainder 會多向左移 1 位元, 需向右移回

### Flow control



e.g.  $1x\ 0111_{(2)}$  除以  $0010$  為例

1. 確認所需暫存器: remainder (8 bit), 初始內容 divisor (4 bit)

2. 所需輪數: 4

iteration	step	divisor	remainder
0	init	0010	0000 0111
	remainder ←	0010	0000 1110
1	$L(r) \leftarrow L(r) - d$	0010	1110 1110
	$< 0$ , restore	0010	0000 1110
	remainder ←	0010	0001 1100
	remainder 最右為 0		
2	$L(r) \leftarrow L(r) - d$	0010	1111 1100
	$< 0$ , restore	0010	0001 1100
	remainder ←	0010	0011 1000
	remainder 最右為 0		
3	$L(r) \leftarrow L(r) - d$	0010	0001 1000
	$> 0$ , remainder ←	0010	0011 0001
	remainder 最右為 1		
4	$L(r) \leftarrow L(r) - d$	0010	0001 0001
	$> 0$ , remainder ←	0010	0010 0011
	remainder 最右為 1		
	$L(r) \rightarrow$	0010	<div> <div>0001 0011</div> <div>1 3</div> </div> <div> <div>∴ <math>7 = 2 \times 3 + 1</math></div> <div>check!</div> </div>


### ③. 除法器比較 & 流程圖

subtract → check → action → shift

÷	Traditional	Hardware friendly
prepare		$\overleftarrow{R}$
(1). subtract	$R \leftarrow R - D$	$L(R) \leftarrow L(R) - D$
(2). check	$R \geq 0$ ?	
(3).	Yes	No
Action	$\overleftarrow{Q} \leftarrow 1$	$\overleftarrow{R} \leftarrow 1$
	Restore $\overleftarrow{Q} \leftarrow 0$	Restore $\overleftarrow{R} \leftarrow 0$
(4).		
Shift	$\overrightarrow{D}$	
		$\overrightarrow{L(R)}$
32 bit 輪數	約 32 bit 33 輪	32 輪

④. MIPS 中乘除法器硬體是 - 一致的

∴ Hardware-friendly 所需暫存器數目 & 大小是相同的  
但 Product or Remainder register 要可以左, 右移



MIPS 指令集中有:

mult \$s0, \$s1      div \$s0, \$s1

其中 \$s0, \$s1 皆為來源暫存器

∴ 目的預設為:  $H_0$  和  $L_i$  暫存器 (特殊目的 register)

其中:  $H_0$  存乘法結果的前 32 個位元 or 除法結果 remainder

$L_i$  存乘法結果的後 32 個位元 or quotient

欲載入  $H_i, L_i$  的值至一般目的暫存器需使用

mfhi \$s0      # \$s0 ←  $H_i$

mflo \$s1      # \$s1 ←  $L_i$

然而為何已經有了 mult 指令了, MIPS 還需要 mul \$s0, \$s1, \$s2?

使用 mul 時需注意  $s1 \times s2$  結果不可超過 32 bit

∴ 大部份運算不會需要用到太大的  $2^{32} \times 2^{32}$  的結果

mul 限制的 32 位元內運算已經足夠, 又 mul 可使用另外的乘法器

而非 sequential circuit 設計的乘法器, 會有需等待 clock 時脈週期的問題  
速度可更快。

