M ALU設計

欲設計32-bit ALV 其功能為 add sub or por sit zero everflow

設計方法為: bit slice, 故先建構 17 bit bi ALV. 再用 17 bit bi ALV 未建構 32个 bit bi ALV

建構 1-bit ALV 使用的遇鲜云件 為: and, or, not, mux, 1-bit full adder

當 selection line 為 O 時,則用 a 作為 out put

當 selection line為1時,則用b作為 output

将所有可能的運算畫作 Truth Table >> 将 Truth Table 化為 Boolean Function 用:·表示布林代數 and

+表示布林代數 ar

Cout = abc + abc + abc + abc

= abc + abc + abc + abc + abc + abc (abc + abc + abc = abc) = (a bc + abc) + (a bc + abc) + (a bc + abc)

Sum = a L c + ab = + ab = + abc

= bc + ac + ab

再將 Realean function 實作成 电路:

Cout = ab + bc + ac

Sum = abc + abc + abc + abc 其中: 以邏輯開作為延峰時間基本單位


Sum 最長需適區 not → and → or

th sum dolay 為 3 T gate delay

Carry In 最長則需通過 and --- or the carryin delay 為 2 î gate delay


3. 1- bit ALV I. 先設計 and, or, add






opl. opa 為 selection lint 00: and 01: or 10: add 再來加入 nor 運算實現: a+b = a·b

II. and, or, nor, add, sub



II. 用 | bit 之 II 的 ALV 建構 32 bit ALV




目前可執行 and, or, add, sub.nor

可執行 and. or, add, sub, nor, slt 之控制信号:

		ainv	binv	Cin	OPI	082
	and	0	0	Х	0	0
	or	0	0	Х	0	
	add	0	0	0	1	P
	sub	0	-1	1	- 1	ρ
	hor	- 1	-1	χ	0	ρ
	sIt	0	1	1	1	1

但支援sH的1bH ALV需重新設計




再來, 實現 slt 運算, slt \$51, \$52, \$53

岩 \$52< \$53 则: \$51為1,至之為1

⇒用減法運算: Sd-53 若為負,則 sd<53

sl- s3 结果的 h31 若為1. 則 sl 為:000…01

反之, 若為 0 ,則 s1 為 00... 0 , 故直括傳結果的 131 作為 r 0



目前可執行 and. or. add, sub. nor. slt

其實セリ以作 NAND l a.b = a+b)



再來 加入 Overflow 和 Zero 輸出線

O. Zero: NOR 所有的 r31~ r0 即可


0. Overflow: 01106 0011 3 + 01015 + 0100 4

Cin = 1, Cove = 0

Cin = 1, Cove

观撃可矢o: Cin ⊗ Cont = 1 時, 代表有 Overflow

to Divertion & Zero 69 32 but ALV



		ainv	binv	Cin	OPI	082
_	and	0	0	X	0	0
	or	0	0	х	0	1
	add	0	0	0	1	P
	sub	0	1	1	1	P
	hor	-1	-1	χ	0	ρ
	slt	0	1	1	1	1

- · binv 和 Cin 的輸出相同
- : 可含1样成-介 b negate

計算机運算中, 加, 减, 乘, 除都是利用加法運算實改的

.: 加法器效能大幅地影响整台計算机效能

○ Ripple Carry Adder: 硬体成本最低, 速度最大受

1×4-bit カの注為何: Review 1-bit full adder 設計

C, a, a, a, a, c.

Cin Corry - out delay: 2 ? gate delay

Si Sum delay: 3 ? gate delay

4- bit ripple carry adder \$2 \$t to F:

又: S=A-B=A+B+1 (設不支援 Mux) 則: B = B ⊗ 1 ∴ S = A + (B ⊗ 1) + 1

 $S = A + B = A + (B \otimes 0) + 0$

● 無限硬件快速進位加法器

C3 = F(a2, b2, a., b,, a., b., C.)

C4 = F(A3, b2, A2, b2, A1, b1, A0, b0, C0)

eg C, = a.b. + a.c. + b.c.

∴ S = A+IB⊗M)+M = 电路設計如右

Carry out & Boolean Function): Ci = az+bz-1 + az- Ci+ + bz-1 Ci-1

C2 = Q, b, + Q, C, + b, C, = 可將C, 代入, 变成: C1 = F(Q, b, Q, bo, Co)

設在 - 2-level logic circuit 中 實現这4个 Boolean Function. 採不用靠 ripple corry 來傳 corry out]

Critical path delay: 2N

カロ入一些 logic blocks , 可完成 2's complement substraction (S=A-B)

Sum delay: 2N+1 (最後-介知) adder需 2N-2 gate delay 得到 CN, 又需 3个gate delay 得到 SN)

上-个位示的 full adder by carry out 會傳進到下一个 bit by full adder 作為輸入

Critical Path Delay: 從輸入到產生全部的進位所需的gate Jelay

Sum delay·從輸入到產生全部的sum 所需的gate Jelay

