

# Facultad de Ingeniería

Organización y Arquitectura de Computadoras
Proyecto de Organización y Arquitectura de Computadoras

Alumnos Castelan Hernandez Mario Miranda Hernández Alejandro Romero Andrade Cristian Sánchez Brito Diego Solano Morales Isaac Uriel

Grupo: 01

Profesor Ing. Hugo Enrique Estrada León

 ${ \begin{array}{c} {\rm Semestre} \\ {\rm 2022-1} \end{array} }$ 

Fecha de Entrega 17 de diciembre de 2021



# Proyecto - Organización y Arquitectura de Computadoras

Castelan Hernandez Mario, Miranda Hernández Alejandro, Romero Andrade Cristian, Sánchez Brito Diego y Solano Morales Isaac Uriel

			Índice		I. Objetivo
I.	Objetiv	7O		1	El alumno programará las instrucciones necesarias para poder ejecutar un algoritmo sobre una arquitectura de
	I-A.	Algoritn	nos	1	computadora diseñada por el alumno.
	I-B.	Área de	un octágono	1	
II.	Introdu II-A. II-B. II-C. II-D.	Arquited computa Arquited Arquited RISC: R	etura y organización de la adora	1 1 1 2	I-A. Algoritmos  Se debe elegir alguno de los algoritmos propuestos e implementar la o las instrucciones necesarias para llevarlo a cabo. Los modos de direccionamiento y la arquitectura son libres de elección. Si se elige la arquitectura RISC, se tendrá un pontaje extra en la calificación. En dado caso que para su algoritmo existan riesgos por dependencia de datos, estos se solucionarían vía software (agregando instrucciones
	II-E.	CISC: co	omplex instruction set computer	2	NOP) y no por hardware.
III.	Desarro	ollo		2	I-B. Área de un octágono
	III-A.	Etapa 1		2	Se debe implementar el algoritmo que permita obtener
	III-B. III-C.	Etapa 3		3	el área de un octágono. Se usará la siguiente formula: $A=\frac{perimetro\times apotema}{2}$ siendo el $perimetro$ y el $apotema$ números enteros.
	III-D.	Resoluci III-D1.	ón del algoritmo	4	enteros.
		III-D1. III-D2.	Multiplicación	5	II. Introducción II-A. Arquitectura y organización de la computadora
IV.	Resultado		8	La arquitectura de la computadora hace referencia al	
V.	Conclusiones			9	conjunto de elementos del computador que son visibles desde el punto de vista del programador de ensamblador.
		V-1.	Romero Andrade Cristian	9	La organización de la computadora se refiere a las unidades funcionales del computador y al modo como están interco-
VI.	Manual de usuario			9	nectadas.
	VI-A. Prerrequisitos		9		
	VI-B.	Instalaci	ón	9	II-B. Arquitectura Von Neumann
	VI-C.	Uso		9	El objetivo de la arquitectura Von Neumann es construir un sistema flexible que permita resolver diferentes tipos de

12 problemas. Para conseguir esta flexibilidad, se construye

VII. Referencias

un sistema de propósito general que se pueda programar para resolver los diferentes tipos de problemas. Para cada problema concreto se define un programa diferente. La arquitectura Von Neumann se basa en tres propiedades:

- 1. Hay un único espacio de memoria de lectura y escritura, que contiene las instrucciones y los datos necesarios.
- El contenido de la memoria es accesible por posición, independientemente de que se acceda a datos o a instrucciones.
- 3. La ejecución de las instrucciones se produce de manera secuencial: después de ejecutar una instrucción se ejecuta la instrucción siguiente que hay en la memoria principal, pero se puede romper la secuencia de ejecución utilizando instrucciones de ruptura de secuencia.

#### II-C. Arquitectura Harvard

La organización del computador según el modelo Harvard, básicamente, se distingue del modelo Von Neumann por la división de la memoria en una memoria de instrucciones y una memoria de datos, de manera que el procesador puede acceder separada y simultáneamente a las dos memorias.




Figura 1: Arquitectura Harvard

#### II-D. RISC: Reduced instruction set computer processor

Es una arquitectura de procesadores basada en una colección de instrucciones simples y altamente personalizadas. RISC se construye para minimizar el tiempo de ejecución de una instrucción, optimizando y limitando el número de instrucciones. La arquitectura RISC tiene la capacidad de por cada ciclo de instrucción se da solo un ciclo de reloj. Cada ciclo debe contener cuatro etapas: buscar, decodificar, ejecutar y guardar.

# II-E. CISC: complex instruction set computer

CISC es un sistema de instrucciones desarrollado por Intel que requieren de mucho tiempo para ser ejecutadas completamente. Lo que sucede en CISC es que se reduce la cantidad de instrucciones de un software y se ignora el número de ciclos por instrucción. Se especializa en crear instrucciones complejas en el hardware, ya que el hardware siempre será mucho más rápido que el software.

#### III. Desarrollo

Primeramente se diseñan las etapas de la arquitectura RISC, las cuales se dividen en cuatro:

- 1. Llamada a la instrucción
- 2. Decodificación de la Instrucción
- 3. Llamada a los operadores
- 4. Ejecución

Para la arquitectura 68HC11 cada instrucción ejecuta los siguientes pasos:

- 1. Obtener instrucción ejecutable de la memoria (bucle de recuperación)
- 2. Instrucciones de decodificación
- Si la instrucción solicita leer un operando de la memoria, entonces se calcula la dirección efectiva de ese operando y los datos se leen de la memoria.
- 4. Si lo requiere la instrucción, los operandos requeridos se leen de los registros internos del microprocesador.
- 5. Ejecución, es decir, la operación se realiza en un bloque de procesamiento aritmético con operandos leídos previamente
- 6. Los resultados de la operación se guardan y el registro de banderas se actualiza

Se ve que los pasos son similares a los ejecutados en las cartas ASM para las instrucciones. La arquitectura segmentada 68HC11 también realiza los mismos pasos, pero se agrupará en los siguientes cuatro pasos

- 1. Etapa IF (instruction fetch). La instrucción a ejecutar es leída de la memoria de instrucciones
- Etapa ID (instruction decode). Se decodifica la instrucción y se traen los operandos necesarios por la instrucción (tanto de memoria como de registros internos)
- 3. Etapa EX (execution). Se procesan los operandos en la UPA (unidad de procesos aritméticos)
- 4. Etapa WB (write back). Se guardan resultados

#### III-A. Etapa 1

En esta etapa tenemos contadores, incrementadores, multiplexores y memoria de instrucciones conectados entre sí [1, p, 133], arrojando su salida al registro de la PC y



Figura 2: Etapas para la arquitectura segmentada del  $68\mathrm{HC}11$ 

las instrucciones que serán tomadas posteriormente por la etapa 2.




Figura 3: Etapa 1 [1, p, 133]




Figura 4: Etapa 1

# III-B. Etapa 2

Luego tenemos la etapa 2 con los bloques que se muestran en la introducción, destacando los registros internos básicos, módulos de control, sumadores y registros de acoplamiento para poder ejecutar el pipeline, teniendo sus respectivas salidas para poder hacerlo<sup>1</sup>.




Figura 5: Etapa 2 [1, p, 135]




Figura 6: Etapa 2

# III-C. Etapa 3

Finalmente, la etapa  $03^2$ , lo cual se hace directamente para poder simularlo de una buena manera en vhdl. Como podemos ver en esta etapa 03 tenemos la UPA y el generador

 $^1{\rm Se}$  recomienda apreciar la arquitectura en Quartus descargando el proyecto como se explica en la seccion instalación.

 $^2\mathrm{Ya}$  que la etapa 04 es solo una salida o las banderas que se activan durante todo el proceso

de banderas, los cuales se muestran de forma independiente, cada uno con su bloque para poder controlarlo de mejor manera y poder mostrarlo en la simulación




Figura 7: Etapa 3 [1, p, 139]




Figura 8: Etapa 3




Figura 9: Etapa 4

### III-D. Resolución del algoritmo

Primeramente definimos el problema, es la división entre 2 de el producto de dos números.

III-D1. División: La división se puede simular haciendo que se recorra un bit a la derecha, por lo tanto, basándonos del set de instrucciones la instrucción perfecta es  $ASRB^3$  (0057<sup>4</sup>) [2, p. 24], podemos implementarlo en RISC defi-

 $<sup>^3</sup>$ Notación Mnemónico.

<sup>&</sup>lt;sup>4</sup>Instrucción.

niendo las siguientes señales de control: Por lo tanto, el

Tabla I: Señales de control de ASRB (0057)

selregr	5
sels1	0
sr	1
cin	0
sels2	0
seldato	1
selsrc	1
seldir	0
selop	7
selresult	1
selc	1
$\operatorname{cadj}$	0
selfalgs	3
selbranch	0
vf	1
selregw	4
memw	0
seldirw	0

fragmento en el archivo u\_control.vhd seria el siguiente:

Código 1: ASRB en u\_control.vhd

```
elsif inst = X"0057" then - asrb (inh) Corrimiento a la derecha en b
               selregr <= X"5";
               sels1 <= '0';
               sr<=\ '1';
               cin <= '0';
               sels2 <= '0';
               seldato <= '1';
               selsrc <= "001";
               seldir <= "00";
               selop <= X"7"
               selresult <= "01";
               selc \le '1';
               cadj <= '0';
               selfalgs <= X"3";
               selbranch <= "000";
               vf <= '1';
               selregw <= "100";
               \overline{\text{memw}} \le 0';
               seldirw <= "00";
```

III-D2. Multiplicación: Tenemos dos opciones:, 1) realizar el módulo de multiplicación para la arquitectura en RISC y 2) realizar la multiplicación usando software. Se optó por usar software, por lo tanto definimos nuestro algoritmo en la cual nos basaremos para implementarlo en ensamblador y después pasarlo a memoria. Teniendo este punto resuelto buscamos que instrucciones nos pueden servir[2, pp. 24-26]:

#### LDAA

• Acceso Inmediato: Carga en el registro ACCA un dato inmediato de 16 bits contenido en memoria.

# Algorithm 1: Algoritmo de multiplicación propuesto

```
\begin{aligned} & \text{Result: } perimetro \times apotema \\ & a \leftarrow perimetro; \\ & b \leftarrow apotema; \\ & suma\_auxiliar \leftarrow a; \\ & i \leftarrow 0; \\ & \text{while } i \neq b \text{ do} \\ & & \underbrace{suma\_auxiliar \leftarrow suma\_auxiliar \times a;}_{i \leftarrow i + 1;} \end{aligned}
```

• Acceso Directo: Carga en el acumulador A, un dato inmediato de 8 bits contenido en memoria.

Tabla II: LDAA

	Acceso	Acceso
	Inmediato (0086)	Directo (0096)
selregr	0	0
sels1	0	0
sr	1	1
cin	0	0
sels2	0	0
seldato	1	1
selsrc	3	2
seldir	0	1
selop	4	4
selresult	1	1
selc	1	1
cadj	0	0
selfalgs	1	1
selbranch	0	0
vf	1	1
selregw	1	1
memw	0	0
seldirw	0	0

Código 2: LDAA de acceso inmediato en u control.vhd

```
elsif inst = X"0086" then - ldaa #dato_16bits (imm)
               selregr <= X"0";
               sels1 <= '0';
               sr <= '1';
               cin <= '0';
               sels2 <= '0';
               seldato <= '1';
               selsrc <= "011";
               seldir <= "00";
               selop <= X"4"
               selresult <= "01";
               selc <= '1';
              cadj \le '0';
               selfalgs <= X"1";
              selbranch <= "000";
               vf <= '1';
              selregw <= "001";
```

```
memw \le 0'; seldirw \le 00';
```

Código 3: LDAA de acceso directo en u control.vhd

```
elsif inst = X"0096" then - ldaa #dir_8bits (dir)
               selregr <= X"0";
               sels1 <= '0';
               sr<=\ '1';
               cin <= '0';
               sels2 <= '0';
               seldato <= '1';
selsrc <= "010";
               seldir <= "01";
               selop <= X"4";
               selresult <= "01";
               selc \le '1';
               cadj \le '0';
               selfalgs <= X"1";
               selbranch <= "000";
               vf <= '1';
               selregw <= "001";
               memw \le '0';
               seldirw <= "00";
```

 STAA Suma los contenidos de los registros acumulador res A y B. El resultado es guardado en el acumulador A.

Tabla III: STAA (00B7)

```
selregr
sels1
                1
sr
                1
cin
                0
sels2
                0
seldato
\operatorname{selsrc}
                1
seldir
                0
selop
                4
selresult
                1
\operatorname{selc}
cadj
                0
selfalgs
selbranch
vf
selregw
memw
seldirw
```

Código 4: STAA en u control.vhd

```
\begin{array}{l} {\rm elsif\; inst} = X"00B7"\; {\rm then-staa\; \#dir\_16bits\; (ext)} \\ {\rm selregr} <= X"4"; \\ {\rm sels1} <= '1'; \\ {\rm sr} <= '1'; \\ {\rm cin} <= '0'; \\ {\rm sels2} <= '0'; \\ {\rm seldato} <= '1'; \\ {\rm selsrc} <= "001"; \\ {\rm seldir} <= "000"; \\ {\rm seldir} <= "000"; \\ {\rm selop} <= X"4"; \\ \end{array}
```

```
selresult <= "01";

selc <= '1';

cadj <= '0';

selfalgs <= X"1";

selbranch <= "000";

vf <= '1';

selregw <= "000";

memw <= '1';

seldirw <= "10";
```

#### ■ LDAB

- Acceso Inmediato: Carga en el registro ACCB un dato inmediato de 16 bits contenido en memoria.
- Acceso Directo: Carga en el acumulador B, un dato inmediato de 8 bits contenido en memoria.

Tabla IV: LDAB

	Acceso	Acceso
	Inmediato $(00C6)$	Directo $(00D6)$
selregr	0	0
sels1	0	0
sr	1	1
cin	0	0
sels2	0	0
seldato	1	1
selsrc	3	2
seldir	0	1
selop	4	4
selresult	1	1
selc	1	1
cadj	0	0
selfalgs	1	1
selbranch	0	0
vf	1	1
selregw	4	4
memw	0	0
seldirw	0	0

Código 5: LDAB de acceso inmediato en u\_control.vhd

```
elsif inst = X"00C6" then - ldab #dato_16bits (imm) selregr <= X"0";
                sels1 <= '0';
                sr <= '1';
                cin <= '0';
                sels2 <= '0';
                seldato <= '1'
                selsrc <= "011";
                seldir <= "00";
                selop <= X"4"
                selresult <= "01";
                selc <= '1';
                cadj \le '0';
                selfalgs <= X"1":
                selbranch \leq "000";
                vf <= '1';
                selregw <= "100";
                memw \le '0';
                seldirw <= "00";
```

Código 6: LDAB de acceso directo en u\_control.vhd

```
elsif inst = X"00D6" then - ldab #dir_8bits (dir)

selregr <= X"0";
sels1 <= '0';
sr <= '1';
cin <= '0';
sels2 <= '0';
seldato <= '1';
selsrc <= "010";
seldir <= "01";
selop <= X"4";
selresult <= "01";
selc <= '1';
cadj <= '0';
selfalgs <= X"1";
selbranch <= "0000";
vf <= '1';
selregw <= "100";
memw <= '0';
seldirw <= "000";
```

 CBA (0011) Suma el acumulador A más el acumulador B y lo almacena en el acumulador A.

Tabla V: CBA

selregr	1
sels1	0
$\operatorname{sr}$	1
cin	0
sels2	0
seldato	1
selsrc	1
seldir	0
selop	2
selresult	0
selc	1
cadj	1
selfalgs	3
selbranch	0
vf	1
selregw	0
memw	0
seldirw	0

Código 7: CBA en u\_control.vhd

```
elsif inst = X"0011" then - cba (inh)
               selregr <= X"1";
               sels1 <= '0';
               sr <= '1';
               cin <= '0';
               sels2 <= '0';
               seldato <= '1';
               selsrc <= "001";
               seldir <= "00";
               selop <= X"2";
               selresult <= "00";
               selc <= '1';
               cadj \le '1';
               selfalgs <= X"3";
               selbranch <= "000";
               vf <= '1';
```

```
selregw <= "000";
memw <= '0';
seldirw <= "00";
```

■ JMP (007E) Salta a una instrucción de la memoria.

Tabla VI: JMP

selregr     126       sels1     0       sr     0       cin     0       sels2     1       seldato     1       selsrc     3       seldir     0       selop     4
sr 0 cin 0 sels2 1 seldato 1 selsrc 3 seldir 0
cin 0 sels2 1 seldato 1 selsrc 3 seldir 0
sels2         1           seldato         1           selsrc         3           seldir         0
seldato 1 selsrc 3 seldir 0
selsrc 3 seldir 0
seldir 0
selop 4
selresult 1
selc 0
cadj 0
selfalgs 0
selbranch 0
vf 0
selregw 0
memw 0
seldirw 0

Código 8: CBA en u\_control.vhd

Código 9: Pseudocódigo ensamblador que nos auxiliara para implementarlo en la memoria, se usa como entradas  $6 \ y \ 2$ 

```
1 ldaa 6; Valor de entrada A
2 staa 2
3 ldaa 8; Valor de entrada B
4 staa 3
5
6 ldaa 0; iterador
7 staa 0
8
9 ldaa 2; Auxiliar
10 staa 4
```

```
12 ldab 3 ; B
14 cba; Si ACCB es diferente a ACCA, salta la siguiente instrucción, si no,

→ se va a la instrucción 28

15 jmp 28
17 ldaa 4
18 ldab 2
19\,\mathrm{aba}
20 ldab 3
21 ldaa 4
22 ldaa 0
23 inca
24
25 staa 0
26 jmp 12
28 ldab 4
29 acrb
```

Teniendo el código ensamblador de referencia escribimos en memoria (memoria\_inst.vhd).

Código 10: memoria inst.vhd

```
- memoria de solo lectura
library IEEE:
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity memoria inst is
 Port( direction : in STD_LOGIC_VECTOR (15 downto 0);
     datos: out STD_LOGIC_VECTOR (31 downto 0));
end memoria_inst;
architecture Behavioral of memoria_inst is
 type memory is array(0 to 67) of std_logic_vector(31 downto 0);
 signal memoria: memory;
begin
 -6 * 8 -
 memoria(0) <= x"00860006"; - A=6 declaracion a «== VALOR DE

→ ENTRADA

 memoria(1) \le x"00010000";
 memoria(2) \le x"00B70002"; -M2 = 6
 memoria(3) <= x"00010000"; - Fin declaracion a
 memoria(4) \le x"00010000";
 memoria(5) <= x"00860008"; - A=8 declaracion b «== VALOR DE
  → ENTRADA
 memoria(6) \le x"00010000";
 memoria(7) \le x"00B70003"; -M3 = 8
 memoria(8) <= x"00010000"; - Fin Declaración b
 memoria(9) \le x"00010000";
 memoria(10) <= x"00860001"; - A=0 declaracion i
 memoria(11) \le x"00010000";
 memoria(12) \le x"00B70000"; -M0 = 1
 memoria(13) <= x"00010000"; - Fin Declaración i
 memoria(14) \leq x"00010000";
 memoria(15) <= x"00960002"; - A=M2 declaracion aux
 memoria(16) \le x"00010000";
 memoria(17) \le x"00B70004"; -M4 = M2
 memoria(18) <= x"00010000"; - Fin declaracion aux
 memoria(19) \le x"00010000";
 memoria(20) \le x"00010000"; -
 memoria(21) \le x"00010000"; -
```

```
memoria(22) <= x"00D60003"; - Etiqueta
 memoria(23) \le x"00960000";
 memoria(24) <= x"00010000"
 memoria(25) \le x"00010000";
 memoria(26) \le x"00110000"; - if a = b then div
 memoria(27) \le x"00270031"; -
 memoria(28) <= x"00010000";
 memoria(29) <= x"00010000";
 memoria(30) \le x"00010000"; -
 memoria(31) \le x"00010000"; - else
 memoria(32) \le x"00960004"; -a=m4(aux)
 memoria(33) \le x"00D60002"; -b=m2(a)
 memoria(34) \le x"00010000";
 memoria(35) \le x"00010000";
 memoria(36) \le x"001B0000"; -a=a+b
 memoria(37) \le x"00010000";
 memoria(38) <= x"00D60003"; -b=m3(b)
 memoria(39) \le x"00010000";
 memoria(40) <= x"00B70004"; - M4=a(aux)
 memoria(41) \le x"00960000"; -a=m0(i)
 memoria(42) \le x"00010000";
memoria(43) \le x"004C0000"; -a++
 memoria(44) <= x"00010000";
 memoria (45) <= x"00010000";
 memoria(46) \le x"00B70000"; -m0(i)=a
memoria(47) \leq x"007E0016";
 memoria (48) <= x"00010000";
 memoria(49) \le x"00010000";
 memoria(50) \le x"00D60004"; -b=m4(aux) div
memoria(51) \le x"00010000";
 memoria(52) \le x"00010000";
memoria(53) \leq x"00010000";
 memoria(54) \le x"00570000"; -
memoria(55) \le x"000000000";
 memoria(56) <= x"00000000"; -
memoria(57) \leq x"000000000";
 memoria(58) \leq x"000000000":
memoria(59) \leq x"000000000".
 memoria(60) <= x"000000000";
 memoria(61) <= x"000000000"
 memoria(62) <= x"000000000";
memoria(63) \le x"000000000";
 memoria(64) <= x"000000000"; -
memoria(65) \leq x"000000000": -
 memoria(66) \le x"000000000"; -
memoria(67) \le x"000000000";
 process(direction)
 begin
  datos <= memoria(conv_integer(unsigned(direccion)));
end Behavioral;
```

Se añadieron instrucciónes NOP para resolver el problema de la dependencia de datos, evitando así diversos retrasos e inconsistencias.

### IV. Resultado

Ahora seguimos las instrucciónes de la sección VI-C para ejecutar el algoritmo implementado en una arquitectura RISC.




Figura 10: Resultados

#### V. Conclusiones

V-1. Romero Andrade Cristian: Se desarrolló la arquitectura Risc, donde se puede observar que la ejecución de cada instrucción es paralela, esto conlleva a una velocidad de procesamiento considerable en comparación a otras arquitecturas. sin embargo esta contiene un problema ya que tiene una dependencia de datos para cada instrucción y puede causar retrasos e inconsistencias, sin embargo esta se puede solucionar usando la operación NOP (el la práctica estas interrupciones se encarga el compilador o bien ya esta resuelta por hardware).

#### VI. Manual de usuario

# VI-A. Prerrequisitos

- Contar con Git instalado en su sistema operativo (Opcional)
- Contar con alguno de los siguiente sistemas operativos:
  - Windows\* 10
  - Windows Server\* 2012 Enterprise
  - Windows Server\* 2016 Enterprise
  - Windows Server\* 2019 Enterprise
  - Red Hat\* Enterprise Linux\* 7
  - Red Hat\* Enterprise Linux\* 8
  - CentOS\* 7.5
  - CentOS\* 8.0
  - SUSE\* SLE 12
  - SUSE\* SLE 15
  - Ubuntu\* 16.04 LTS
  - Ubuntu\* 18.04 LTS
  - Ubuntu\* 20 LTS
- El tamaño de memoria dependerá de la versión descargada

#### VI-B. Instalación

Descargar o clonar el repositorio de Github: github.com/tysyak/OyAC\_Proyecto\_20221

Tabla VII: Versiónes de Quartus

Software	Espacio minimo
Quartus Prime Pro	20 - 140[GB]
Quartus Prime Standard Edition	15 - 37[GB]
Quartus Prime Lite Edition	14[GB]
Stand-Alone Programmer	3.3[GB]
Intel FPGASDK for OpenCL	2[GB]
Intel SoC Embedded Development Suite	8[GB]
Intel Advanced Link Analyzer	9[GB]





Figura 11: Repositorio del proyecto

VI-C. Uso

- 1. Abrir Quartus Prime<sup>5</sup>
- 2. En el menú File seleccionar abrir proyecto o presionar Control + J

 $<sup>^5\</sup>mathrm{A}$  partir Quartus v<br/>21.1 modelsim es sustituido, por lo tanto la solución en la simulación vista en el presente solo sirve para versiones anteriores a 21.1



3. Seleccionamos el proyecto (pipeline.qpf)




4. Compilar el proyecto con el botón o presionando  ${\rm Control} + {\rm L}$ 




5. Crear un nuevo archivo




6. Seleccionar el tipo, University Program VWF




7. Presionar click derecho sobre el espacio blanco y seleccionar insert Node or Bus




8. Seleccionar Node Finder




9. Presionar el botón List, esto desplegara los nodos en el proyecto




10. Dar click sobre el botón >>y después dar click en el botón OK




11. Dar click en el botón OK




12. Seleccionar el RELOJ y dar click sobre el botón 'Overwrite Clock', mostrado en la parte superior de la imagen




- 13. Asignar un periodo de 5.0 y dar click sobre 'OK'.
- 14. Seleccionar RESET y dar click sobre el botón 'Forcing High (1)', mostrado en la parte superior de la imagen



15. Seleccionar del menú Simulation Settings



 Borrar del Script la opción -novopt (se muestra seleccionado en la imagen siguiente). Después presionar sobre SAVE



#### 17. Presionar el botón Run Functional Simulation



#### Referencias

#### Referencias

- J. Savage y G. Vázquez, Diseño de microprocesadores. Facultad de Ingenieria.
- P. Musumeci, 68HC11 Programmer's Reference Manual. IEEE, 1999, vol. 1.7.
- O. M. Albert y G. E. Manonellas, El computador. Univesitat Oberta de Catalunya.
- Diferencias RISC y CISC: Comparamos el diseño basico de CPU, jul. de 2021. dirección: https://www. profesionalreview.com/2021/07/18/risc-vs-cisc/.

### Índice de figuras

1.	Arquitectura Harvard
2.	Etapas para la arquitectura segmentada del
	68HC11
3.	Etapa 1 [1, p, 133]
4.	Etapa 1
5.	Etapa 2 [1, p, 135]
6.	Etapa 2
7.	Etapa 3 [1, p, 139]
8.	Etapa 3
9.	Etapa 4
10.	Resultados
11.	Repositorio del proyecto

#### Índice de tablas Señales de control de ASRB (0057) . . . . . . . I. II. 5 III. 6 IV. 6 V. 7 VI. 7 Versiónes de Quartus . . . . . . . . . . . . . . . . VII. 9 Índice de Códigos ASRB en u control.vhd . . . . . . . . . . . . . . 1. 5 2. LDAA de acceso inmediato en u control.vhd 5 3. LDAA de acceso directo en u\_control.vhd . . 6 4. STAA en u control.vhd . . . . . . . . . . . . . . . 6 5. LDAB de acceso inmediato en u\_control.vhd 6 6. LDAB de acceso directo en u control.vhd . . 6 7. CBA en u\_control.vhd . . . . . . . . . . . . . . . 7 CBA en u \_control.vhd . . . . . . . . . . . . . 8. 7 9. Pseudocódigo ensamblador que nos auxiliara para implementarlo en la memoria, se usa como entradas 6 y 2 . . . . . . . . . . . . . . . 7 10. memoria inst.vhd . . . . . . . . . . . . . . .