

Facultad de Ingeniería



Lab. Organización y Arquitectura de Computadoras

Práctica No 5 Construcción de Máquinas de estados Usando Memorias Direcccionamiento Implícito

Alumnos

- Monsalvo Bolaños Melissa Monserrat
- Romero Andrade Cristian

Grupo: 01

Profesor
Ing. Adrian Ulises Mercado Martinez

Semestre
2022-1

Fecha de Entrega
21 de octubre de 2021



Practica 5

Monsalvo Bolaños Melissa Monserrat y Romero Andrade Cristian

Índice

1	Introducción	2
2	Objetivo	3
3	Desarrollo	4
3.1	Diagrama	11
3.2	Simulación	12
4	Conclusiones	12
	Referencias	12

1. Introducción

Este tipo de direccionamiento utiliza solamente un campo de liga. Una variable de entrada seleccionada por el campo de prueba, y VF, son las que deciden si se utiliza la dirección de liga (se carga el valor de liga en el contador) o no (se incrementa el contador en una unidad). El campo VF (Verdadero-Falso) sirve para indicarle a la lógica cuánto debe valer la variable de entrada, para así cargar en el contador el valor de la liga y hacer el salto. El campo de




Figura 1: Diagrama de direccionamiento implícito

verdadero-falso (VF) tiene la utilidad de indicar el valor de la variable de entrada con el objetivo

Tabla 1: Relación VF y Q

VF	Q	Incrementa	Carga
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1

de cargar el contador el valor de la liga y realizar el salto. En la tabla 1 muestra la relación de




Figura 2: Direccionamiento Implícito.

VF y la variable de entrada con cadenas de incremento y carga No obstante el diseño original no esta diseñado para aceptar salidas condicionales, es por ello que se propone las siguiente forma.

2. Objetivo

Familiarizar al alumno en el conocimiento de construcción de máquinas de estados usando direccionamiento de memorias con el método de direccionamiento implícito.




Figura 3: Diagrama Modificado

3. Desarrollo

Partimos del análisis de la carta Asm Asignamos a cada entrada y estado un valor binario

Tabla 2: Valores binarios de estados

Estado	Código binario		
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1

Tabla 3: Valores binarios de variables

v	0	0	0
w	0	0	1
x	0	1	0
z	0	1	1
aux	1	0	0

Posteriormente rellenamos la tabla de verdad conforme a la carta ASM

Tabla 4: Tabla de verdad de la carta ASM

Dirección de memoria			Contenido de la memoria														
Estado Presente			Prueba		VF	Liga			Salidas falsas				Salidas verdaderas				
									S3	S2	S1	S0	S3	S2	S1	S0	
0	0	0	0	0	0		1	1	0	0	0	1	1	0	1	0	1
0	0	1	0	1	0	0	1	1	1	1	0	1	1	1	0	0	0
0	1	0	0	1	1	0	1	0	1	1	0	1	0	1	1	1	1
0	1	1	1	0	0	1	1	0	0	0	1	0	1	0	1	0	1
1	0	0	0	0	1	0	0	1	0	1	1	1	1	1	1	1	1
1	0	1	1	0	0	0	0	1	1	1	0	1	1	1	0	1	1
1	1	0	1	0	0	0	1	0	0	0	1	0	1	0	1	0	1
1	1	1	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0

Una vez obtenido el comportamiento de la carta ASM, proseguimos a programar los componentes de la Figura 1 en Quartus

Memoria Se retomó el código de prácticas anteriores y se llenó el contenido de la memoria con el contenido de la tabla de verdad obtenida previamente, tiene como entrada la dirección de memoria a la que se desea acceder y como salida el contenido de dicha localidad.

Código 1: memoria.vhd

```

1      library IEEE;
2      use IEEE.std_logic_1164.all;
3      use IEEE.numeric_std.all;
4      entity memoria is
5          generic(
6              data_width : natural := 15;
7              addr_length : natural := 3
8          );
9      port(
10         clk: in std_logic;
11         address: in std_logic_vector(2 downto 0);
12         data_out: out std_logic_vector(14 downto 0);
13         mon_address: out std_logic_vector(2 downto 0)
14     );
15 end memoria;
16 architecture behavioral of memoria is
17     constant mem_size: natural := 15;
18     type mem_type is array (mem_size-1 downto 0) of std_logic_vector(data_width-1 downto 0);
19     constant mem : mem_type :=
20     (
21         0 => b"000011000110101",
22         1 => b"010011110111000",
23         2 => b"011010110101111",
24         3 => b"100110001010101",
25         4 => b"001001011111111",
26         5 => b"100001110111011",
27         6 => b"100010001010101",
28         7 => b"100000100000000",
29         others=>b"111111111111111"
30     );
31 begin
32     rom : process(clk)

```

```

33     begin
34         if rising_edge(clk) then
35             mon_address <= address;
36             data_out <= mem(to_integer(unsigned(address)));
37         end if;
38     end process rom;
39 end architecture behavioral;

```

Separador Este bloque separa la salida en memoria en los campos que necesitamos.
separador.vhd

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity separador is port (
5      data_in : in std_logic_vector (14 downto 0);
6      prueba: out std_logic_vector(2 downto 0);
7      vf : out std_logic;
8      liga : out std_logic_vector(2 downto 0);
9      salida_incremento : OUT std_logic_vector(3 DOWNTO 0);
10     salida_carga : OUT std_logic_vector(3 DOWNTO 0)
11 );
12 end separador;
13 architecture behavioral of separador is
14 begin
15     process (data_in)
16     begin
17         vf <= data_in(11);
18         liga <= data_in(10 downto 8);
19         salida_incremento <= data_in(7 downto 4);
20         salida_carga <= data_in(3 downto 0);
21     end process;
22 end behavioral;

```

Contador Es el que se encarga de proporcionar el estado siguiente cada vez que nos encontremos con un paso continuo

Código 2: contador.vhd

```

1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  use IEEE.numeric_std.all;
4
5  entity contador is
6      port(
7          clk: in std_logic;
8          rst: in std_logic;
9          load: in std_logic;
10         salida_count: out std_logic_vector(2 downto 0);
11         liga: in std_logic_vector(2 downto 0) -- el que no es continuo
12     );
13 end entity;
14
15 architecture rtl of contador is

```

```

16  signal cuenta : integer range 0 to 7;
17
18
19  begin
20  process(clk,rst)
21  begin
22      if (rst='1') then
23          cuenta <= 0;
24      elsif(rising_edge(clk)) then
25          if load = '1' then
26              cuenta<= to_integer(unsigned(liga));
27          else
28              if(cuenta=7) then
29                  cuenta <= 0;
30              else
31                  cuenta <= cuenta + 1;
32              end if;
33          end if;
34      end if;
35  end process;
36
37  salida_count <= std_logic_vector(to_unsigned(cuenta, 3));
38
39  end architecture;

```

Lógica Aquí se decide qué tipo de acción se debe realizar dependiendo del valor de la entrada y la prueba. Ya sea un paso continuo o un salto condicional.

Código 3: logica.vhd

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.std_logic_arith.all;
4  use ieee.std_logic_unsigned.all;
5
6  entity logica is port (
7      vf : in std_logic;
8      prueba : in std_logic_vector(2 downto 0);
9      entrada : in std_logic_vector(2 downto 0);
10     mon_prueba: out std_logic_vector(2 downto 0);
11     carga : out std_logic;
12     incrementa : out std_logic
13 );
14 end logica;
15
16 architecture behavioral of logica is
17     signal qset : std_logic;
18     signal xor_res : std_logic;
19 begin
20     process (prueba)
21     begin
22         case(entrada) is
23             when "000" =>
24                 if entrada = prueba then
25                     qset <= '1';
26                 else
27                     qset <= '0';
28                 end if;
29             when "001" =>

```



```

30     if entrada = prueba then
31         qset <= '1';
32     else
33         qset <= '0';
34     end if;
35 when "010" =>
36     if entrada = prueba then
37         qset <= '1';
38     else
39         qset <= '0';
40     end if;
41 when "011" =>
42     if entrada = prueba then
43         qset <= '1';
44     else
45         qset <= '0';
46     end if;
47 when "100" =>
48     if entrada = prueba then
49         qset <= '1';
50     else
51         qset <= '0';
52     end if;
53 when others =>
54     qset <= '0';
55 end case;
56 end process;
57
58 process (qset)
59 begin
60     if qset = '1' xor vf='1' then
61         xor_res <= '1';
62     else
63         xor_res <= '0';
64     end if;
65 end process;
66
67 process(xor_res)
68 begin
69     carga <= not xor_res;
70     incrementa <= xor_res;
71 end process;
72 end behavioral;

```

Selector de salida Dependiendo si se trate de un paso continuo o un salto condicional, este bloque utilizará la salida para enviar el estado siguiente.

Código 4: selector_salida.vhd

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.std_logic_arith.all;
4  use ieee.std_logic_unsigned.all;
5
6  entity selector_salida is port (
7      carga : in std_logic;
8      incrementa : in std_logic;
9      salida_incremento : in std_logic_vector (3 downto 0);
10     salida_carga : in std_logic_vector (3 downto 0);

```

```
11     salida : out std_logic_vector (3 downto 0)
12 );
13 end selector_salida;
14
15 architecture behavioral of selector_salida is
16 begin
17     process (carga, incrementa)
18     begin
19         if carga = '1' then
20             salida <= salida_carga;
21         elsif incrementa = '1' then
22             salida <= salida_incremento;
23         else
24             salida <= "1000";
25         end if;
26     end process;
27 end behavioral;
```

3.1. Diagrama




Figura 5: Diagrama

Referencias

- Chavez, N. E. (s.f.). Construcción de máquinas de estados usando memorias. <http://profesores.fi-b.unam.mx/normaelva>
- Savage, J. & Vázquez, G. (s.f.). *Diseño de microprocesadores*. Facultad de Ingeniería.

Índice de tablas

1	Relación VF y Q	3
2	Valores binarios de estados	4
3	Valores binarios de variables	4
4	Tabla de verdad de la carta ASM	4

Índice de figuras

1	Diagrama de direccionamiento implícito	2
2	Direccionamiento Implícito.	3
3	Diagrama Modificado	4
4	Carta ASM	5
5	Diagrama	11
6	Simulación	12

Índice de Códigos

1.	memoria.vhd	6
2.	contador.vhd	7
3.	logica.vhd	8
4.	selector_salida.vhd	9