Facultad de Ingeniería



Lab. Organización y Arquitectura de Computadoras

Práctica No 6 Secuenciador básico

Alumnos

- Monsalvo Bolaños Melissa Monserrat
- Romero Andrade Cristian

Grupo: 01

Profesor Ing. Adrian Ulises Mercado Martinez

Semestre 2022-1

Fecha de Entrega 21 de octubre de 2021



Índice

1	Objetivo	2
2	Introducción 2.1 Paso Contiguo (C) [00]	4
3	Desarrollo3.1 Secuenciador3.2 Carta ASM3.3 Simulación	9
4	Conclusiones	14
Re	eferencias	15

1. Objetivo

Familiarizar al alumno en el conocimiento del secuenciador básico, el cual es una parte fundamental del procesador.

2. Introducción

Para el diseño de los módulos de control de una computadora se requieren máquinas de estados que sean capaces de ejecutar algoritmos más complejos. Haciendo modificaciones y agregando componentes a la variante del direccionamiento implícito se pueden crear máquinas de estados que efectúen cartas ASM con llamadas a subrutinas, estructuras DO WHILE, iteraciones tipo FOR, entre otras. Los dispositivos que son capaces de efectuar este tipo de operaciones son llamados secuenciadores.

A continuación, se muestra el diagrama de bloques de un secuenciador básico. Como puede observar en el diagrama, la dirección del estado siguiente, dada por el bus Y, puede venir de dos lugares posibles: Del registro μPC o de la entrada D.




Figura 1: Diagrama de bloques interno de un secuenciador básico

El secuenciador cuenta con una lógica interna que se encarga de generar las señales que controlan al multiplexor. Dependiendo de la instrucción dada por las líneas I_1 e I_0 y de la línea \underline{CC} , la lógica es capaz de seleccionar entre la salida del registro μPC o la entrada D.

La lógica interna también genera las líneas <u>PL</u>, <u>MAP</u> y <u>VECT</u>, las cuales seleccionan unos registros cuyas salidas están conectadas a la entrada <u>D</u> del secuenciador. De esta forma la dirección de salto puede venir de tres lugares distintos.




Figura 2: Diagrama de bloques interno de un secuenciador básico conectado a memoria

2.1. Paso Contiguo (C) [00]

En la instrucción continúa la dirección del estado siguiente la proporciona el registro μPC .




Figura 3: Carta ASM de Paso contiguo

2.2. Salto Condicional (SC) [01]

En esta instrucción se revisa el valor de la línea \underline{CC} , si es igual a uno, la dirección del estado siguiente la proporciona el registro μPC ; si es igual a cero, la dirección del estado siguiente, contenida en el registro seleccionado por \underline{PL} , ingresa a través de la entrada D.




Figura 4: Carta ASM de Salto Condicional

2.3. Salto de Tranformación (ST) [10]

La dirección del estado siguiente se obtiene del registro seleccionado por la línea de \underline{MAP} . Este registro también está conectado a la entrada D. Aquí se introduce una nueva notación de carta ASM: un rombo con varias bifurcaciones. La bifurcación que se elija dependerá del contenido del registro seleccionado por \underline{MAP} .




Figura 5: Carta ASM de Salto de Transformación

2.4. Salto de Interrupción (SI) [11]

En esta instrucción se revisa el valor de \underline{CC} , si es igual a uno, la dirección del estado siguiente proviene del registro μPC ; si es igual a cero, la dirección del estado siguiente, contenida en el registro seleccionado por VECT, ingresa a través de la entrada D.




Figura 6: Carta ASM de Salto de Interrupción

3. Desarrollo

3.1. Secuenciador

Primeramente realizamos la tabla del secuenciador basado en la figura 1. en la cual debemos crear la lógica interna la cual escribimos la tabla 1 de las microinstrucciónes en el siguiente bloque en VHDL. Donde después creamos el multiplexor que selecciona la secuencia si esta es contigua, usando el incrementador (código 2) o la que nos manda la memoria (código 5) ya sea por transferencia o por interrupción. Nos auxiliamos con otro bloque de incrementador (código 3) y un registro (código 4) para pasar los bits.

Е	ntra	das							
11	10	\underline{CC}	PL	MAP	\underline{VECT}	Selector	Υ		
0	0	0	1	1	1	0	uPC		
0	0	1	1	1	1	0	uPC		
0	1	0	0	1	1	0	uPC		
0	1	1	0	1	1	1	D		
1	0	0	1	0	1	1	D		
1	0	1	1	0	1	1	D		
1	1	0	1	1	0	0	uPC		
1	1	1	1	1	0	1	D		

Tabla 1: Lógica interna (Microinstrucciones)

Código 1: logica_interna.vhd

```
1
      library IEEE;
2
      use IEEE.STD_LOGIC_1164.ALL;
      use IEEE.STD_LOGIC_ARITH.ALL;
3
4
      use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
      entity logica_interna is
6
7
        Port ( mi : in STD_LOGIC_vectOR(1 downto 0);
                cc : in STD_LOGIC;
8
9
                sel : out STD_LOGIC;
                pl : out STD_LOGIC;
10
11
                map_li : Out STD_LOGIC;
                vect : out STD_LOGIC);
12
13
      end logica_interna;
14
      architecture Behavioral of logica_interna is
15
16
        process (mi, cc)
17
18
        begin
          if mi = "00" then
19
                 pl <= '0';map_li <= '0';vect <= '0';sel <= '0';
20
21
          elsif (mi = "01" and cc = '0') then
22
                 pl <= '1';map_li <= '0';vect <= '0';sel <= '0';
23
          elsif (mi = "01" and cc = '1') then
24
                 pl <= '1';map_li <= '0';vect <= '0';sel <= '1';
25
26
               elsif mi = "10" then
27
                 pl <= '0';map_li <= '1';vect <= '0';sel <= '1';
28
29
30
          elsif (mi = "11" and cc = '0') then
                 pl <= '0';map_li <= '0';vect <= '1';sel <= '0';
31
```

Código 2: mux_sec.vhd

```
library IEEE;
1
      use IEEE.STD_LOGIC_1164.ALL;
3
      entity mux_sec is
4
              Port ( SEL : in STD_LOGIC;
5
                                E0 : in STD_LOGIC_VECTOR(3 DOWNTO 0);
6
7
                                E1 : in STD_LOGIC_VECTOR(3 DOWNTO 0);
                                SALIDA : out STD_LOGIC_VECTOR(3 DOWNTO 0));
8
9
      end mux_sec;
10
11
      architecture Behavioral of mux_sec is
12
              process (SEL, EO, E1)
13
14
              begin
                      if SEL = '0' then
15
                              SALIDA <= E0;
16
                       elsif SEL = '1' then
17
                              SALIDA <= E1;
18
19
                      end if;
              end process;
20
      end Behavioral;
21
```

Código 3: incrementador.vhd

```
library IEEE;
1
      use IEEE.STD_LOGIC_1164.ALL;
2
3
      use IEEE.STD_LOGIC_ARITH.ALL;
      use IEEE.STD_LOGIC_UNSIGNED.ALL;
4
5
      entity incrementador is
6
              Port ( ENTRADA : in STD_LOGIC_VECTOR(3 downto 0);
7
                                SALIDA : out STD_LOGIC_VECTOR(3 downto 0));
8
9
      end incrementador;
10
      architecture Behavioral of incrementador is
11
12
      begin
              process (ENTRADA)
13
14
              begin
15
                      SALIDA <= ENTRADA + 1;
              end process;
16
17
      end Behavioral;
```

Código 4: registro. vhd

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
entity registro is
4
               Port ( RELOJ : in STD_LOGIC;
5
                                  RESET : in STD_LOGIC;
6
                                  ENTRADA : in STD_LOGIC_VECTOR(3 downto 0);
7
                                  SALIDA : out STD_LOGIC_VECTOR(3 downto 0));
8
9
      end registro;
10
      architecture Behavioral of registro is
11
      signal valor_interno : std_logic_vector (3 downto 0);
12
^{13}
               process (RELOJ, RESET, ENTRADA)
14
               begin
15
                        if RESET = '1' then
16
                                valor_interno <= B"0000";</pre>
17
                        elsif rising_edge (RELOJ) then
18
                                valor_interno <= ENTRADA;</pre>
19
20
               end process;
21
22
               process (valor_interno)
^{23}
24
               {\tt begin}
                        SALIDA <= valor_interno;</pre>
25
26
               end process;
27
      end Behavioral;
```

Después tenemos como resultado (después de conectar cada bloque) el siguiente diagrama (figura 7).




Figura 7: Diagrama de bloques del secuenciador

3.2. Carta ASM

Una vez obtenido el secuenciador, resolvemos la carta ASM objetivo de la practica (figura 8)




Figura 8: Carta ASM

Definimos las entradas, MI, estados (tabla 3) y la tabla de verdad de la carta ASM (tabla 5).

Tabla 3: Valores binarios de entradas y MI

		Estados							
		EST0	0	0	0	0			
		EST1	0	0	0	1			
		EST2	0	0	1	0			
		EST3	0	0	1	1			
		EST4	0	1	0	0			
		EST5	0	1	0	1			
Entrada	MI	EST6	0	1	1	0			
0 0 aux	C 0 0	EST7	0	1	1	1			
0 1 X	SC 0 1	EST8	1	0	0	0			
1 0 Y	ST 1 0	EST9	1	0	0	1			
1 1 INT	SI 1 1	EST10	1	0	1	0			
		EST11	1	0	1	1			
		EST12	1	1	0	0			
		EST13	1	1	0	1			
		EST14	1	1	1	0			

Tabla 5: Tabla de verdad

Dirección de					Contenido de memoria														1						
Memoria			Prueba VF		VF	MI		Liga				Salidas Verdaderas							Salidas Falsas						
Estado presente			Frueou VI			11 10		Ligu			S5	S4	S3	S2	S1	S0	S5	S4	S3	S2	S1	S0			
0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	1	C
0	0	0	1	0	1	0	0	1	0	1	1	1	0	0	1	1	0	1	0	0	1	0	1	1	SC
0	0	1	0	0	0	0	0	0	0	0	1	1	0	0	0	0	1	1	0	0	0	0	1	1	С
0	0	1	1	0	0	0	0	0	0	1	0	0	0	0	1	0	1	0	0	0	1	0	1	0	С
0	1	0	0	0	0	0	1	0	0	1	0	0	0	1	0	0	0	0	0	1	0	0	0	0	ST
0	1	0	1	1	0	1	0	1	1	0	1	0	0	1	0	0	1	0	1	1	0	0	1	0	SC
0	1	1	0	0	0	0	0	1	0	0	1	0	0	0	1	0	0	1	0	0	1	0	0	1	SC
0	1	1	1	1	1	1	1	1	0	1	1	1	0	1	0	0	0	0	0	1	0	0	0	1	SCI
1	0	0	0	0	0	0	0	1	0	0	0	1	1	0	0	0	0	0	1	0	0	0	0	0	SC
1	0	0	1	1	1	0	1	1	1	0	0	1	1	0	1	0	1	1	0	0	1	0	1	0	SCI
1	0	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	SC
1	0	1	1	0	0	0	1	0	1	0	1	1	0	0	0	1	0	0	0	0	0	1	0	0	ST
1	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0	SC
1	1	0	1	0	0	0	0	1	0	0	0	0	1	0	1	0	0	0	1	0	1	0	0	0	SC
1	1	1	0	0	0	0	0	1	0	0	0	0	0	1	0	0	1	1	0	1	0	0	1	1	SC

Con estos valores implementamos la memoria en Quartus (código 5):

Código 5: memoria. vhd

```
library ieee;
      use IEEE.std_logic_1164.all;
2
      use IEEE.numeric_std.all;
4
5
      entity memoria is
6
        generic(
7
          data_width : natural := 21;
8
          addr_length : natural := 3
9
10
        port ( direccion : in std_logic_vector (3 downto 0);
11
               m : out std_logic_vector(20 downto 0);
12
13
               pl : in std_logic;
               prueba: out std_logic_vector(1 downto 0);
14
               vf : out std_logic;
15
               mi : out std_logic_vector(1 downto 0);
16
               liga : out std_logic_vector (3 downto 0);
17
18
               salidas : out std_logic_vector(5 downto 0)
19
                               );
20
      end memoria;
21
22
      architecture behavioral of memoria is
        signal datos: std_logic_vector (data_width-1 downto 0);
^{23}
24
25
        constant mem_size : natural := 15;
        type mem_type is array (mem_size-1 downto 0) of std_logic_vector(data_width-1 downto 0);
26
27
        constant mem : mem_type :=
28
          0 \Rightarrow b"000000001000001000001",
29
          1 => b"010010111001101001011",
30
          2 => b"000000011000011000011",
31
32
          3 \Rightarrow b"000000100001010001010"
          4 => b"00010010001000010000",
33
34
          5 => b"101011010010010110010",
          6 => b"000010010001001001001",
35
          7 => b"111110111010000010001",
36
37
          8 \Rightarrow b"000010001100000100000",
          9 => b"110111001101011001010",
38
```

```
10=> b"00001000000000000000000",
39
           11=> b"000101011000100000100",
40
           12=> b"00001000000100000100",
41
42
           13=> b"000010000101000101000",
43
           14=> b"000010000010011010011"
        );
44
45
         begin
         process(direccion,pl)
46
47
         {\tt begin}
48
           -- entrada/prueba (20 - 19), vf (18), mi (17 - 16), liga (15 - 12), salidas_v(11-6), salida_f(5,0)
49
50
51
52
           datos <= mem(to_integer(unsigned(direccion)));</pre>
53
                m <= datos;</pre>
54
55
56
           prueba <= datos(20 downto 19);</pre>
57
           vf <= datos(18);
58
           mi <= datos(17 downto 16);</pre>
59
60
           if pl = '1' then
             liga <= datos(15 downto 12);</pre>
61
62
             liga <= "ZZZZ";</pre>
63
64
65
           if (datos(18)='0') then salidas<=datos(5 downto 0); else salidas<=datos(11 downto 6); end if;
66
         end process;
       end behavioral;
67
```

Creamos un multiplexor de entradas (código 6) que nos ayuda a seleccionar las pruebas:

Código 6: mux_entradas.vhd

```
library IEEE;
1
      use IEEE.STD_LOGIC_1164.ALL;
2
3
4
      entity mux_entradas is
              Port ( SEL : in STD_LOGIC_VECTOR(1 DOWNTO 0);
5
6
                                 E0 : in STD_LOGIC;
7
                                 E1 : in STD_LOGIC;
                                 E2 : in STD_LOGIC;
8
                                 E3 : in STD_LOGIC;
9
                                 SALIDA : out STD_LOGIC);
10
11
      end mux_entradas;
12
      architecture Behavioral of mux_entradas is
13
14
      begin
              process (SEL, E0, E1, E2, E3)
15
16
              begin
                       if SEL = "00" then
17
                               SALIDA <= E0;
18
                       elsif SEL = "01" then
19
                               SALIDA <= E1:
20
21
                       elsif SEL = "10" then
                               SALIDA <= E2;
22
                       elsif SEL = "11" then
23
                               SALIDA <= E3;
^{24}
                       end if;
25
26
              end process;
27
      end Behavioral;
```

Finalizamos escribiendo los registros de transferencia y de interrupción (código 7 y 8 respectivamente) que nos ayudan a seleccionar la entrada en caso de que la prueba sea la especificada

Código 7: reg_transf.vhd

```
library IEEE;
      use IEEE.STD_LOGIC_1164.ALL;
2
3
4
      entity reg_transf is
              Port ( RELOJ : in STD_LOGIC;
5
6
                                  RESET : in STD_LOGIC;
                                  MAP_LI : in STD_LOGIC;
7
8
                                  ENTRADA : in STD_LOGIC_VECTOR(3 downto 0);
                                  SALIDA : out STD_LOGIC_VECTOR(3 downto 0));
9
10
      end reg_transf;
11
12
      architecture Behavioral of reg_transf is
               signal valor_interno : std_logic_vector (3 downto 0) := B"0000";
13
      begin
14
15
               process (RELOJ, RESET, ENTRADA)
16
               begin
                       if RESET = '1' then
17
                               valor_interno <= "0000";</pre>
18
                       elsif rising_edge (RELOJ) then
19
                                valor_interno <= ENTRADA;</pre>
20
21
               end process;
22
23
               process (valor_interno, MAP_LI)
24
25
                       if MAP_LI = '1' then
26
                                SALIDA <= valor_interno;</pre>
27
28
                                SALIDA <= "ZZZZ";</pre>
29
30
                       end if;
31
               end process;
32
33
      end Behavioral;
34
```

Código 8: reg_int.vhd

```
library IEEE;
1
2
      use IEEE.STD_LOGIC_1164.ALL;
3
      entity reg_int is
4
5
              Port ( RELOJ : in STD_LOGIC;
                                RESET : in STD_LOGIC;
6
                                VECT : in STD_LOGIC;
7
                                ENTRADA : in STD_LOGIC_VECTOR(3 downto 0);
8
                                SALIDA : out STD_LOGIC_VECTOR(3 downto 0));
9
10
      end reg_int;
11
12
      architecture Behavioral of reg_int is
              signal valor_interno : std_logic_vector (3 downto 0) := B"0000";
13
14
      begin
              process (RELOJ, RESET, ENTRADA)
15
16
              begin
```

```
if RESET = '1' then
17
18
                                  valor_interno <= "0000";</pre>
                         elsif rising_edge (RELOJ) then
19
                                  valor_interno <= ENTRADA;</pre>
20
^{21}
22
               end process;
23
               process (valor_interno, VECT)
^{24}
               begin
25
                         if VECT = '1' then
^{26}
                                  SALIDA <= valor_interno;</pre>
27
28
                                  SALIDA <= "ZZZZ";
29
30
                         end if;
               end process;
31
32
       end Behavioral;
33
```

Finalizamos conectado todo registro al igual que el diagrama de la introducción (figura 2):




Figura 9: Esquema del secuenciador Básico

3.3. Simulación

Simulamos varias rutas para comprobar que la implementación de la carta ASM, probando los saltos de interrupción del estado 7 y el estado 9, y los saltos de transferencia de transferencia del estado 4:




Figura 10: Simulaciones

4. Conclusiones

Monsalvo Bolaños Melissa Monserrat

Romero Andrade Cristian

Referencias

Chavez, N. E. (s.f.). Construcción de máquinas de estados usando memorias. http://profesores. fi-b.unam.mx/normaelva Savage, J. & Vázquez, G. (s.f.). *Diseño de microprocesadores*. Facultad de Ingenieria.

Índice de tablas

1 3 5	Lógica interna (Microinstrucciones)	9
Índic	e de figuras	
1 2 3 4 5 6 7 8 9 10	Diagrama de bloques interno de un secuenciador básico	4 5 5 8 9
Índic	e de Códigos	
1.	logica_interna.vhd	
2.	mux_sec.vhd	
3.	incrementador.vhd	
4.	registro.vhd	
5.	memoria.vhd	
6.	mux_entradas.vhd	
7.	reg_transf.vhd	
8	reg int yhd	12