

Facultad de Ingeniería



Lab. Organización y Arquitectura de Computadoras

Practica No. 4 Construcción de Máquinas de estados Usando Memorias Direcccionamiento Entrada - Estado

Alumnos

- Monsalvo Bolaños Melissa Monserrat
- Romero Andrade Cristian

Grupo: 01

Profesor
Ing. Adrian Ulises Mercado Martinez

Semestre
2022-1

Fecha de Entrega
14 de octubre de 2021



Practica 4

Monsalvo Bolaños Melissa Monserrat y Romero Andrade Cristian

Índice

1. Introducción

El direccionamiento entrada-estado se restringe a cartas ASM con una sola entrada por estado. Una nueva porción de la palabra de memoria contiene una representación binaria de la entrada a probar en cada estado, esta parte es llamada "PRUEBA". Con esta representación binaria un selector de entrada elige una de las variables de entrada. La parte de liga tiene dos estados siguientes, encogiéndose uno por el selector de liga, en base a la entrada seleccionada por la parte de prueba. Si el valor de la entrada seleccionada por el selector de entradas es igual a cero, entonces el selector de liga elegirá la liga falsa, en caso contrario se seleccionará la liga verdadera. Este método tiene grandes ventajas como el ahorro de memoria, que cuenta con pocos elementos de hardware y que representa un sistema muy versátil.




Figura 1: Direccionamiento Entrada-Estado

Prueba	
x	000
y	001
z	010
w	011
aux	100

Una vez especificados nuestros estados y entradas, resolvemos la tabla de verdad.

Tabla 3: Tabla de verdad obtenida

Dirección de memoria			Contenido de la memoria																		
Estado Presente			Prueba		Liga Falsa			Liga Verdadera			Salidas Falsas					Salidas Verdaderas					
Q2	Q1	Q0									S5	S3	S2	S1	S0	S5	S3	S2	S1	S0	
0	0	0	1	0	0	0	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0
0	0	1	0	1	0	0	1	0	1	0	0	0	0	0	1	0	0	0	0	1	0
0	1	0	1	0	0	0	1	1	0	1	1	0	0	0	0	0	0	0	0	0	0
0	1	1	0	0	0	1	0	1	1	1	0	0	1	0	0	0	0	1	0	0	0
1	0	0	0	1	1	0	0	1	0	1	0	1	0	0	0	0	1	0	0	0	0
1	0	1	1	0	0	0	1	1	0	1	1	0	0	0	0	0	0	0	0	0	0
1	1	0	0	0	1	1	0	1	0	1	0	0	0	1	0	1	0	0	1	0	0

Con los valores obtenidos, implementamos la memoria en Quartus con la programación VHDL obteniendo el siguiente código:

```

1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  use IEEE.numeric_std.all;
4  entity rom is
5      generic(
6          data_width : natural := 19;
7          addr_length : natural := 3
8      );
9  port(
10     clk: in std_logic;
11     address: in std_logic_vector(addr_length-1 downto 0);
12     data_out: out std_logic_vector(data_width-1 downto 0);
13     mon_memoria: out std_logic_vector(data_width-1 downto 0)
14 );
15 end rom;
16 architecture behavioral of rom is
17     constant mem_size: natural := 7;
18     type mem_type is array (mem_size-1 downto 0) of std_logic_vector(data_width-1 downto 0);
19     constant mem : mem_type :=
20     (
21         0=>b"10000100100000000000",
22         1=>b"01001010000001000010",
23         2=>b"10001101100000000000",
24         3=>b"00010111001000010000",
25         4=>b"01100101010000010000",
26         5=>b"10001101100000000000",
27         6=>b"00110101000001010010",
28         others=>b"11111111111111111111"
29     );
30 begin
31     rom : process(clk)
32     begin

```

```

33     if rising_edge(clk) then
34         data_out <= mem(to_integer(unsigned(address)));
35     end if;
36 end process rom;
37 end architecture behavioral;

```

Código 1: rom.vhd

A continuación escribimos el bloque que realiza el direccionamiento entrada-estado.

```

1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  entity registro_entrada is port(
4      clk, rst : in std_logic;
5      estado_siguiente : in std_logic_vector(2 downto 0);
6      data_out : out std_logic_vector(2 downto 0);
7      mon_estado_siguiente: out std_logic_vector(2 downto 0)
8  );
9  end registro_entrada;
10 architecture behavioral of registro_entrada is
11     signal int_val : std_logic_vector(2 downto 0) := b"000";
12 begin
13     process (clk, rst, estado_siguiente)
14     begin
15         if rst = '1' then
16             int_val <= b"000";
17         elsif rising_edge(clk) then
18             mon_estado_siguiente <= estado_siguiente;
19             int_val(2 downto 0) <= estado_siguiente;
20         end if;
21     end process;
22     process(int_val)
23     begin
24         data_out <= int_val;
25     end process;
26 end behavioral;

```

Código 2: registro_entrada.vhd

```

1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  entity registro_salida is port(
4      clk, rst : in std_logic;
5      data_in : in std_logic_vector(4 downto 0);
6      salidas : out std_logic_vector(4 downto 0)
7  );
8  end registro_salida ;
9  architecture behavioral of registro_salida is
10     signal int_val : std_logic_vector(4 downto 0) := b"00000";
11 begin
12     process (clk, rst, data_in)
13     begin
14         if rst = '1' then
15             int_val <= b"00000";
16         elsif rising_edge(clk) then
17             int_val(4 downto 0) <= data_in;
18         end if;
19     end process;

```

```

20     process(int_val)
21     begin
22         salidas <= int_val;
23     end process;
24 end behavioral;

```

Código 3: registro_salida.vhd

Ahora escribimos el separador de datos almacenados en memoria para así asignar el estado siguiente, valor de prueba, ligas falsas y las ligas verdaderas, donde estas dos últimas son la salida del bloque.

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.std_logic_arith.all;
4  use ieee.std_logic_unsigned.all;
5  entity separador is port (
6      data_in : in std_logic_vector (18 downto 0);
7      prueba:
8          out std_logic_vector(2 downto 0);
9      salida_falsa: out std_logic_vector(4 downto 0);
10     salida_verdadera: out std_logic_vector(4 downto 0);
11     liga_falsa: out std_logic_vector(2 downto 0);
12     liga_verdadera: out std_logic_vector(2 downto 0)
13 );
14 end separador;
15 architecture behavioral of separador is
16 begin
17     process (data_in)
18     begin
19         prueba <= data_in(18 downto 16);
20         liga_falsa<= data_in(15 downto 13);
21         liga_verdadera<= data_in(12 downto 10);
22         salida_falsa<= data_in(9 downto 5);
23         salida_verdadera<= data_in(4 downto 0);
24     end process;
25 end behavioral;

```

Código 4: separador.vhd

Para realizar la elección correcta de las salidas, teniendo en cuenta el valor de las entradas, se generó el selector de entrada para poder enviar un valor binario correspondiente a cada entrada; El selector de la liga también se generó para poder elegir entre una liga falsa o una liga real, y, por lo tanto, un selector de inicio para obtener un rendimiento adecuado de acuerdo con la liga que ha ocurrido

```

1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  entity selector_entrada is
4      port (
5          valor_salida : out std_logic;
6          prueba: in std_logic_vector(2 downto 0);
7          w, x, y, z, aux : in std_logic
8      );
9  end entity;
10 architecture arch_selector_entrada of selector_entrada is

```

```

11     signal selInt : std_logic_vector (2 downto 0);
12 begin
13     selInt <= prueba;
14     valor_salida <= x when selInt = "000" else
15                     y when selInt = "001" else
16                     z when selInt = "010" else
17                     w when selInt = "011" else
18                     aux when selInt = "011" else
19                     'U';
20 end architecture;

```

Código 5: selector_entrada.vhd

```

1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  entity selector_liga is
4      port (
5          valor_entrada : in std_logic;
6          liga_falsa: in std_logic_vector(2 downto 0);
7          liga_verdadera: in std_logic_vector(2 downto 0);
8          liga: out std_logic_vector(2 downto 0)
9      );
10 end entity;
11 architecture arch_selector_liga of selector_liga is
12 begin
13     process(valor_entrada)
14     begin
15         case(valor_entrada) is
16             when '1' => liga <= liga_verdadera;
17             when '0' => liga <= liga_falsa;
18         end case;
19     end process;
20 end architecture;

```

Código 6: selector_liga.vhd

```

1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  entity selector_salida is
4      port (
5          valor_entrada : in std_logic;
6          salida_falsa: in std_logic_vector(4 downto 0);
7          salida_verdadera: in std_logic_vector(4 downto 0);
8          salida: out std_logic_vector(4 downto 0)
9      );
10 end entity;
11 architecture arch_selector_salida of selector_salida is
12 begin
13     process(valor_entrada)
14     begin
15         case(valor_entrada) is
16             when '1' => salida <= salida_verdadera;
17             when '0' => salida <= salida_falsa;
18         end case;
19     end process;
20 end architecture;

```

Código 7: selector_salida.vhd

3.1. Diagrama




Figura 3: Diagrama de Bloques

3.2. Simulación

Una vez obtenido el diagrama esquemático proseguimos con la simulación. Para el siguiente ejemplo se considera que todas las entradas están en 0 menos W.

Sigamos la trayectoria en la carta ASM. Empezamos en el estado A y pasamos al B, en este primer caso, la salida corresponde a 00000. Posteriormente en el estado B se evalúa Z y pasa al estado C, este paso tiene como salida en alto a s1.

El siguiente paso es del estado C al D con salida 00000. Posteriormente, en el estado D se evalúa X, como está en 0 pasa al estado F y solo se activa s3.

Por último, del estado F regresa al estado D con ninguna salida en alto y como X no cambia su valor, se queda en un ciclo.




Figura 4: Ruta Carta ASM




Figura 5: Simulación

4. Conclusiones

Monsalvo Bolaños Melissa Monserrat

Con el desarrollo de esta práctica pudimos implementar la aplicación de una carta ASM por el método de direccionamiento de entrada estado. Pudimos observar que, a diferencia del método de direccionamiento por trayectoria, este método requiere de más elementos. Y

podimos percatarnos de que a diferencia del método anterior aquí no podemos evaluar múltiples entradas, sin embargo observamos las bondades que nos ofrece, como la significativa reducción en la memoria.

Romero Andrade Cristian

La implementación de la carta ASM usando direccionamiento entrada-estado fue sencilla puesto que el uso de memorias “traduce” la tabla de verdad que se obtuvo al resolver la carta. Consecuentemente se logró desarrollar los bloques en código vhdL para lograr que concuerde la simulación con la carta y asu vez la tabla de verdad

Conclusiones en equipo

En la presente se logró implementar en VHDL la carta ASM usando direccionamiento entrada-estado, en mayor parte se utilizó el mismo diseño de la práctica anterior con unos cambios como por ejemplo la selección de liga y el de salidas para poder implementar dicho direccionamiento.

Índice de tablas

Índice de figuras

Índice de Códigos