Facultad de Ingeniería



Lab. Organización y Arquitectura de Computadoras

Práctica No 5 Construcción de Máquinas de estados Usando Memorias Direccionamiento Implícito

Alumnos

- Monsalvo Bolaños Melissa Monserrat
- Romero Andrade Cristian

Grupo: 01

Profesor Ing. Adrian Ulises Mercado Martinez

Semestre 2022–1

Fecha de Entrega 21 de octubre de 2021



Practica 5

Monsalvo Bolaños Melissa Monserrat y Romero Andrade Cristian

Índice

| Re | eferencias | 12 |
|----|--------------------------------------|---------------|
| 4 | Conclusiones | 12 |
| | Desarrollo3.1 Diagrama3.2 Simulación | 4 11 12 |
| 2 | Objetivo | 3 |
| 1 | Introducción | 2 |

1. Introducción

Este tipo de direccionamiento utiliza solamente un campo de liga. Una variable de entrada seleccionada por el campo de prueba, y VF, son las que deciden si se utiliza la dirección de liga (se carga el valor de liga en el contador) o no (se incrementa el contador en una unidad). El campo VF (Verdadero-Falso) sirve para indicarle a la lógica cuánto debe valer la variable de entrada, para así cargar en el contador el valor de la liga y hacer el salto. El campo de




Figura 1: Diagrama de direccionamiento implícito

verdadero-falso (VF) tiene la utilidad de indicar el calo de la variable de entrada con el objetivo

Tabla 1: Relación VF y Q

| | VF | Q | Incrementa | Carga |
|---|----|---|------------|-------|
| ĺ | 0 | 0 | 0 | 1 |
| | 0 | 1 | 1 | 0 |
| | 1 | 0 | 1 | 0 |
| | 1 | 1 | 0 | 1 |

de cargar el contador el valor de la liga y realizar el salto. En la tabla 1 muestra la relación de




Figura 2: Direccionamiento Implicito.

VF y la variable de entrada con cadenas de incremento y carga No obstante el diseño original no esta diseño para aceptar salidas condicionales, es por ello que se propone las siguiente forma.

2. Objetivo

Familiarizar al alumno en el conocimiento de construcción de máquinas de estados usando direccionamiento de memorias con el método de direccionamiento implícito.




Figura 3: Diagrama Modificado

3. Desarrollo

Partimos del análisis de la carta Asm Asignamos a cada entrada y estado un valor binario

Tabla 2: Valores binarios deestados

| Estado | Código binario | | | | | | |
|--------|----------------|---|---|--|--|--|--|
| 0 | 0 | 0 | 0 | | | | |
| 1 | 0 | 0 | 1 | | | | |
| 2 | 0 | 1 | 0 | | | | |
| 3 | 0 | 1 | 1 | | | | |
| 4 | 1 | 0 | 0 | | | | |
| 5 | 1 | 0 | 1 | | | | |
| 6 | 1 | 1 | 0 | | | | |
| 7 | 1 | 1 | 1 | | | | |

Tabla 3: Valores binarios de variables

| V | 0 | 0 | 0 |
|-----|---|---|---|
| W | 0 | 0 | 1 |
| × | 0 | 1 | 0 |
| Z | 0 | 1 | 1 |
| aux | 1 | 0 | 0 |

Posteriormente rellenamos la tabla de verdad conforme a la carta ASM

Tabla 4: Tabla de verdad de la carta ASM




Figura 4: Carta ASM

| Dirección de memoria | | | | Contenido de la memoria | | | | | | | | | | | | | |
|----------------------|-----------------|---|--------|-------------------------|----|------|---|----------------|----|----|--------------------|----|----|----|----|---|---|
| | Estado Presente | | Prueba | | VF | Liga | | Salidas falsas | | | Salidas verdaderas | | | | | | |
| | | | | | | | | S3 | S2 | S1 | S0 | S3 | S2 | S1 | S0 | | |
| 0 | 0 | 0 | 0 | 0 | 0 | | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Una vez obtenido el comportamiento de la carta ASM, proseguimos a programar los componentes de la Figura 1 en Quartus

Memoria Se retomó el código de prácticas anteriores y se llenó el contenido de la memoria con el contenido de la tabla de verdad obtenida previamente, tiene como entrada la dirección de memoria a la que se desea acceder y como salida el contenido de dicha localidad.

Código 1: memoria. vhd

```
library IEEE;
    use IEEE.std_logic_1164.all;
2
     use IEEE.numeric_std.all;
3
     entity memoria is
       generic(
         data_width : natural := 15;
         addr_length : natural := 3
7
8
         );
9
       port(
         clk: in std_logic;
10
11
         address: in std_logic_vector(2 downto 0);
         data_out: out std_logic_vector(14 downto 0);
12
         mon_address: out std_logic_vector(2 downto 0)
13
14
end memoria;
   architecture behavioral of memoria is
       constant mem_size: natural := 15;
17
       type mem_type is array (mem_size-1 downto 0) of std_logic_vector(data_width-1 downto 0);
18
       constant mem : mem_type :=
19
20
          0 \Rightarrow b"000011000110101"
21
           1 => b"010011110111000",
22
          2 => b"011010110101111",
23
          3 => b"100110001010101",
24
          4 => b"001001011111111",
25
          5 => b"100001110111011",
26
           6 => b"100010001010101",
27
28
           7 => b"100000100000000"
           others=>b"111111111111111"
29
31
    begin
    rom : process(clk)
```

```
33  begin
34  if rising_edge(clk) then
35  mon_address <= address;
36  data_out <= mem(to_integer(unsigned(address)));
37  end if;
38  end process rom;
39  end architecture behavioral;</pre>
```

Separador Este bloque separa la salida en memoria en los campos que necesitamos. separador.vhd

```
library ieee;
     use ieee.std_logic_1164.all;
     entity separador is port (
       data_in : in std_logic_vector (14 downto 0);
       prueba: out std_logic_vector(2 downto 0);
       vf : out std_logic;
       liga : out std_logic_vector(2 downto 0);
 8
       salida_incremento : OUT std_logic_vector(3 DOWNTO 0);
10
       salida_carga : OUT std_logic_vector(3 DOWNTO 0)
       );
11
12
     end separador;
     architecture behavioral of separador is
13
14
       process (data_in)
15
16
       begin
         vf <= data_in(11);</pre>
17
18
         liga <= data_in(10 downto 8);</pre>
19
          salida_incremento <= data_in(7 downto 4);</pre>
         salida_carga <= data_in(3 downto 0);</pre>
20
21
       end process;
     end behavioral;
22
```

Contador Es el que se encarga de proporcionar el estado siguiente cada vez que nos encontremos con un paso continuo

Código 2: contador.vhd

```
library IEEE;
     use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
     entity contador is
5
       port(
         clk: in std_logic;
8
         rst: in std_logic;
9
         load: in std_logic;
         salida_count: out std_logic_vector(2 downto 0);
10
11
         liga: in std_logic_vector(2 downto 0) -- el que no es continuo
12
         ):
13
     end entity;
14
15
     architecture rtl of contador is
```

```
16
        signal cuenta : integer range 0 to 7;
17
18
     begin
19
20
       process(clk,rst)
^{21}
       begin
         if (rst='1') then
22
23
            cuenta <= 0;</pre>
          elsif(rising_edge(clk)) then
24
           if load = '1' then
              cuenta<= to_integer(unsigned(liga));</pre>
26
27
            else
28
              if(cuenta=7) then
                cuenta <= 0;</pre>
29
31
                cuenta <= cuenta + 1;</pre>
              end if;
32
            end if;
33
         end if;
34
35
        end process;
36
37
        salida_count <= std_logic_vector(to_unsigned(cuenta, 3));</pre>
38
39
     end architecture;
```

Lógica Aquí se decide qué tipo de acción se debe realizar dependiendo del valor de la entrada y la prueba. Ya sea un paso continuo o un salto condicional.

Código 3: logica.vhd

```
library ieee;
1
     use ieee.std_logic_1164.all;
     use ieee.std_logic_arith.all;
     use ieee.std_logic_unsigned.all;
     entity logica is port (
 6
      vf : in std_logic;
       prueba : in std_logic_vector(2 downto 0);
 8
       entrada : in std_logic_vector(2 downto 0);
       mon_prueba: out std_logic_vector(2 downto 0);
10
       carga : out std_logic;
11
12
       incrementa : out std_logic
      );
13
14
     end logica;
15
    architecture behavioral of logica is
16
17
     signal qset : std_logic;
       signal xor_res : std_logic;
18
19
       process (prueba)
20
^{21}
       begin
22
         case(entrada) is
           when "000" =>
23
24
             if entrada = prueba then
               qset <= '1';
25
             else
              qset <= '0';
27
28
             end if;
           when "001" =>
29
```

```
30
              if entrada = prueba then
                qset <= '1';
31
32
              else
                qset <= '0';
33
              end if;
            when "010" =>
35
36
              if entrada = prueba then
               qset <= '1';
37
              else
38
               qset <= '0';
39
40
              end if;
            when "011" =>
41
42
              if entrada = prueba then
               qset <= '1';
43
44
              else
               qset <= '0';
45
46
              end if;
            when "100" =>
47
              if entrada = prueba then
48
49
               qset <= '1';
              else
50
51
               qset <= '0';
              end if;
52
            when others =>
53
              qset <= '0';</pre>
54
55
         end case;
56
        end process;
57
       process (qset)
58
59
        begin
          if qset = '1' xor vf='1' then
60
61
           xor_res <= '1';</pre>
          else
62
          xor_res <= '0';</pre>
63
         end if;
64
65
       end process;
66
       process(xor_res)
67
          carga <= not xor_res;</pre>
69
          incrementa <= xor_res;</pre>
70
71
       end process;
     end behavioral;
72
```

Selector de salida Dependiendo si se trate de un paso continuo o un salto condicional, este bloque utilizará la salida para enviar el estado siguiente.

Código 4: selector_salida.vhd

```
library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_arith.all;

use ieee.std_logic_unsigned.all;

entity selector_salida is port (

carga : in std_logic;

incrementa : in std_logic;

salida_incremento : in std_logic_vector (3 downto 0);

salida_carga : in std_logic_vector (3 downto 0);
```

```
salida : out std_logic_vector (3 downto 0)
11
12
     );
     end selector_salida;
13
14
    architecture behavioral of selector_salida is
15
16
     process (carga, incrementa)
17
18
       if carga = '1' then
19
         salida <= salida_carga;
20
        elsif incrementa = '1' then
21
          salida <= salida_incremento;</pre>
22
23
         else
24
          salida <= "1000";
        end if;
^{25}
      end process;
26
27
     end behavioral;
```

3.1. Diagrama




Figura 5: Diagrama

3.2. Simulación




Figura 6: Simulación

4. Conclusiones

Monsalvo Bolaños Melissa Monserrat

Gracias a esta práctica pudimos implementar el desarrollo de una máquina de estado usando memorias por direccionamiento implícito, esto requirió la implementación de un contador y la modificación de la memoria para las salidas, del mismo modo utilizamos variables nuevas como vf. En comparación con prácticas pasadas está un poco más complicada.

Romero Andrade Cristian

Romero Andrade Cristian: En la práctica, el direccionamiento implícito se implementó en VHDL, donde se desarrollaron los bloques que se muestran en la Figura 1. La ventaja de este tipo de direccionamiento es que no se integra colocando ninguna dirección de forma explícita, ya que la dirección se conoce en el propio opcode los operandos a los que desea acceder o trabajar

Conclusiones en equipo

En la práctica se implementó el direccionamiento implícito en VHDL, donde se desarrollaron los bloques de la figura 1, este tipo de direccionamiento tiene el beneficio de no integrar poner ninguna dirección de forma explícita, ya que en el propio código de operación se conoce la dirección de los operandos al que se desea acceder o con el que se quiere operar.

Referencias

Chavez, N. E. (s.f.). Construcción de máquinas de estados usando memorias. http://profesores. fi-b.unam.mx/normaelva

Savage, J. & Vázquez, G. (s.f.). *Diseño de microprocesadores*. Facultad de Ingenieria.

Índice de tablas

| 1 2 3 4 | Relación VF y Q | 4 4 |
|------------------|--|--------|
| Índic | ce de figuras | |
| 1 | Diagrama de direccionamiento implícito | 2 |
| 2 | Direccionamiento Implicito | 3 |
| 3 | Diagrama Modificado | 4 |
| 4 | Carta ASM | 5 |
| 5 | Diagrama | |
| 6 | Simulación | 12 |
| Índic | ce de Códigos | |
| 1. | memoria.vhd | 6 |
| 2. | contador.vhd | 7 |
| 3. | logica.vhd | 8 |
| 4. | selector salida.vhd | 9 |