<u>目次</u> 2

目次

1	実験の目的	3
2	実験器具及びツール	3
3	実験内容	3
3.1	実習 1	3
3.2	実習 2	3
3.3	実習 3	3
4	· · · · · · · · · · · · · · · · · · ·	3
4.1	実習 1	3
4.2	実習 2	5
4.3	実習 3	8
5	演習	11
5.1		11
5.2	演習 2	12
6	考察	13
7	ソースコード	14

1 実験の目的

ハードウェア記述言語(HDL)を用いて論理回路を設計する手法の収得

2 実験器具及びツール

Quartus (Quartus Prime 20.1) Lite Edition

3 実験内容

3.1 実習1

図 \blacksquare のように 4 つのレジスタと入力 DIN をマルチプレクサに接続し、選択 S で指定したレジスタまたは DIN の値を MUX から出力させる。そして入力制御信号が 1 になっているレジスタに値を出力するような回路を VerilogHDL で記述した。




図1 マルチプレクサからのレジスタへの入力

3.2 実習 2

ALU モジュールとAレジスタおよびGレジスタを VerilogHDL で記述し実習1で作成した回路を追加した。

3.3 実習3

表 II に基づいて制御ユニットの動作を VerilogHDL で記述し実習 2 の回路に追加した。

4 実験結果

4.1 実習1

VerilogHDL でコード \blacksquare のように記述した。コード \blacksquare はコード \blacksquare から一部抜粋したものである。まず、Reg0から Reg3 のモジュール Reg を作成した。Mux は入力部の選択信号を S として宣言をした。S に応じて Bus

に出力する値をレジスタから選択させた。

ソースコード 1 実習 1 の一部抜粋

```
module Reg(D,Clk,En,Res,Q);
 1
 2
           input [7:0]D;
           input Clk,En,Res;
 3
           output [7:0]Q;
 4
           reg [7:0]Q1;
 5
 6
 7
           always @(posedge Clk)begin
                   if(Res == 0)
 8
                            Q1 <= 0;
 9
10
                   else
11
                            if(En == 1)
                                    Q1 \le D;
12
13
           end
           assign Q = Q1;
14
     endmodule
15
16
     module MUX(Clk,R0,R1,R2,R3,Din,S,Bus);
17
18
           input Clk;
           input [7:0]R0,R1,R2,R3,Din;
19
20
           input [4:0]S;
           output [7:0]Bus;
21
22
           reg [7:0]Bus1;
23
           always @(posedge Clk)begin
24
                   if(S[0] == 1)
25
                            Bus1 \leq R0;
26
                   else if(S[1] == 1)
27
                            Bus1 \leq R1;
28
                    else if(S[2] == 1)
29
                            Bus1 \leq R2;
30
31
                    else if(S[3] == 1)
                            Bus1 \leq R3;
32
33
                    else if(S[4] == 1)
                            Bus1 <= Din;
34
35
           end
36
           assign Bus = Bus1;
     endmodule
37
```

実際、機能シミュレータの結果は図2のようになった。

Din から読み取った値を Reg0 に格納し、その値を Reg1 にコピーをしてみる。R1 の値は R0 の変更に続いて Din の値 11111111 となっている事がわかり予想と同じ結果になった。次に処理過程をみてみる

まず、clk の立ち上がり 6ns のとき、選択信号 S=10000 で S[4]=1 だから Din が選択された。そして AUX にて Din の値がレジスタに伝搬される。このとき、レジスタの En が 1 のものは R0 ただ一つである。そのため、RegR0 に Din の値すなわち 111111111 が格納される。

次にSが変化したとき、Sは00001となりROの値が各レジスタに伝搬Sる。このときEn が1のものはR1

だけであり、RegR1 に RegR0 の値すなわち 111111111 が格納されていることが確かめられる。




図 2 実習 1 における MUX の結果

4.2 実習 2

ALU モジュールとAレジスタおよびGレジスタを VerilogHDL で記述し実習1で作成した回路を追加した。




図3 プロセッサのブロック図

VerilogHDL でコード \Box のように記述した。コード \Box はコード \Box から一部抜粋したものである。ALU モジュールでは減算を足し算と同じようにふるまうよう mode が 1 のときは 2 の補数をとり足しあわせた。また今回はキャリーについては考えていないが、zenkasan モジュールも作成した。

ソースコード 2 実習 2の一部抜粋

```
module Zenkasan(A,B,Cin,S,Cout);
input A, B, Cin;
output S,Cout;

assign S = (A^B)^Cin;
assign Cout = (A&B)|(B&Cin)|(Cin&A);
endmodule
```

```
9
     module ALU(Mode,A,B,Y);
10
           input Mode;
11
           input [7:0]A,B;
12
           output [7:0]Y;
13
            wire [7:0]A2,C;
14
15
16
           function [7:0] returnA;
                    input mode;
17
                    input [7:0]Ain;
18
19
                    if(mode == 1)
20
                            returnA = (Ain^8'b11111111) + 1'b1;
21
22
                    else
                            returnA = Ain;
23
           endfunction
24
25
           assign A2 = returnA(Mode, A);
26
27
           Zenkasan zenkasan0(A2[0],B[0],0,Y[0],C[0]);
28
29
            Zenkasan zenkasan1(A2[1],B[1],C[0],Y[1],C[1]);
           Zenkasan zenkasan2(A2[2],B[2],C[1],Y[2],C[2]);
30
31
           Zenkasan zenkasan3(A2[3],B[3],C[2],Y[3],C[3]);
            Zenkasan zenkasan4(A2[4],B[4],C[3],Y[4],C[4]);
32
           Zenkasan zenkasan5(A2[5],B[5],C[4],Y[5],C[5]);
33
           Zenkasan zenkasan6(A2[6],B[6],C[5],Y[6],C[6]);
34
           Zenkasan zenkasan7(A2[7],B[7],C[6],Y[7],C[7]);
35
     endmodule
36
```

実際、機能シミュレータの結果は図4のようになった。

0ps から 10ps の間を①,10ps から 20ps を②,20ps から 30ps を③,30ps から 40ps を④とした。

- ①のとき、制御信号は Din をさしているので、Multiplexer には Din の値が入る。実際、Din の値は 10000 であり、Mulplexer の出力 Bus も 10000 となっていて Din の値が選択された事が分かる。また、ALU は非同期回路なので、Bus の値がそのまま ALU に入力され出力される。今回は、Mode が 0 で A の値も 0 なので、出力は Bus の値となる。実際、ALU の出力 Aluout は 10000 となっている。このことから①の状態は意図した通り動いていることが確認される。
- ②のとき、RegA の Enable(EnA) を 1 にした。すると RegA には Bus の値が入力され ALU に値を出力する。実際、RegA の出力 Aout は 0 から Bus の値 10000 に変化したことが見て分かる。そして ALU で Bu の値と RegA の値が加減されて出力される。実際、ALU の出力結果 Aluout では 100000 となっている。これは Bus の値 10000 と Aout の値 10000 の足し合わせとなっている。このことから②の状態は意図した通り動いていることが確認される。
- ③のとき、RegG の Enable(EnR) を 1 にした。すると、RegG には ALU の結果が入力される。実際、RegG の出力結果 Gout では 0 から 100000 に変化していることがわかる。これは ALU の結果 Aluout100000 と一致している。また、Multiplexer では Din が選択されているため、Multiplexer には Gout が選択されていないことも分かる。このことから③の状態は意図した通り動いていることが確認される。

④のとき、S[4] を 0 とし S[5] を 1 とした。これはそれぞれ Din と RegG の制御信号にあたる。よって Multiplexer では RegG の値が選択され Bus に出力されると予期される。実際、Bus の値は 10000 から 100000 に変更されたことがわかる。この値は Din の値 (10000) と RegG の値 (100000) と一致していて確か に Din から RegG が選択されたことが分かる。




図4 実習2における結果




図5 実習2における①の結果




図6 実習2における②の結果




図7 実習2における③の結果




図8 実習2における④の結果

次に Mode を 1 にして減算ができるか確認を行った。まず,Din の値を 01 とし、RegA の Enable(EnA) を 1 とした。そして、EnA を 0 とした後、Din を 11 とした。これは RegA には 01 が保持され、Bus から 11 が 出力されるので、11-1=10 (=3-1=2) となる事が予期される.実際 RegA は 0 から 01 が保持され、Alu の出力 Aluout は 10 になった事が確認できる。




図9 実習2における結果

4.3 実習3

表 II に基づいて制御ユニットの動作を VerilogHDL で記述し実習2の回路に追加した。

命令	T_0	T_1	T_2	T_3
mv	IR_{in}	$RY_{out},$ $RX_{in},$ $Done$	-	-
mvi		$DIN_{out},$ $RX_{in},$ $Done$	-	-
add		RX_{out}, A_{in}	RY_{out}, G_{in}	G_{out} , RX_{in} , $Done$
sub		RX_{out}, A_{in}	RY_{out} , G_{in} , Mode	G_{out} , RX_{in} , $Done$

表 1 各タイミングステップで出力する制御信号

VerilogHDLでコードののように記述した。コードはコードのから一部抜粋したものである。まず、状態遷移の状態、オペランドの値、オペコードの値をそれぞれパラメータ化を行った。次に状態遷移においては順序回路を用いた。続いて、オペコードフェチとオペランドフェチをIRから入力された命令から読み取る。そして、Decode や制御信号生成に関しては組み合わせ回路を用いた。Decode ではまず、タイミングステップで分岐させた。そして、どの命令であるかを確認し、各命令の各タイミングステップに適したレジスタのEnable を1に行う処理をした。制御生成の部分も同様に、タイミングステップで分岐させ、命令を確認し、制御信号を生成した。

ソースコード 3 実習 3の一部抜粋

```
1
2 //set parameter
3 parameter T0 = 2'b00,
```

```
T1 = 2'b01,
 4
                                   T2 = 2'b10,
 5
                                   T3 = 2'b11;
 6
 7
           parameter OPNONE = 6'b000000,
 8
                                   OPG = 6'b000001,
9
                                   OPD = 6'b000010,
10
                                   OPR3 = 6'b000100,
11
12
           parameter OPMV = 3'b000,
13
                                   OPMVI = 3'b001,
                                   OPADD = 3'b010,
15
16
                                   OPSUB = 3'b011;
17
     always @(posedge Clk)
18
19
                                  begin
20
                                          case(cur_st)
21
                                                  T0: cur_st \ll T1;
22
                                                  T1: cur\_st <= T2;
23
                                                  T2: cur\_st \le T3;
24
                                                  T3: cur\_st \le T3;
25
                                                  default: cur_st \ll T0;
26
                                          endcase
27
28
29
                   end
30
       //opeland fetch and opecode fetch
31
32
           assign num_Ry = Ir[1:0];
           assign num_Rx = Ir[3:2];
33
           assign num_Ir = Ir[6:4];
34
35
36
           //Decode of instruct
37
           assign Rxin = Decoder(cur_st,num_Ir,num_Rx);
38
39
           //Generate signal
40
           assign Rxout = Generater(cur_st,num_Ir,num_Rx,num_Ry);
41
42
       /*
43
           Decode of signal function___
44
45
           */
           function [6:0]Decoder;
46
47
48
                   begin
                          case(cur\_st)
49
                                  T1: decoder2 = T1Decode(num_Ir,num_Rx);
50
                                  T2: decoder2 = T2Decode(num_Ir,num_Rx);
51
                                  T3: decoder2 = T3Decode(num_Ir,num_Rx);
52
```

```
default: decoder2 = OPNONE;
53
                          endcase
54
                   end
55
56
                   Decoder = \{decoder2, decoder1\};
57
           endfunction
58
59
60
       function [5:0] T1Decode;
61
62
         if(num\_ir1 == OPMV) //mv
63
         begin
64
           case(num_rx1)
65
             2'b00: Decode = OPR0;
66
             2'b01: Decode = OPR1:
67
             2'b10: Decode = OPR2;
68
             2'b11: Decode = OPR3;
69
           endcase
70
71
         end
72
73
         else if(num_ir1 == OPMVI) //mvi
74
75
           case(num_rx1)
             2'b00: Decode = OPR0;
76
             2'b01: Decode = OPR1;
77
             2'b10: Decode = OPR2;
78
             2'b11: Decode = OPR3;
79
           endcase
80
         end
81
82
         else if(num_ir1 == OPADD) // add
83
84
           Decode = 6'b000010;
         else if(num_ir1 == OPSUB) //sub
85
           Decode = 6'b000010;
86
87
         T1Decode = Decode;
88
89
       endfunction
```

表 \blacksquare のように、サンプルプログラムでテストを行った。object code が 10H 05H 04H 21H 30H なので Din に 001_0000 000_0101 000_0100 010_0001 011_0000 を入力した。このときの結果は図 \blacksquare 0 のようになった。まず、サンプルプログラムでは mvi R0 #05 を行っているので、R0 に即値 5 が格納されることが予想される。実際に、R0 の値 R0out をみてやると、R0out の値が初めて変化したときの値は確かに 0101(2)=5 となっている。

次に、サンプルプログラムでは mv R1 R0 を行っているので、R1 に R0 の値である 5 が格納されることが予想される。実際に、R1 の値 R1out をみてやると、R1out の値が始めて変化したときの値は確かに 0101(2)=R0 の値になっていることがわかる。

5 演習 11

次に、サンプルプログラムでは add R0 R1 を行っている。R0 の値 5 と R1 の値 5 が足しあわされ 10 が R0 に格納されることが予想される。実際に、次に変化したときの R0 の値は 1010(2)=10 となっていて R0 と R1 の足し合わせの結果と一致していることが分かる。

最後にサンプルプログラムでは sub R0 R0 を行っているので R0 の値から R0 自身で引いた結果 0 が R0 に格納されることが予想される。実際に、次に変化した R0out を読み取ってやると 0000 であり、R0 から R0 を引いた結果と一致していることがわかる。



図10 実習3における結果

5 演習

5.1 演習1

外部メモリを用いることで人間が Din 入力へ情報を与える作業がなくなる。しかしこの回路構成にもまだ残されている課題があり、その課題と解決策を考えた。課題は次実行すべき命令が指定できていないところで、プログラミングカウンタを用いて解決ができるのはと考えた。

実際実習3で命令を実行したが、命令を実行するに当たって、命令コードの内容とタイミングが重要であった。この命令コードを毎回毎回手動で変更しなければならなかったが、外部ファイルを用いると一度登録した実行命令を呼び出せるようになる。しかしこれだけでは、どのタイミングでどの命令コードを呼び出すかが分からないため、次々に命令を実行できない課題がある。そのために、次に実行すべき命令が格納されているアドレスを保持しているプログラミングカウンタを用いる必要があると考えられる。作成方法としては、IRのようにレジスタを一つ作成する。そして、実行する命令は外部メモリに連続して保存されているという仮定のもと考えたとき、一つの命令が実行がされたときプログラミングカウンタを1インクリメントする。この命令が実行されたかどうかは今回作成した DONE が true になったときと考えればよさそうである。また、命令MVI のように 2 ワード命令のときは 1 ではなく 2 インクリメントする必要がある。このようにして 1 を作成できると考えた。

5 演習 12

5.2 演習 2

関数を呼び出すコール命令、及びリターン命令を追加する場合プロセッサ内部及び周辺部をどのように拡張する必要があるか検討した。図 112 のように拡張し、スタックポインタを実装する必要があると考えた

コール命令、リターン命令が呼び出されたとき、今まで実行していた命令を一度中断し、新たな命令の実行後元の命令を再度実行する必要がある。そのため、レジスタのの値やプログラミングカウンタの値を退避させる必要必要が生じる。この退避させる領域をスタック領域と読んだとき、スタック領域の先頭番地を示すレジスタを用意しておけば、レジスタの情報を保持しながら新たな実行を命令したあと、再度もとの命令に戻ることができる。以上演習1におけるプログラミングカウンタ (PC) とスタックポインタ (SP) をプロセッサ内部に実装し、外部メモリとつなげたときのブロック図は図 Π のようになると考えられる。まず、IR の入力は外部メモリの命令コードの値が入る。そして、プログラミングカウンタには命令コードのアドレスと結び付けれられる。一方でスタックポインタはスタック領域のアドレスと結び付けられる。スタック領域では後だし先だしに基づき下からスタックを積んでいき、実行を上から行っていく。赤の矢印が下から上に向いているのはそのことを指している。

さらに、図Ⅲについて考察したとき、プロセッサとアドレスのつなぐ線をまとめることができると考えた。今回は外部メモリのアドレス部と値部に分けて考え、アドレスバスとデータバスとしてつなげた。(図 12) 今回は最低限の線でプロセッサと外部メモリをつなげたが、今後拡張するとき線が複雑にならないようすすることができると考えられる。




図 11 演習 2 におけるブロック図

6 考察 13




図 12 演習 2 におけるブロック図

6 考察




図 13 5to1 マルチプレクサ

実習 2 では実習 1 を基に ALU(図 3) を追加した。これはレポート 2 の実習 1 の加減算器 (図 14) の生成の応用で作成することができた。図 14 と図 3 を比べたとき、AddSub が ALU で RegA がレジスタ A で RegS がレジスタ G と対応していることが分かる。Clk やリセット、Mode による加減算の切り替えはそのまま流用することができた。実習 1 と同様にいきなり ALU を作るのは難しそうだが、AddSub だけで動くか試してみ

て、そのうえで必要な部分を流用することで効率よく ALU を作成できたと考えられる。




図 14 加減算器

実習3では各状態に応じた命令を解読し実行するプロセッサを作成したが、これはレポート1の実習3でしたパラメータを用いた状態遷移やこれまで行ってきた順序回路、組み合わせ回路、そしてこれは実習1や実習2で少しずつできるものを拡張して拡張してできた結果である。今回は学生実験ということで講義テキストに基づいて実験を行ったが、何事もいきなり大きいものを作ろうとはせず、細かな部分を先につくり、後から足し合わせることが大事と気付かされた。

ソースコード 4 zissyu1.v

```
module Zissyu1(R0,R1,R2,R3,Din,S,Clk,Res,R0out,R1out,R2out,R3out,Bus);
 1
 2
           input R0,R1,R2,R3;
           input [7:0]Din;
 3
           input [4:0]S;
 4
           input Clk,Res;
 5
           output [7:0]R0out,R1out,R2out,R3out,Bus;
 6
 7
           Reg Reg0(Bus,Clk,R0,Res,R0out);
           Reg Reg1(Bus,Clk,R1,Res,R1out);
 9
           Reg Reg2(Bus,Clk,R2,Res,R2out);
10
           Reg Reg3(Bus,Clk,R3,Res,R3out);
11
           MUX Mux(Clk,R0out,R1out,R2out,R3out,Din,S,Bus);
12
13
   endmodule
14
15
   module Reg(D,Clk,En,Res,Q);
16
17
           input [7:0]D;
           input Clk, En, Res;
18
           output [7:0]Q;
19
           reg [7:0]Q1;
20
```

```
21
22
            always @(posedge Clk)begin
                     if(Res == 0)
23
                              Q1 <= 0;
24
25
                     else
                              if(En == 1)
^{26}
                                       \mathbf{Q}\mathbf{1} <= \mathbf{D};
27
            \quad \text{end} \quad
28
            assign Q = Q1;
29
30
    endmodule
31
    module MUX(Clk,R0,R1,R2,R3,Din,S,Bus);
32
33
            input Clk;
            input [7:0]R0,R1,R2,R3,Din;
34
35
            input [4:0]S;
            output [7:0]Bus;
36
            reg~[7:0] Bus 1;\\
37
38
            always @(posedge Clk)begin
39
                     if(S[0] == 1)
40
                              Bus1 <= R0;
41
                     else if(S[1] == 1)
42
                               Bus1 \leq R1;
43
                     else if(S[2] == 1)
44
                              Bus1 \le R2;
45
46
                     else if(S[3] == 1)
                               Bus1 <= R3;
47
                     else if(S[4] == 1)
48
                              Bus1 \le Din;
49
            \quad \text{end} \quad
50
51
            assign Bus = Bus1;
    endmodule
```

ソースコード 5 zissyu2.v

```
module Zissyu2(R0,R1,R2,R3,EnA,EnG,Mode,Din,S,Clk,Res,R0out,R1out,R2out,R3out,Bus,Sin,Aout,
        Gout, ALUout);
           input R0,R1,R2,R3,EnA,EnG,Mode;
 2
 3
           input [7:0]Din;
 4
           input [5:0]S; //signal of Enable S[] = {R0,R1,R2,R3,Din,G}
           input Clk,Res;
 5
           output [7:0]R0out,R1out,R2out,R3out,Bus,Sin,Aout,Gout,ALUout;
 6
           Reg Reg0(Bus,Clk,R0,Res,R0out);
 8
 9
           Reg Reg1(Bus,Clk,R1,Res,R1out);
           Reg Reg2(Bus,Clk,R2,Res,R2out);
10
           Reg Reg3(Bus,Clk,R3,Res,R3out);
11
           Reg RegA(Bus,Clk,EnA,Res,Aout);
12
           ALU Alu(Mode, Aout, Bus, ALUout);
13
           Reg RegG(ALUout,Clk,EnG,Res,Gout);
14
15
           MUX\ Mux(Clk,S,R0out,R1out,R2out,R3out,Din,Gout,Bus);
16
17
   endmodule
18
   module Reg(D,Clk,En,Res,Q);
19
20
           input [7:0]D;
           input Clk,En,Res;
21
22
           output [7:0]Q;
           reg [7:0]Q1;
23
24
           always @(posedge Clk)begin
25
                   if(Res == 0)
26
                           Q1 <= 0;
27
28
                   else
                           if(En == 1)
29
                                  Q1 \leq D;
30
           end
31
           assign Q = Q1;
32
33
   endmodule
34
   module MUX(Clk,S,R0,R1,R2,R3,Din,Gout,Bus);
35
           input Clk;
36
           input [5:0]S;
37
           input [7:0]R0,R1,R2,R3,Din,Gout;
38
           output [7:0]Bus;
39
           reg [7:0]Bus1;
40
41
           always @(posedge\ Clk)begin
42
                   if(S[0] == 1)
43
                           Bus1 \leq R0;
44
                   else if(S[1] == 1)
45
                           Bus1 \le R1;
46
```

```
else if(S[2] == 1)
47
                             Bus1 \leq R2;
48
                    else if(S[3] == 1)
49
                             Bus1 \leq R3;
50
                    else if(S[4] == 1)
51
                             Bus1 \le Din;
52
                    else if(S[5] == 1)
53
                             Bus1 \le Gout;
54
            end
55
            assign Bus = Bus1;
56
    endmodule
57
58
   module Zenkasan(A,B,Cin,S,Cout);
59
            input A, B, Cin;
60
            output S,Cout;
61
62
            assign S = (A^B)^Cin;
63
            assign Cout = (A\&B)|(B\&Cin)|(Cin\&A);
64
    endmodule
65
66
67
    module ALU(Mode,A,B,Y);
68
            input Mode;
69
            input [7:0]A,B;
70
            output [7:0]Y;
71
72
            wire [7:0]A2,C;
73
            function [7:0]returnA;
74
75
                    input mode;
                    input [7:0]Ain;
76
77
78
                    if(mode == 1)
                             {\rm return} A = ({\rm Ain \hat{\; }8'b11111111}) + 1'b1;
79
80
                    else
                             returnA = Ain;
81
            endfunction
82
83
            assign A2 = returnA(Mode,A);
84
85
            Zenkasan \ zenkasan 0 (A2[0],B[0],0,Y[0],C[0]);
86
            Zenkasan \ zenkasan 1 (A2[1],B[1],C[0],Y[1],C[1]);
87
            Zenkasan zenkasan2(A2[2],B[2],C[1],Y[2],C[2]);
88
            Zenkasan\ zenkasan3(A2[3],B[3],C[2],Y[3],C[3]);
89
            Zenkasan \ zenkasan 4(A2[4],B[4],C[3],Y[4],C[4]);
90
            Zenkasan zenkasan 5(A2[5],B[5],C[4],Y[5],C[5]);
91
            Zenkasan \ zenkasan 6(A2[6],B[6],C[5],Y[6],C[6]);
92
            Zenkasan\ zenkasan7(A2[7],B[7],C[6],Y[7],C[7]);
   endmodule
```

ソースコード 6 zissyu3.v

```
module\ Zissyu3(Din,Clk,Res,Done,Mode,R0,R1,R2,R3,EnA,EnG,EnI,S,R0out,R1out,R2out,R3out,Bus,R2out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3out,R3
                    Aout, Gout, ALUout, IRout, state, opland 1, opland 2, opcode, Rxin, Rxout);
                           input [7:0]Din;
  2
                           input Clk, Res;
  3
  4
                           output Done, Mode; // pulu or minasu
                           output R0,R1,R2,R3,EnA,EnG,EnI; // signal of in
  5
                           output [5:0]S; //signal of out {R0,R1,R2,R3,Din,G}
  6
                           output [7:0]R0out,R1out,R2out,R3out,Bus,Aout,Gout,ALUout;
                           output [6:0]IRout;
  8
  9
                           output [1:0]state,opland1,opland2;
                           output [2:0]opcode;
10
                           output [6:0]Rxin; //RO,R1,R2,R3,EnA,EnG,EnI
11
                           output [5:0] Rxout;
12
13
                           Reg Reg0(Bus,Clk,R0,Res,R0out);
14
15
                           Reg Reg1(Bus,Clk,R1,Res,R1out);
                           Reg Reg2(Bus,Clk,R2,Res,R2out);
16
17
                            Reg Reg3(Bus,Clk,R3,Res,R3out);
                           Reg RegA(Bus,Clk,EnA,Res,Aout);
18
                           ALU Alu(Mode, Aout, Bus, ALUout);
19
20
                           Reg RegG(ALUout,Clk,EnG,Res,Gout);
                           MUX Mux(Clk,S,R0out,R1out,R2out,R3out,Din,Gout,Bus);
21
22
                           IR Ir(Din[6:0],Clk,EnI,Res,IRout);
                            ContorolUnity(Clk,Res,IRout,R0,R1,R2,R3,EnA,EnG,EnI,S,Done,Mode,state,opland1,opland2,
23
                                       opcode,Rxin,Rxout);
24
         endmodule
25
26
27
         module Reg(D,Clk,En,Res,Q);
                           input [7:0]D;
28
                           input Clk, En, Res;
29
                           output [7:0]Q;
30
                           reg [7:0]Q1;
31
32
                           always @(posedge Clk)begin
33
                                               if(Res == 0)
34
                                                                  Q1 <= 0;
35
                                               else
36
                                                                  if(En == 1)
37
                                                                                     Q1 \leq D;
38
                           end
39
40
                           assign Q = Q1;
         endmodule
41
42
        module IR(D,Clk,En,Res,Q);
43
                           input [6:0]D;
44
                           input Clk,En,Res;
```

```
output [6:0]Q;
46
            \mathbf{reg}\ [6:0]\mathbf{Q1};
47
48
            always @(posedge Clk)begin
49
                    if(Res == 0)
50
                            Q1 <= 0;
51
                    else
52
                            if(En == 1)
53
                                    Q1 \leq D;
54
           end
55
            assign Q = Q1;
56
   endmodule
57
58
   module MUX(Clk,S,R0,R1,R2,R3,Din,Gout,Bus);
59
60
           input Clk;
            input [5:0]S;//signal of out {RO,R1,R2,R3,Din,G}
61
            input [7:0]R0,R1,R2,R3,Din,Gout;
62
            output [7:0]Bus;
63
64
            function [7:0] returnBus;
65
                    input [5:0]S;
66
                    input~[7:0] R0, R1, R2, R3, Din, Gout;\\
67
68
                    if(S[0] == 1)
69
                            returnBus = Gout;
70
71
                    else if(S[1] == 1)
                            returnBus = Din;
72
                    else if(S[2] == 1)
73
74
                            returnBus = R3;
                    else if(S[3] == 1)
75
                            returnBus = R2;
76
                    else if(S[4] == 1)
77
                            returnBus = R1;
78
79
                    else if(S[5] == 1)
                            returnBus = R0;
80
            endfunction
81
82
            assign Bus = returnBus(S,R0,R1,R2,R3,Din,Gout);
83
   endmodule
84
85
86
87
88
   module Zenkasan(A,B,Cin,S,Cout);
89
           input A, B, Cin;
90
            output S,Cout;
91
92
            assign S = (A^B)^Cin;
93
            assign Cout = (A\&B)|(B\&Cin)|(Cin\&A);
94
```

```
endmodule
95
96
97
    module ALU(Mode,A,B,Y);
98
            input Mode;
99
            input [7:0]A,B;
100
            output [7:0]Y;
101
            wire [7:0]A2,C;
102
103
            function [7:0]returnA;
104
                    input mode;
105
                    input [7:0]Ain;
106
107
                    if(mode == 1)
108
                            returnA = (Ain^8b111111111) + 1b1;
109
110
                    else
                            returnA = Ain;
111
            endfunction
112
113
            assign A2 = returnA(Mode, A);
114
115
            Zenkasan zenkasan0(A2[0],B[0],0,Y[0],C[0]);
116
            Zenkasan zenkasan1(A2[1],B[1],C[0],Y[1],C[1]);
117
            Zenkasan\ zenkasan2(A2[2],B[2],C[1],Y[2],C[2]);
118
            Zenkasan zenkasan3(A2[3],B[3],C[2],Y[3],C[3]);
119
            Zenkasan zenkasan4(A2[4],B[4],C[3],Y[4],C[4]);
120
            Zenkasan zenkasan 5(A2[5],B[5],C[4],Y[5],C[5]);
121
122
            Zenkasan zenkasan6(A2[6],B[6],C[5],Y[6],C[6]);
            Zenkasan\ zenkasan7(A2[7],B[7],C[6],Y[7],C[7]);
123
    endmodule
124
125
126
127
128
129
    module ContorolUnity(Clk,Rst,Ir,R0,R1,R2,R3,EnA,EnG,EnI,S,Done,Mode,state,num_Ry,num_Rx,
130
         num_Ir,Rxin,Rxout);
            input [6:0]Ir; //instruct register
131
132
            input Clk,Rst;
133
            output R0,R1,R2,R3,EnA,EnG,EnI; //enable of register
134
            output [5:0]S; //RO,R1,R2,R3,Din,G, //signal of multiplexer
135
            output Done;
136
            output Mode;
137
            output [1:0]state;
138
            parameter T0 = 2'b00,
139
                                     T1 = 2'b01,
140
                                     T2 = 2'b10,
141
                                     T3 = 2'b11;
142
```

```
143
            parameter OPNONE = 6'b0000000,
144
                                      OPG = 6'b000001,
145
                                      OPD = 6'b000010,
146
                                      OPR3 = 6'b000100,
147
                                      OPR2 = 6'b001000,
148
                                      OPR1 = 6'b010000,
149
                                      OPR0 = 6'b100000;
150
151
            parameter OPMV = 3'b000,
152
                                      OPMVI = 3'b001,
153
                                      OPADD = 3'b010,
154
155
                                      OPSUB = 3'b011;
156
            reg [1:0] cur_st; //curent state
157
            reg [1:0] cur_code;
158
            reg done;
159
            output [1:0]num_Ry,num_Rx; //opeland
160
            output[2:0]num\_Ir; \ \textit{//opecode}
161
            output [6:0]Rxin; //RO,R1,R2,R3,EnA,EnG,EnI
162
163
            output [5:0] Rxout;
164
            always @(posedge Clk)
165
                    begin
166
                             if(!Rst)
167
168
                                     begin
                                             cur_st \le T0;
169
170
                                             done = 0;
171
                                     end
                            else if(Done)
172
                                     begin
173
174
                                             cur_st \le T0;
                                             done = 0;
175
176
                                     end
                            else
177
                                     begin
178
                                             case(cur\_st)
179
                                                     T0: \operatorname{cur\_st} \le T1;
180
181
                                                     T1: cur_st \ll T2;
                                                     T2: cur_st \ll T3;
182
                                                     T3: cur\_st \le T3;
183
                                                     default: cur_st \ll T0;
184
                                             endcase
185
                                             done = 1;
186
187
                                     end
                    end
188
189
            //renew instruct register when TO
       // Rxin[0] = EnIr(cur_st);
190
191
```

```
//opeland fetch and opecode fetch
192
            assign num_Ry = Ir[1:0];
193
            assign num_Rx = Ir[3:2];
194
            assign num_Ir = Ir[6:4];
195
196
197
            //Decode of instruct
198
199
            assign Rxin = Decoder(cur_st,num_Ir,num_Rx);
    // Rxin[6:1] = Decoder(cur_st,num_Ir,num_Rx);
200
    // (cur_st == T1) ? T1Decode(num_Ir,num_Rx):(
201
    // (cur_st == T2) ? T2Decode(num_Ir,num_Rx):(
202
    // (cur_st == T3) ? T3Decode(num_Ir,num_Rx)));
203
204
            assign Mode = ModeChanger(num_Ir);
205
206
207
            //Generate signal
208
            assign Rxout = Generater(cur_st,num_Ir,num_Rx,num_Ry);
209
    // (cur_st == T1) ? T1Generater(num_Ir,num_Rx,num_Ry):(
210
    // (cur_st == T2) ? T2Generater(num_Ir,num_Ry):(
211
212
    // (cur_st == T3) ? T3Generater(num_Ir,num_Ry)));
213
214
            assign Done = DoneChanger(cur_st,num_Ir,done);
215
216
217
            assign R0 = Rxin[6];
            assign R1 = Rxin[5];
218
            assign R2 = Rxin[4];
219
220
            assign R3 = Rxin[3];
            assign EnA = Rxin[2];
221
            assign EnG = Rxin[1];
222
223
            assign EnI = Rxin[0];
            assign S = Rxout;
224
225
            assign state = cur_st;
226
227
            /*
228
            Decode of signal function__
229
            */
230
231
            function [6:0] Decoder;
232
            input [1:0]cur_st;
233
            input [2:0]num_Ir;
234
            input [1:0]num_Rx;
235
236
            reg decoder1;
            reg [5:0]decoder2;
237
238
                    if(cur_st == T0)
239
                            decoder1 = 1'b1;
240
```

```
else
241
                           decoder1 = 1'b0;
242
243
                   begin
244
                           case(cur_st)
245
                                   T1: decoder2 = T1Decode(num_Ir,num_Rx);
^{246}
                                   T2: decoder2 = T2Decode(num\_Ir,num\_Rx);
247
                                   T3: decoder2 = T3Decode(num_Ir,num_Rx);
248
                                   default: decoder2 = OPNONE;
249
                           endcase
250
251
                   end
252
                   Decoder = \{decoder2, decoder1\};
253
            endfunction
254
255
            function [5:0] T1Decode;
256
                   input [2:0]num_ir1;
257
                   input [1:0]num_rx1;
258
                   reg [5:0] Decode;
259
260
261
                   if(num\_ir1 == OPMV) //mv
                   begin
262
                           case(num_rx1)
263
                                   2'b00: Decode = OPR0;
264
                                   2'b01: Decode = OPR1;
265
266
                                   2'b10: Decode = OPR2;
                                   2'b11: Decode = OPR3;
267
                           endcase
268
269
        Decode =
        (num_rx1 == 2'b00) ? 6'b000100:(
270
         (num_rx1 == 2'b01) ? 6'b001000:(
271
272
         (num_rx1 == 2'b10) ? 6'b010000:(
         (num_rx1 == 2'b11) ? 6'b100000)));
273
274
                   else if(num_ir1 == OPMVI) //mvi
275
276
                   begin
                           case(num\_rx1)
277
                                   2'b00: Decode = OPR0;
278
279
                                   2'b01: Decode = OPR1;
                                   2'b10: Decode = OPR2;
280
                                   2'b11: Decode = OPR3;
281
282
                           endcase
                   end
283
        Decode =
284
285
        (num_rx1 == 2'b00) ? 6'b000100:(
286
        (num_rx1 == 2'b01) ? 6'b001000:(
        (num_rx1 == 2'b10) ? 6'b010000:(
        (num_rx1 == 2'b11) ? 6'b100000)));
288
                   else if(num_ir1 == OPADD) // add
289
```

```
Decode = 6'b000010;
290
                    else if(num_ir1 == OPSUB) //sub
291
                           Decode = 6'b000010;
292
293
                    T1Decode = Decode;
294
295
            endfunction
296
297
298
            function [5:0] T2Decode;
299
                   input [2:0]num_ir2;
300
                   input [1:0]num_rx2;
301
302
                   reg [5:0] Decode;
303
304
                    if(num\_ir2 == OPADD) // add
                           Decode = OPG;
305
                    else if(num_ir2 == OPSUB) //sub
306
                           Decode = OPG;
307
308
                    T2Decode = Decode;
309
310
            endfunction
311
312
            function [5:0] T3Decode;
313
                   input [2:0]num_ir3;
314
315
                   input [1:0]num_rx3;
                   reg [5:0]Decode;
316
317
318
                   if(num\_ir3 == OPADD) // add
                   begin
319
                           case(num_rx3)
320
                                   2'b00: Decode = OPR0;
321
                                   2'b01: Decode = OPR1;
322
                                   2'b10: Decode = OPR2;
323
324
                                   2'b11: Decode = OPR3;
                           endcase
325
326
                   end
        Decode =
327
328
         (num_rx3 == 2'b00) ? 6'b000100:(
        (num_rx3 == 2'b01) ? 6'b001000:(
329
         (num_rx3 == 2'b10) ? 6'b010000:(
330
        (num_rx3 == 2'b11) ? 6'b100000)));
331
                   else if(num_ir3 == OPSUB) //sub
332
                    begin
333
334
                           case(num_rx3)
                                   2'b00: Decode = OPR0;
335
                                   2'b01: Decode = OPR1;
336
                                   2'b10: Decode = OPR2;
337
                                   2'b11: Decode = OPR3;
338
```

```
endcase
339
                    end
340
341
        Decode =
         (num_rx3 == 2'b00) ? 6'b000100:(
342
         (num_rx3 == 2'b01) ? 6'b001000:(
343
         (num_rx3 == 2'b10) ? 6'b010000:(
344
345
         (num_rx3 == 2'b11) ? 6'b100000)));
346
                    T3Decode = Decode;
347
            endfunction
348
349
350
351
352
353
            Genetater of signal function__
354
            */
            function[5:0] Generater;
355
                    input [1:0]cur_st;
356
                    input [2:0]num_Ir;
357
                    input [1:0]num_Rx;
358
359
                    input [1:0]num_Ry;
360
                    begin
361
                            case(cur\_st)
362
                                   T1: Generater = T1Generater(num_Ir,num_Rx,num_Ry);
363
364
                                   T2: Generater = T2Generater(num_Ir,num_Ry);
                                   T3: Generater = T3Generater(num_Ir,num_Ry);
365
366
                                   default: Generater = OPNONE;
367
                            endcase
                    end
368
369
            endfunction
370
371
            function [5:0] T1Generater;
372
                    input [2:0]num_ir;
373
                    input [1:0]num_rx;
374
                    input [1:0]num_ry;
375
                    reg [5:0]Generater;
376
377
                    if(num\_ir == OPMV) //mv
378
379
                    begin
380
                            case(num_ry)
                                   2'b00: Generater = OPR0;
381
                                   2'b01: Generater = OPR1;
382
                                   2'b10: Generater = OPR2;
383
384
                                   2'b11: Generater = OPR3;
385
                            endcase
                    end
386
387 // Generater =
```

```
(num_ry == 2'b00) ? 6'b000100:(
         (num_ry == 2'b01) ? 6'b001000:(
389
         (num_ry == 2'b10) ? 6'b010000:(
390
         (num_ry == 2'b11) ? 6'b100000)));
391
                    else if(num_ir == OPMVI) //mvi
392
                            Generater = OPD;
393
                    else if(num\_ir == OPADD) // add
394
395
                    begin
                            case(num_rx)
396
                                   2'b00: Generater = OPR0;
397
                                   2'b01: Generater = OPR1;
398
                                   2'b10: Generator = OPR2;
399
                                   2'b11: Generator = OPR3;
400
401
                            endcase
                    end
402
403
        Generater =
         (num_rx == 2'b00) ? 6'b000100:(
404
         (num_rx == 2'b01) ? 6'b001000:(
405
406
         (num_rx == 2'b10) ? 6'b010000:(
         (num_rx == 2'b11) ? 6'b100000)));
407
408
                    else if(num_ir == OPSUB) //sub
                    begin
409
410
                            case(num_rx)
                                   2'b00: Generator = OPR0;
411
                                   2'b01: Generater = OPR1;
412
                                   2'b10: Generater = OPR2;
413
                                   2'b11: Generater = OPR3;
414
                            endcase
415
416
                    \quad \text{end} \quad
417
        Generater =
         (num_rx == 2'b00) ? OPR0:(
418
419
         (num_rx == 2'b01) ? 6'b001000:(
         (num_rx == 2'b10) ? 6'b010000:(
420
         (num_rx == 2'b11) ? 6'b100000)));
421
                    T1Generater = Generater;
422
            endfunction
423
424
425
            function [5:0] T2Generater;
426
                    input [2:0]num_ir;
427
                    input [1:0]num_ry;
428
                    reg [5:0]Generater;
429
430
                    if(num\_ir == OPADD) // add
431
432
                    begin
                            case(num\_ry)
433
                                   2'b00: Generater = OPR0;
434
                                   2'b01: Generater = OPR1;
435
                                   2'b10: Generater = OPR2;
436
```

```
2'b11: Generater = OPR3;
437
                            endcase
438
439
                    \quad \text{end} \quad
        Generater =
440
         (num_ry == 2'b00) ? 6'b000100:(
441
         (num_ry == 2'b01) ? 6'b001000:(
442
         (num_ry == 2'b10) ? 6'b010000:(
443
         (num_ry == 2'b11) ? 6'b100000)));
444
                    else if(num_ir == OPSUB) //sub
445
                    begin
446
                            case(num_ry)
447
                                   2'b00: Generator = OPR0;
448
                                   2'b01: Generater = OPR1;
449
                                   2'b10: Generater = OPR2;
450
                                    2'b11: Generator = OPR3;
451
452
                            endcase
                    end
453
        Generater =
454
        (num_ry == 2'b00) ? 6'b000100:(
455
         (num_ry == 2'b01) ? 6'b001000:(
456
457
         (num_ry == 2'b10) ? 6'b010000:(
         (num_ry == 2'b11) ? 6'b100000)));
458
459
                    T2Generater = Generater;
460
461
462
            endfunction
463
464
465
            function [5:0] T3Generater;
                    input [2:0]num_ir;
466
                    input [1:0]num_ry;
467
                    reg [5:0]Generater;
468
469
                    if(num\_ir == OPADD) // add
470
                            Generater = OPG;
471
                    else if(num_ir == OPSUB) //sub
472
                            Generater = OPG;
473
474
475
                    T3Generater = Generater;
476
            endfunction
477
478
479
            function ModeChanger;
480
                    input [2:0]num_ir;
481
                    reg Changer;
482
483
                    if(num\_ir == OPADD) //add
484
                            Changer = 1'b0;
485
```

```
else if(num_ir == OPSUB) //sub
486
                             Changer = 1'b1;
487
488
                    else
                             Changer = 1'b0;
489
490
                    {\bf Mode Changer} = {\bf Changer};
491
            endfunction
492
493
494
            function DoneChanger;
495
                    input [1:0]cur_st;
496
                    input [2:0]num_ir;
497
498
                    input done;
                    reg Changer;
499
500
                    if(done == 0)
501
                             Changer = 0;
502
                    if(cur\_st == T1)
503
                            if(num\_ir == OPMV)
504
                                     Changer = 1;
505
                            else if(num_ir == OPMVI)
506
                                     Changer = 1;
507
                             else
508
                                     Changer = 0;
509
                    else if(cur\_st == T3)
510
                             if(num\_ir == OPADD)
511
                                     Changer = 1;
512
513
                            else if(num_ir == OPSUB)
514
                                     Changer = 1;
                             else
515
                                     Changer = 0;
516
517
                    else
                             Changer = 0;
518
519
                    Done Changer = Changer;
520
            endfunction
521
522
            function EnIr;
523
524
                    input [1:0]cur_st;
                    reg enir;
525
526
                    if(cur_st == T0)
527
                             enir = 1'b1;
528
                    else
529
                             enir = 1'b0;
530
531
                    EnIr = enir;
532
            endfunction
533
534
```