<u>目次</u> 2

# 目次

1	実験の目的	3
2	実験器具及びツール	3
3	実験内容	3
3.1	実習 1	3
3.2	実習 2	3
3.3	実習 3	4
4	実験結果	4
4.1	実習 1	4
4.2	実習 2	7
4.3	実習 3	8
5	演習課題	10
5.1	演習 1	10
5.2	演習 2[1]	11
5.3	演習 3	11
5.4	演習 4 [2]	13
6	考察	14
6.1	実習 1	14
6.2	実習 2 [3]	14
6.3	実習 3	14
6.4	演習1	15
7	ソースコード	16
8	参考文献	24

3 実験内容 3

## 1 実験の目的

ハードウェア記述言語(HDL)を用いて論理回路を設計する手法の収得

## 2 実験器具及びツール

Quartus (Quartus Prime 20.1) Lite Edition

## 3 実験内容

#### 3.1 実習1

8ビット符号付き加減算器をリプルキャリ方式により VerilogHDL で記述した。




図1 加減算器




図2 リプルキャリ加算器

#### 3.2 実習 2

Timing Analyzer を用い、実習 1 で作成した回路が動作可能な最大周波数 fmax を調べた。また回路のどの部分がクリティカルパスになっているかを調べた

#### 3.3 実習3

乗算器を VerilogHDL で記述し、機能シミュレーションにより動作を確認した。また、最大動作周波数 fmax を調べた。




図3 4ビット乗算器のブロック図

## 4 実験結果

#### 4.1 実習1

加減算器の入力部を赤枠、出力部を青枠、そしてモジュールとモジュールの間のワイヤに新に名前づけをした。例えば、RegA と AddSub の間のワイヤを Aout,AddSub と RegOf の間のワイヤを Ofin,AddSub と RegS の間のワイヤを Sin とした。




図4 加減算器

VerilogHDL でコード 5 のように記述した。コード 1 はコード 5 から一部抜粋したものである。図 4 のようにまず、RegA と RegOf,RegS そして AddSub のモジュールのインスタンスをつくった。そして

l 実験結果 5

RegA,RegS,RegOf は Clk の立ち上がり時に Rst が 1 ならば入力されたものに更新されるので D-FF を基に作製した。AddSub については、まず、mode によって加算か減算かを振り分けた。減算の場合、 2 の補数を とり、Aout の入力を負の値として S と加算することで実装した。たとえば、3-2 は 3+(-2) としても変わらな いように負の値を足し合わせることで機能を実現させた。そして、演習 1 で全加算器を作成したがそれらを流用して、リプルキャリ方式の機能を実現させた。最上位ビットで生じたキャリーフラグをオーバーフローとして assign で Of2 に出力させた。

ソースコード 1 実習1の一部抜粋

```
module zissyu1(A, Clk, Rst, Mode, Sin, Aout, S, Of,Ofin,newA,C);
 1
        Reg7 regA(A,Clk,Rst,Aout);
 2
 3
        Reg7 regS(Sin,Clk,Rst,S);
        RegOf regOf(Ofin,Clk,Rst,Of);
 4
        AddSub addsub(Mode, Aout, S, Sin, Ofin, new A, C);
 5
 6
      module \ Reg7(I,Clk,Rst,Q); \ \textit{//D-FF}
 7
            always @(posedge Clk)begin
 8
 9
                     if(Rst)
                              Q1 \ll I;
10
11
                     else
                              Q1 <= 0;
12
13
            end
14
            assign Q = Q1;
     endmodule
15
16
     module Zenkasan(A,B,Cin,S,Cout); //from ensyu1
17
            assign S = (A^B)^Cin;
18
            \operatorname{assign} \, \operatorname{Cout} = (A\&B)|(B\&\operatorname{Cin})|(\operatorname{Cin}\&A);
19
      endmodule
20
21
     module AddSub(Mode,A,B,Y,Of2,A2,C);
22
            function [7:0] return A;
23
24
                     if(mode == 1)
                              returnA = (Ain^8'b111111111) + 1'b1;
25
                     else
26
27
                              returnA = Ain;
            endfunction
28
29
            assign A2 = returnA(Mode, A);
30
            Zenkasan zenkasan0(A2[0],B[0],0,Y[0],C[0]);
31
            Zenkasan zenkasan1(A2[1],B[1],C[0],Y[1],C[1]);
32
33
            Zenkasan\ zenkasan7(A2[7],B[7],C[6],Y[7],C[7]);
34
            assign Of2 = C[7];
35
     endmodule
36
```

まず、Reset を 1,Mode を 0 にしたとき A と S の加算が Clk の立ち上がりタイミングで行われているかテストを行った。Reset 1 なので、Reg に格納される値はリセットされることなく、また Mode も 0 なので、値

はAとSの加算になると予想がたてられる。実際、機能シミュレータの結果は図5のようになった。

実際、Clk の立ち上がりタイミング、6ns,16ns,26ns,36ns では A の値は 1,11,101,111 で、S は 0,1,100,1001 となっていた。16ns の S の値は 6ns 時点の A の値 1 と 6ns 時点の S の値 0 の和 1 のなっている。26ns の S の値は 16ns 時点の A の値 11 と 16ns 時点の S の値 1 の和 100 になっている、36ns の S の値は 26ns 時点の A の値 101 と 26ns 時点の S の値 100 の和 1001 となっていることがわかる。この和の法則は 36ns 以降も成り立っている。このことより、A と S の加算が行わられていることが確かめられた。



図5 実習1における加算確認の結果

次に Reset が機能しているかテストを行った。Reset1 の時は A,S,Of と Clk の立ち上がりタイミングで更新されるが、Reset0 のときは inputA の値に関係なく、clk の立ち上がりタイミングで 0 にリセットされる事が予想される。実際、機能シミュレータの結果は図 6 のようになった。

Reset が 1 の時は図 5 でも確認したように加算が行われていることがわかる。一方で Reset が 0 に 25ns で変化したがそのあとの始めての clk の立ち上がりタイミング 26ns のとき、Aout の値が 0 になっていることが見てわかる。Aout とは図 4 のように RegA から出力される値である。つまり、Reset 0 のときは RegA では出力を0 にする機能が働いていることが分かる。同様にS でも Reset 1 から0 に変わったあと、CLk の立ち上がりタイミング 26ns 時点で0 にリセットされていることがわかる。よって Reset 機能は確かめられた。




図 6 実習 1 における Reset 確認の結果

次に Mode を 1 にし減算ができるか確認をおこなった。Aが 10000101 のとき clk の立ち上がり 6ns において 6newA は 60 から 61111011 になっているこれはAの 62 の補数を表している。そしてこの値が 63 に入り、次の clk の立ち上がりタイミング 64 において 65 はAの二の補数が足されていることが分かる。そして次の clk の立ち上がりタイミングすなわち 65 において 66 はAの二の補数 67 01110111 と 68 の値が足しあわされて 68 11110110 となっている。このとき 69 が 61 となっている。これはAからはいってきた値 611110111 と 68 の値

11110110 が足しあわされたとき最上位ビットの桁が繰り上がっているためだ。よって Model の減算と OF は正しく機能していることがこの結果から分かる。

	Name	Value at	0 ps	10.0 ns	20.0	) ns	30.0 ns	4	0.0 ns	50.0 ns		
	Name	0 ps	Орѕ									
<b>&gt;</b>	> A	B 100001	<u> </u>	10000101			10010101		Х	10000101		
<b>*</b>	Aout	B 000000	00000000		10000101		X	10010101		X 100		
# >	> c	B 000000		00000000	χ ο	1111011	11111110	X	01100011	11111000		
-	Clk	B 1										
-	Mode	B 1										
ut	Of	B 0										
ut	Ofin	B 0										
-	Rst	B 1										
<b>5</b>	> s	B 000000		00000000	χ ο	1111011	11110110	X	01100001	11001100		
5	Sin	B 000000	00000000	01111011	X 1	1110110	01100001	X	11001100	01000111		
5	> newA	B 000000	00000000		01111011		Y	01101011	1	X 011		

図7 実習1における OF と Mode の確認の結果

#### 4.2 実習 2

Timing Analyzer を用い、実習 1 で作成した回路が動作可能な最大周波数 fmax を調べた。また回路のどの部分がクリティカルパスになっているかを調べた

図8は実習2における最大周波数 fmax を示しているように最大周波数は297.09MHz となった。

	Fmax	Restricted Fmax	Clock Name
1	297.09 MHz	297.09 MHz	Clk

図 8 実習 2 における最大周波数 fmax

クリティカルパスは図 9 のようになった。ここから RegA を通って、RegOf を通るまでが最も遅延時間が大きくなるクリティカルパスだと分かる。次に妥当性について考えてみる。遅延時間が最大となるときとはどいうときなのか。そもそも遅延時間は論理素子を通るときに発生する。すなわち論理素子が多いモジュールほど遅延時間が大きくなる傾向になる。今回作成したモジュールは RegA,RegOf,RegS,AddSub である。前者 3 つにおいては基本 D-ff を基にしたものであり出力に入力をつなげるか 0 にリセットするかの単純なものであった。一方 Addsub においては、モジュール内でさらにサブモジュールをインスタンス化をおこなっており、さらに 8 つもインスタンス化をおこなっている。そしてこのサブモジュールも入力を出力するまたは 2 の補数をとる機能をそなえている。そのため、RegA から RegOf の間、すなわち Addsub で遅延時間が最大になると考えられ、この結果は妥当だと言える。




図9 実習2におけるクリティカルパス

#### 4.3 実習3

VerilogHDL でコード 6 のように記述した。 コード 2 はコード 6 から一部抜粋したものである

ソースコード 2 実習 3 の一部抜粋

```
{\it module\ Zissyu3}(X,Y,Clk,Rst,M,Mout,Xout,Min,Yout,cur\_st);\\
 1
            always @(posedge Clk) // set status by parameter
 2
                    else
 3
                            case(cur\_st)
 4
                                    I: cur_st = A0;
 5
                                    A0: cur_st = A1; ...
 6
                                    F: cur_st = F;
 7
     module RegX(I,cur_st,Clk,Rst,Q);
 9
            always @(posedge Clk)begin //shift x depends on status
10
                    if(Rst)begin
11
                            if(cur_st == 3'b000)
12
                                    Q1 \ll I;
13
                            else if(cur_st == 3'b001)
14
                                    Q1 <= (I << 1); ...
15
16
                            else if(cur_st == 3'b100)
                                    Q1 <= (I << 4);
17
18
     module RegY(I,cur_st,Clk,Rst,Q);
19
           always @(posedge Clk)begin //shift y depends on status
20
                            else if(cur_st == 3'b001)
21
                                    Q1 \le (I >> 1); ...
22
23
     module Adder(x,m,y,cur_st,out);
24
           function [7:0]returnOut;
25
                    if(cur_st == 3'b101)
26
                            returnOut = m;
27
                    else
28
29
                            returnOut = m + x*y[0];
           endfunction
30
           assign out = returnOut(cur_st,x,m,y);
31
     endmodule
32
```

まず、状態遷移図にもとづいて、状態を I から F までパラメータを設置した。つづいて、clk の立ち上がりタイミングでそれぞれの状態パラメータを更新させた。F になったときはそれ以降も状態は F になるよう設定した。つづいて、モジュールをインスタンス化した。それぞれ、RegX, RegY, RegM, そして Adder である。それぞれ個別に見ていくと、まず、RegX は状態によってことなるものの、状態が一つ遷移するごとに x を左シフト移動させている。状態 F のときは何も変化させないようにする。同様に RegY は状態に応じて y を右シフトさせている。RegQ は D-ff と同じ働きでポジティブエッジのときにQを更新するようなモジュールになっている。そして最後に Adder は状態が F のときは入力をそのまま出力に返し、それ以外の場合は y

の0要素目とxの掛け合わせを足し合わせる処理を行うことでモジュールを作成させた。

機能シミュレータの結果は図 10 のようになった。まず、入力xは 10 をいれy を 1010 をいれた。このとき  $x^*y=2^*10=20=10100(2)$  となることが予想される。実際結果 M は 10100 となっており正しい結果が出力されていることが分かる。

Mana	Value at	0 ps	80.0 ns	160 <sub>;</sub> 0 ns	240 <sub>i</sub> 0 ns	320 <sub>.</sub> 0 ns	400 <sub>.</sub> 0 ns	480.0 ns	560.0 ns
Name	0 ps	0 ps							
- Clk	B 1	mmm	mmn			mmmm			
<u>₩</u> > M	B 000000	00000001						00010	100
≝ > Min	B 000000	00\0001						000101	00
Mout	B 000000	00000001						00010	100
- Rst	B 1								
> X	B 0010							0010	
> Xout	B 000000	WWW.						00100	000
> Y	B 1010							1010	
> Yout	B 0000	WWW.						000	0
> cur_st	B 000	\$0\1\1\0\						10	1

図 10 実習 3 における 4 ビット乗算の結果




図11 実習3における4ビット乗算の結果

最大周波数は 175.72MHz であった。(図 12)




図 12 実習 3 における最大周波数の結果

RTL の結果は図 13 のようになった。




図 13 実習 3 における RLTViewer の結果

#### 5 演習課題

#### 5.1 演習1

1bit の全加算器を論理ゲートを用いて構成した。表 1 に基づいて出力変数を入力変数の論理式として示し、回路図を作成した。

	入力	出力		
A	В	$C_{in}$	$\mathbf{S}$	$C_{out}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

表 1 1ビット全加算器の真理値表

まず、出力Sについて考える。Cin が0のとき、Aが0かつBが0ならSは0で、Aが1かつBが0または Aが0かつBが1ならSは1。そして、AかつBが1ならSは0となる。すなわち、AとBが同じ値のとき は0で異なるときは1となるからSはAとBの排他的論理和だと分かる。次に、Cin が1の時を考える。Aが 0かつBが0ならSは1で、Aが1かつBが0またはAが0かつBが1ならSは0。そして、AかつBが1ならSは1となる。これは AとBの排他的論理和の結果をCと排他的論和をとった値がSとなることになる。

これを数式にすると以下のようにかける。

$$S = A \oplus B \oplus C_{in} \tag{1}$$

次に Cout について考える。Cout はキャリーフラグを表す。A と B と C のうち 2 つ以上が 1 のとき Cout は 1 となる。つまり、A と B、B と C、C と A の組のうち一つ以上が 1、1 のペアがあると Cout は 1 となる。すなわち、A かつ B、B かつ C、C かつ A の論理和で Cout を判定することができる。これを数式に表すと以下のようになる

$$C_{out} = (A \wedge B) \vee (B \wedge C_{in}) \vee (C_{in} \wedge A)$$
(2)

これらの論理式を踏まえて、回路図を作成した。回路図は以下のようになった.(図 14)




図 14 全加算器の回路図

発展として考察1にHDLで記述を行った。

#### 5.2 演習 2[1]

最大周波数を高める工夫として考える手法を調べた。

- レジスタの層を増やす。(例:A\*B + C\*D を 1clk で処理しているところを A\*B, C\*D の処理を 1clk で処理し、2clk 目で二つを加算する)
- 並列に演算できる部分を切り出す (例: $8'B1010_1010*8'B0101_0101$  を 1010\*0101,1010\*01010 にわけ、次のクリックで足し合わせる)
- ロジックを平坦にする (例: 不要な else if の削除)
- レジスタバランスの機能を使う (例:レジスタの前後にろぎっくを振り分けて動作周波数を上げる。論理合成ツールの最適化オプションで設定する)
- パスの再配置 (例:if 文の優先順位を入れ替えることで動作周波数をあげる。)

#### 5.3 演習3

まず、-2 の掛け算で考えてみる。-2 は 4 ビット符号付き整数のとき 1110 である。-4 は 1100 である。-6 は 1010 である。-2\*3=-6 となるが、-2\*3=-2\*(1+2)=-2+-4=1110(2)+1100(2)=1010(2) となる。このと

き最上位ビットは符号ビットになっており、1で固定されている。つまり、実習3と同様にxは左シフトを行うが、最上位ビットは固定されていることになる。

VerilogHDL でコード 7 のように記述した。

コード3はコード7から一部抜粋したものである

ソースコード 3 実習 3の一部抜粋

```
module RegX(I,cur_st,Clk,Rst,Q);
 1
 2
           always @(posedge Clk)begin
                    if(Rst)begin
 3
                            if(cur_st == 3'b000)
 4
                                    Q1 \ll I;
 5
                            else if(cur_st == 3'b001)begin
 6
                                    Q1 \le (I << 1);
 7
 8
                                    Q1[3] = I[3];
 9
                            else if(cur_st == 3'b010)begin
10
                                    Q1 <= (I << 2);
11
                                    Q1[3] = I[3];
12
13
                            end
                            else if(cur_st == 3'b011)begin
14
                                    Q1 \le (I << 3);
15
                                    Q1[3] = I[3];
16
                            end
17
                            else if(cur_st == 3'b100)begin
18
19
                                    Q1 <= (I << 4);
                                    Q1[3] = I[3];
20
21
                            end
                    end
22
23
                    else
                            Q1 \le I;
24
25
           end
           assign Q = Q1;
26
     endmodule
27
```

実習3からの変更点として、実習3では出力をビット幅8としたが今回はビット幅を今回は4ビットに変更した。また、RegXにおいて、左シフトを実習3のように行ったあと、最上位ビットを入力xの最上位ビットと合わせる処理を追記した。

機能シミュレータの結果は図 15 のようになった。入力 x は 1100 と y は 0011 で出力 M は 1010 となった。これは x\*y=1100\*0011(2)=-2\*3=-6=1010(2) となっており負の乗算結果が正しいことが分かる。




図 15 演習 3 の-2\*3 の結果

次に計算処理の過程を見てみる。まず、 $cur_st$  において状態は c l k の立ち上がりで遷移していることがわかる。次に、Xout は clk の立ち上がりで左シフトを行っている。そして、符号ビットである最上位ビットは常に l に保たれている。Yout は実習 3 同様状態遷移に合わせて右シフトが行われている。そして、Mout では clk の立ち上がりで 1110 が格納され、次の立ち上がりでは xout の 1100 が足しあわされ、1010 が格納されていることが分かる。これらの結果から結果の値だけでなく、出力課程も予想通りの動きになっていることが分かりこの VerilogHDL で実装できたと言える。




図 16 演習 3 の計算過程

#### 5.4 演習 4 [2]

乗数 Y が負のとき、一つの方法として、 Y を 2 の補数をとって正の整数にする。そして、演算結果を 2 の補数をとる。例えば、-2\*-3 のとき、-3=1101(2) を 0011(2) に変換して、演習 3 の回路を使う。結果は-6(1010) となる。ここに 2 の補数をとると 6(0110) となる。

上記の方法と異なる方法としてブースの方法がある。負の乗数Yが

$$\begin{split} Y &= (-2^{n-1}) \times Y_{n-1} + 2^{n-2} \times Y_{n-2} + \ldots + 2^i \times Y_i + \ldots + 2^1 \times Y_1 + 2^0 \times Y_0 \\ &= -s^{n-1} \times (Y_{n-i} - Y_{n-2}) - 2^{n-2} \times (Y_{n-2} - Y_n - 3) - \ldots - 2^i \times (Y_i - Y_{i-1}) - \ldots - 2^1 \times (Y_1 - Y_0) - Y_0 \end{split}$$

と変形できることを利用する。たとえば、 $Y_i-Y_{i-1}$  が 0 のとき、すなわち  $Y_i=0\&\&Y_{i-1}=0$  または  $Y_i=1\&\&Y_{i-1}=1$  のとき Y には  $-2^i$  を加えない。 $Y_i-Y_{i-1}$  が 1 のときすなわち  $Y_i=1\&\&Y_{i-1}=0$  のとき Y に  $-2^i$  を加える。 $Y_i-Y_{i-1}$  が-1 のとき  $Y_i=0\&\&Y_{i-1}=1$  のとき Y に  $2^i$  を加える。

m を被乗数、r を乗数とし、m のビット数を x、r のビット数を y とする。またAの左端に m, Sの左端に-m を格納する。Pの右端には r を格納する。

6 考察 14

P の右端 2 ビットを調べ、もし 01 のとき P + A を計算する。10 のとき P + S を計算する。00 or 11 のときは何もしない。そのあと得られた結果を右に 1 ビットシフトさせる。たとえば、3\*-4 のとき、

- m = 0011, -m = 1101, r = 1100
- $A = 0011\ 0000\ 0$
- $S = 1101\ 0000\ 0$
- $P = 0000 \ 1100 \ 0$

#### となり、

- 1.  $P = 0000\ 1100\ 0$  となり最後の 2 ビットは 00
- 2. P = 0000 0110 0 となり最後の 2 ビットは 00
- $3. P = 0000\ 0011\ 0$  となり最後の 2 ビットは 10
  - $P = P + S = 1101 \ 0011 \ 0$
- 4. P = 1110 1001 1 となり最後の 2 ビットは 11

よって積は1111 0100 となり-12 となる。このようにすると乗算を負の数で計算することができる。

#### 6 考察

#### 6.1 実習 1

実習1では2進数の和を計算する半加算とさらにキャリを考慮する全加算の違いを学んだ。全加算は4bit リプルキャリ加算を利用することで実装できることを学習した。減算の処理も新たに減算のモジュールを作成するのではなく2の補数をとることで加算と同じ処理で計算できることを学んだ。

#### 6.2 実習 2 [3]

実習 2 では not, or, and の回路素子を通過するごとに遅延が生じることを学んだ。もう少しなぜ遅延するのかについて考えてみた。論理回路の場合入力と出力は同じタイミングである。一方現実の回路は電気信号の伝搬であるため出力は必ず入力よりも遅れて現れる。この送れる時間が遅延時間になると考えられている。

#### 6.3 実習3

実習 3 では RTL を生成させた。実際に RegX,RegY,RegM,Adder のモジュールのインスタンスが生成されていることが分かる。そこでこの RTL についてさらに調べてみた。

RTL とは RegisterTransferLevel の略で、HDL で記述した回路を視覚的に表示することができる。そのメリットとして、HDL で記述したコードが期待通りの回路が得られるか、接続に誤りがないかを確認することができる。早い段階で特にシミュレーションを行うことで早期に設計ミスを発見できる利点がある。

6 考察 15

#### 6.4 演習1

演習 1 では論理回路を作成した。せっかくなので HDL で記述することにした。これを VerilogHDL で記述すると以下のようにできると考えた。これを基に実習 1 の加算器を作成した。

ソースコード 4 ensyu1.v

```
module Zissyu1v2(A,B,Cin,S,Cout);
input A, B, Cin;
output S,Cout;

assign S = (A^B)^Cin;

assign Cout = (A&B)|(B&Cin)|(Cin&A);
endmodule
```

ソースコード 5 zissyu1.v

```
module zissyu1(A, Clk, Rst, Mode, Sin, Aout, S, Of,Ofin,newA,C);
 2
       input [7:0]A;
            input Clk,Rst,Mode;
 3
       output [7:0]Sin,Aout,S,newA,C;
 4
            output Of,Ofin;
 5
 6
            Reg7 regA(A,Clk,Rst,Aout);
 7
 8
            Reg7 regS(Sin,Clk,Rst,S);
            RegOf regOf(Ofin,Clk,Rst,Of);
 9
10
            AddSub addsub(Mode, Aout, S, Sin, Ofin, new A, C);
    endmodule
11
12
    module Reg7(I,Clk,Rst,Q);
13
14
            input [7:0]I;
            input Clk,Rst;
15
            output [7:0]Q;
16
            reg [7:0]Q1;
17
18
            always @(posedge Clk)begin
19
                     if(Rst)
20
21
                              Q1 \ll I;
                     \quad \text{else}\quad
^{22}
                              Q1 <= 0;
23
24
            end
            assign Q = Q1;
25
    endmodule
26
27
28
    module RegOf(I,Clk,Rst,Q);
29
            input I;
30
            input Clk,Rst;
31
            output Q;
32
            {\rm reg}~{\rm Q1};
33
34
            always @(posedge Clk)begin
35
                     if(Rst)
36
                              Q1 \ll I;
37
                     \quad \text{else}\quad
38
                              Q1 <= 0;
39
40
            end
            assign Q = Q1;
41
42
    endmodule
43
44 //from ensyu1
```

```
module Zenkasan(A,B,Cin,S,Cout);
45
           input A, B, Cin;
46
           output S,Cout;
47
48
           assign S = (A^B)^Cin;
49
           assign Cout = (A\&B)|(B\&Cin)|(Cin\&A);
50
   endmodule
51
52
53
   module AddSub(Mode,A,B,Y,Of2,A2,C);
54
           input Mode;
55
           input [7:0]A,B;
56
           output [7:0]Y,Of2,A2,C;
57
58
           function [7:0]returnA;
59
                   input mode;
60
                   input [7:0]Ain;
61
62
                   if(mode == 1)
63
                            returnA = (Ain^8'b11111111) + 1'b1;
64
65
                   else
                            returnA = Ain;
66
           endfunction
67
           // if mode = 1 (A change negative)
69
70
           assign A2 = returnA(Mode, A);
71
           Zenkasan zenkasan0(A2[0],B[0],0,Y[0],C[0]);
72
           Zenkasan zenkasan1(A2[1],B[1],C[0],Y[1],C[1]);
73
           Zenkasan\ zenkasan2(A2[2],B[2],C[1],Y[2],C[2]);
74
           Zenkasan zenkasan3(A2[3],B[3],C[2],Y[3],C[3]);
75
           Zenkasan zenkasan4(A2[4],B[4],C[3],Y[4],C[4]);
76
           Zenkasan\ zenkasan5(A2[5],B[5],C[4],Y[5],C[5]);
77
           Zenkasan zenkasan6(A2[6],B[6],C[5],Y[6],C[6]);
78
           Zenkasan\ zenkasan7(A2[7],B[7],C[6],Y[7],C[7]);
79
           assign Of2 = C[7];
80
   endmodule
```

#### ソースコード 6 zissyu3.v

```
module Zissyu3(X,Y,Clk,Rst,M,Mout,Xout,Min,Yout,cur_st);
 2
            input [3:0]X,Y;
            input Clk,Rst;
 3
           output\ [7:0] M, Mout, Xout, Min;
 4
 5
            output [3:0]Yout;
            output reg [2:0] cur_st;
6
            parameter I = 3'b000,
 7
                A0 = 3'b001,
                A1 = 3'b010,
9
10
                A2 = 3'b011,
                A3 = 3'b100,
11
                F = 3'b101;
12
13
            always @(posedge Clk)
14
                    if(!Rst)
15
16
                             \operatorname{cur\_st} \le I;
                    else
17
                             case(cur_st)
18
                                     I: cur_st = A0;
19
                                     A0: cur_st = A1;
20
                                     A1: cur_st = A2;
21
                                     A2: cur_st = A3;
22
23
                                     A3: cur_st = F;
                                     F: cur_st = F;
24
                                     default: cur\_st = I;
25
                    endcase
^{26}
27
            RegX regx(X,cur_st,Clk,Rst,Xout);
28
            RegY regy(Y,cur_st,Clk,Rst,Yout);
29
            Adder adder(Xout,Mout,Yout,cur_st,Min);
30
31
            RegM regm(Min,cur_st,Clk,Rst,Mout);
32
           assign M = Mout;
33
   endmodule
34
35
   module RegX(I,cur_st,Clk,Rst,Q);
36
            input [3:0]I;
37
            input [2:0]cur_st;
38
            input Clk,Rst;
39
            output [7:0]Q;
40
            reg [7:0]Q1;
41
42
            always @(posedge\ Clk)begin
43
                    if(Rst)begin
44
                             if(cur_st == 3'b000)
45
                                     Q1 \ll I;
46
                             else if(cur_st == 3'b001)
47
```

```
Q1 <= (I << 1);
48
                            else if(cur_st == 3'b010)
49
                                     Q1 <= (I << 2);
50
                             else if(cur_st == 3'b011)
51
                                     Q1 <= (I << 3);
52
                             else if(cur_st == 3'b100)
53
                                     Q1 <= (I << 4);
54
55
                    \quad \text{end} \quad
                    else
56
                             Q1 \ll I;
57
            end
58
            assign Q = Q1;
59
   endmodule
60
61
62
   module RegY(I,cur_st,Clk,Rst,Q);
           input [3:0]I;
63
           input [2:0]cur_st;
64
            input Clk,Rst;
65
           output [3:0]Q;
66
            reg [3:0]Q1;
67
68
            always @(posedge\ Clk)begin
69
                    if(Rst) begin
70
                             if(cur_st == 3'b000)
71
                                     Q1 \ll I;
72
73
                             else if(cur_st == 3'b001)
                                     Q1 <= (I >> 1);
74
                             else if(cur_st == 3'b010)
75
76
                                     Q1 <= (I >> 2);
                             else if(cur_st == 3'b011)
77
                                     Q1 <= (I >> 3);
78
                             else if(cur_st == 3'b100)
79
                                     Q1 <= (I >> 4);
80
81
                    end
                    else
82
                             Q1 \ll I;
83
            end
84
            assign Q = Q1;
85
86
   endmodule
87
   module RegM(I,cur_st,Clk,Rst,Q);
88
           input [7:0]I;
89
            input [2:0]cur_st;
90
            input Clk,Rst;
91
           output [7:0]Q;
92
93
            reg [7:0]Q1;
94
            always @(posedge\ Clk)begin
95
                    if(Rst)
96
```

```
Q1 \ll I;
 97
 98
                      \quad \text{else}\quad
                               Q1 <= 0;
 99
100
             \quad \text{end} \quad
101
             assign Q = Q1;
    endmodule
102
103
     module Adder(x,m,y,cur_st,out);
104
             input [7:0]x,m;
105
             input [3:0]y;
106
             input [2:0]cur_st;
107
             output [7:0]out;
108
109
             function [7:0]returnOut;
110
111
                      input cur_st;
                      input [7:0]x,m;
112
                      input [3:0]y;
113
                      if(cur_st == 3'b101)
114
                               returnOut = m;
115
                      else
116
                               returnOut = m + x*y[0];
117
             endfunction
118
119
120
             assign\ out = returnOut(cur\_st,x,m,y);
121
    endmodule
```

#### ソースコード 7 ensyu3.v

```
module Ensyu3(X,Y,Clk,Rst,M,Mout,Xout,Min,Yout,cur_st);
 2
            input [3:0]X,Y;
            input Clk,Rst;
 3
           output\ [3:0]M,Mout,Xout,Min;
 4
 5
            output [3:0]Yout;
            output reg [2:0] cur_st;
6
            parameter I = 3'b000,
 7
                A0 = 3'b001,
                A1 = 3'b010,
9
10
                A2 = 3'b011,
                A3 = 3'b100,
11
                F = 3'b101;
12
13
            always @(posedge Clk)
14
                    if(!Rst)
15
16
                            \operatorname{cur\_st} \le I;
                    else
17
                            case(cur_st)
18
                                     I: cur_st = A0;
19
                                     A0: cur_st = A1;
20
                                     A1: cur_st = A2;
21
                                     A2: cur_st = A3;
22
23
                                     A3: cur_st = F;
                                     F: cur_st = F;
24
                                     default: cur\_st = I;
25
                    endcase
^{26}
27
            RegX regx(X,cur_st,Clk,Rst,Xout);
28
            RegY regy(Y,cur_st,Clk,Rst,Yout);
29
            Adder adder(Xout,Mout,Yout,cur_st,Min);
30
31
            RegM regm(Min,cur_st,Clk,Rst,Mout);
32
           assign M = Mout;
33
   endmodule
34
35
   module RegX(I,cur_st,Clk,Rst,Q);
36
            input [3:0]I;
37
            input [2:0]cur_st;
38
            input Clk,Rst;
39
            output [3:0]Q;
40
            reg [3:0]Q1;
41
42
            always @(posedge\ Clk)begin
43
                    if(Rst)begin
44
                            if(cur_st == 3'b000)
45
                                     Q1 \ll I;
46
                            else if(cur_st == 3'b001)begin
47
```

```
Q1 <= (I << 1);
48
                                    Q1[3] = I[3];
49
50
                            end
                            else if(cur_st == 3'b010)begin
51
                                    Q1 <= (I << 2);
52
                                    Q1[3] = I[3];
53
                            end
54
                            else if(cur_st == 3'b011)begin
55
                                    Q1 <= (I << 3);
56
                                    Q1[3] = I[3];
57
                            end
                            else if(cur_st == 3'b100)begin
59
60
                                    Q1 \le (I << 4);
                                    Q1[3] = I[3];
61
                            end
62
63
                    end
                    else
64
                            Q1 \ll I;
65
66
           end
           assign Q = Q1;
67
68
    endmodule
69
   module RegY(I,cur_st,Clk,Rst,Q);
70
           input [3:0]I;
71
           input [2:0]cur_st;
72
73
           input Clk,Rst;
           output [3:0]Q;
74
           reg [3:0]Q1;
75
76
           always @(posedge Clk)begin
77
                    if(Rst) begin
78
                            if(cur_st == 3'b000)
79
                                    Q1 \ll I;
80
                            else if(cur_st == 3'b001)
81
                                    Q1 \le (I >> 1);
82
                            else if(cur\_st == 3'b010)
83
                                    Q1 <= (I >> 2);
84
                            else if(cur_st == 3'b011)
85
86
                                    Q1 \le (I >> 3);
                            else if(cur_st == 3'b100)
87
                                    Q1 \le (I >> 4);
88
89
                    end
                    else
90
                            Q1 \le I;
91
92
           end
93
           assign Q = Q1;
94
    endmodule
95
   module RegM(I,cur_st,Clk,Rst,Q);
```

```
input [7:0]I;
 97
             input \ [2:0] cur\_st;
 98
             input Clk,Rst;
 99
             output [3:0]Q;
100
101
             reg~[3:0]Q1;
102
             always @(posedge Clk)begin
103
                     if(Rst)
104
                              Q1 \ll I;
105
106
                     else
                              Q1 <= 0;
107
             \quad \text{end} \quad
108
109
             assign Q = Q1;
    endmodule
110
111
    module Adder(x,m,y,cur_st,out);
112
             input [3:0]x,m;
113
             input [3:0]y;
114
             input [2:0]cur_st;
115
             output [3:0]out;
116
117
             function [3:0]returnOut;
118
                     input cur_st;
119
                     input [3:0]x,m;
120
                     input [3:0]y;
121
122
                     if(cur_st == 3'b101)
                              returnOut = m;
123
124
                     else
125
                              returnOut = m + x*y[0];
             endfunction
126
127
128
             assign\ out = returnOut(cur\_st,x,m,y);
129
130
    endmodule
```

参考文献 24

## 8 参考文献

## 参考文献

[1] Advanced FPGA Design, Steve Kilts, FPGA の動作周波数を上げる 5 つの方法

- [2] コンピュータアーキテクチャの基礎, 柴山潔 著, p184 (c) ブースの方法
- [3] https://edn.itmedia.co.jp/edn/articles/1203/01/news156.html 論理回路と実際のデジタル回路の違い、閲覧日:2022 年 10 月 12 日