10: Σχεδίαση και Προσομοίωση Ολοκληρωμένων Συστημάτων με Verilog (II)

Vasileios Tenentes
University of Ioannina

Outline

Παραμετροποιήσιμα Modules Δηλώσεις Συνθήκης Δηλώσεις Επανάληψης Δηλώσεις συνεχούς ανάθεσης Tri-state buffer Tasks/Διεργασίες και functions/συναρτήσεις Παράδειγμα - CPU Write / Read Task Βοηθητικά tasks/functions Single-bit Arithmetic logic unit Παραμετροποιήσιμα Modules

Parameters - Παράμετροι

Χρησιμότητα Παραμέτρων

Η Verilog παρέχει τις παραμέτρους, με την δήλωση **parameter,** που συμπεριφέρονται σαν σταθερές τοπικές μεταβλητές για κάθε ενότητα κώδικα.

Για σχέδια που μπορούν να υλοποιηθούν με την ίδια λογική, αλλά με χρήση διαφορετικού μεγέθους

modules.

```
Παράδειγμα: Ένας counter των N bits.
module counterNBits(clk, vout);
parameter N=8;
input clk;
output [N-1:0] vout;
wire clk;
reg [N-1:0] vout;
always @(posedge clk)
vout<=vout+1;
endmodule
```

RAM
0: 01010101
1: 01010101
2: 01010101
3: 01010101
4:01010101
5:01010101
6:01010101
7:01010101

RAM
000: 01010101
001: 01010101
010: 01010101
011: 01010101
100: 01010101
110: 01010101
111: 01010101

Address: data

2^{addresbits#}

Παράκαμψη Παραμέτρων

Μπορούμε να **παρακάμψουμε** τις προεπιλεγμένες τιμές με την δήλωση **defparam** περνώντας ένα νέο σύνολο παραμέτρων στο instance που έχουμε σκοπό να φτιάξουμε.

```
1 module secret number;
 parameter my_secret = 0;
 4 initial begin
    $display("My secret number is %d", my_secret);
 6 end
  endmodule
10 module defparam_example();
12 defparam vø.my secret = 11;
13 defparam U1.my secret = 22;
14
15 secret number U0();
16 secret number U1();
17
18 endmodule
```

```
RAM_DEPTH = 1 << ADD_WIDTH 0000000000001 000100000000
```

Παράδειγμα: Μια RAM διαφορετικού πλήθους γραμμών και μεγέθους κάθε γραμμής.

Addresswidth=3

Datawidth=8

RAM
000: 01010101
001: 01010101
010: 01010101
011: 01010101
100: 01010101
110: 01010101
111: 01010101

Address: data

RAM_DEPTH

Παράκαμψη παραμετροποίησης πολλών παραμέτρων

Παραμετροποίηση instance με σωστή σειρά

```
module ram_controller ();//Some ports

// Controller Code

ram_sp_sr_sw #(16,8,256) ram(clk,address,data,cs,we,oe);

endmodule
```

Όταν δημιουργείτε περισσότερες από μία παραμέτρους, οι τιμές των παραμέτρων πρέπει να διαβιβάζονται με τη σειρά που δηλώνονται στο module. Το οποίο είναι λίγο κουραστικό και απαιτεί να θυμάσαι τη σειρά. Για τον λόγο αυτό γίνεται και με ανάθεση των παραμέτρων με το όνομά τους:

Παραμετροποίηση instance με τα ονόματα των παραμέτρων

Δηλώσεις Συνθήκης

Συνθήκη if-then-else

```
Syntax: if
if (condition)
 statements;
Syntax : if-else
if (condition)
 statements;
else
 statements;
Syntax : nested if-else-if
if (condition)
 statements;
else if (condition)
 statements;
else
 statements;
```

Παράδειγμα if

```
1 module simple_if();
2
3 reg latch;
4 wire enable,din;
5
6 always @ (enable Or din)
7 if (enable) begin
8 latch <= din;
9 end
10
11 endmodule</pre>
```

Παράδειγμα if-else

```
module if_else();

reg dff;
wire clk,din,reset;

always @ (posedge clk)
if (reset) begin
 dff <= 0;
 end else begin


dff <= din;
end
end
end
end
end</pre>
```

If-else: Σύνθεση με προτεραιότητα

```
module nested if();
                                    <mark>3 reg</mark> [3:0] counter;
                                    4 reg clk,reset,enable, up en, down en;
                                    🔓 always 🥝 (posedge clk)
                                    // If reset is asserted
                                    8 if (reset == 1'bø) begin
                                        counter <= 4'b0000;
                                   10 // If counter is enable and up count is asserted
Παράδειγμα με προτεραιότητα 11 end else if (enable == 1'b1 && up_en == 1'b1) begin
                                        counter <= counter + 1'b1;
                                   # If counter is enable and down count is asserted
                                   14 end else if (enable == 1'b1 && down_en == 1'b1) begin
                                        counter <= counter - 1'b1;
                                   16 // If counting is disabled
                                   17 end else begin
                                        counter <= counter; // Redundant code
                                   19 end
                     To enable==1 && up_en==1
                    υπερισχύει του
                    enable==1 && down en==1
```

If-else: Σύνθεση με παραλληλία

Η παραλληλία είναι επιθυμητή γιατί απαιτεί λιγότερο υλικό και πρέπει να γίνεται όταν ξέρουμε πως κάποιες είσοδοι έχουν αλληλεξάρτηση



Στο παράδειγμα δεξιά, προϋποθέτει ότι τα up_en και το down_en δεν θα έρθουν ποτέ μαζί σε 1. Αλλιώς δύο blocks, αυτό που κάνει πρόσθεση και αυτό που κάνει αφαίρεση, θα οδηγούν ταυτόχρονα τον καταχωρητή counter

Παράδειγμα με παραλληλία

```
module parallel_if();
  reg [3:0] counter;
 4 Wire clk,reset,enable, up en, down en;
  always @ (posedge clk)
  // If reset is asserted
  if (reset == 1'bø) begin
     counter <= 4'b0000;
10 end else begin
    II If counter is enable and up count is mode
    if (enable == 1'b1 && up_en == 1'b1) begin
      counter <= counter + 1'b1;
13
    end
    // If counter is enable and down count is mode
    if (enable == 1'b1 \&\& down en == 1'b1) begin
      counter <= counter - 1'b1;
    end
  end
  endmodule
```

Συνθήκη με περιπτώσεις - Case

Η δήλωση περιπτώσεων (case) συγκρίνει μια έκφραση με μια σειρά περιπτώσεων και εκτελεί κώδικα που αντιστοιχεί στην πρώτη περίπτωση που ταιριάζει:

Υποστηρίζει μεμονωμένες ή πολλαπλές περιπτώσεις.

όταν είναι 0 περνάει το a όταν είναι 1 περνάει το b Ομαδοποιεί πολλές δηλώσεις χρησιμοποιώντας λέξεις-κλειδιά έναρξης και λήξης.

```
Η σύνταξη του case φαίνεται παρακά
case (expression)
S
< case1 > : < statement >
< case2 > : < statement >
default : < statement >
endcase
```

```
Παράδειγμα
     1 module mux (a,b,c,d,sel,y);
     2 input a, b, c, d;
     3 input [1:0] sel;
     4 output y;
                                           b
    6 reg y;
      always @ (a or b or c or d or sel)
      case (sel)
                                            To default
        0: y = a;
                                           εκτελείται όταν
        1: v = b;
        2: y = c;
                                           καμία άλλη
        3: y = d;
                                           περίπτωση δεν
        default : $display("Error in SEL");
                                           ταιριάξει
   15 endcase
      endmodule
```

Π.χ.

Sel για 2 κανάλια φτάνει να είναι 1 b

Συνθήκη με περιπτώσεις - Case


Η δήλωση περιπτώσεων (case) συγκρίνει μια έκφραση με μια σειρά περιπτώσεων και εκτελεί κώδικα που αντιστοιχεί στην πρώτη περίπτωση που ταιριάζει:

Υποστηρίζει μεμονωμένες ή πολλαπλές περιπτώσεις.

Ομαδοποιεί πολλές δηλώσεις χρησιμοποιώντας λέξεις-κλειδιά έναρξης και λήξης.

Η σύνταξη του case φαίνεται παρακάτω: Παράδειγμα case (expression) 1 module mux (a,b,c,d,sel,y); S 2 input a, b, c, d; < case1 > : < statement > 3 input [1:0] sel; 4 output y; < case2 > : < statement > 6 reg y; always @ (a or b or c or d or sel) case (sel) To default 0: y = a;εκτελείται όταν 1: y = b; default : < statement > 2: y = c; καμία άλλη 3: y = d;περίπτωση δεν default : \$display("Error in SEL"); endcase ταιριάξει endcase

Sel για N κανάλια ?? φτάνει να είναι log_2(N) bits Π.χ. για N=4 θέλουμε log_2(4)=2 όταν είναι sel=00 περνάει το a όταν είναι sel=01 περνάει το b όταν είναι sel=10 περνάει το c όταν είναι sel=11 περνάει το d



Πολλαπλές περιπτώσεις χωρίς default

Σε μια περίπτωση μπορούν να συγχωνευθούν πολλές περιπτώσεις που αντιστοιχίζονται για τις οποίες ο ίδιος κώδικας θέλουμε να εκτελεστεί

Παράδειγμα

```
1 module mux_without_default (a,b,c,d,sel,y);
2 input a, b, c, d;
 3 input [1:0] sel;
4 output y;
  reg y;
8 always @ (a or b or c or d or sel)
                                                          Εδώ έχουμε γράψει όλες τις
 9 case (sel)
                                                          περιπτώσεις σε μία περίπτωση
    0: y = a;
                                                          του case χωρίς να κάνουμε
11
    1: y = b;
                                                          χρήση του default
   2: y = c;
13
14
    3: y = d;
    2'bxx,2'bx0,2'bx1,2'b0x,2'b1x,
15
    2'bzz,2'bz0,2'bz1,2'b0z,2'b1z: $display("Error in SEL");
16 endcase
19 endmodule
```

Ειδικές περιπτώσεις case

```
Case με x και z (μη αδιάφορα)

1 module case_xz(enable);
2 input enable;
3
4 always @ (enable)
5 case (enable)
6 1'bz: $display ("enable is floating");
7 1'bx: $display ("enable is unknown");
8 default: $display ("enable is % b",enable);
9 endcase
10
11 endmodule
```

Ειδικές περιπτώσεις casez, casex Παράδειγμα casez (Treats z as don't care)

1??x

```
1 module casez_example();
2 reg [3:0] opcode;
3 reg [1:0] a,b,c;
4 reg [1:0] out;
6 always @ (opcode Or a Or b Or c)
7 Casez (opcode)
     4'b1zzx: begin # Don't care about lower 2:1 bit, bit 0 match with x
9
                out = a;
10
                $\display("@\%0\dns 4\b1zzx is selected, opcode \%b",\$time,\opcode);
     4'601?? : begin
13
                out = b; # bit 1:0 is don't care
14
                $\display("@\%0dns 4'b01?? is selected, opcode \%b",\$time, opcode);
     4'ьюю1?: begin // bit 0 is don't care
17
                out = c:
18
                $display("@%0dns 4'b001? is selected, opcode %b",$time,opcode);
19
              end
     default : begin
21
                $\display("\@\%0\dns default is selected, opcode \%b",\$time,\opcode);
22
              end
23 endcase
25 // Testbench code goes here
26 always #2 a = $random;
27 always #2 ь=$random;
28 always #2 c = $random;
30 initial begin
     opcode = 0;
     #2 opcode = 4'b101x;
     #2 opcode = 4'b0101:
     #2 opcode = 4'b0010;
         opcode = 4'b0000:
     #2 $finish:
37 end
```

39 endmodule

@Ons default is selected, opcode 0000 @2ns 4'b1zzx is selected, opcode 101x @4ns 4'b01?? is selected, opcode 0101 @6ns 4'b001? is selected, opcode 0010 @8ns default is selected, opcode 0000

Παράδειγμα Casex: Treats x and z as don't care.

```
3 reg [1:0] a,b,c;
 4 reg [1:0] out;
<mark>■6 always</mark> @ (opcode or a or b or c)
   casex(opcode)
     4'b1zzx: begin // Don't care 2:0 bits
                out = a:
                $display("@%0dns 4'b1zzx is selected, opcode %b",$time,opcode);
     4'ью1??: begin // bit 1:0 is don't care
                $\text{display("@\%0\dns 4\b01?? is selected, opcode \%b",\text{$\text{time}, opcode});}
               end
     4'ьюю:: begin // bit 0 is don't care
                $\display("@\%0\dns 4\b001? is selected, opcode \%b",\$\time,\opcode);
               end
     default : begin
                $display("@%0dns default is selected, opcode %b",$time,opcode);
               end
23 endcase
25 // Testbench code goes here
   always #2 a = $random;
27 always #2 ь=$random;
28 always #2 c = $random:
30 initial begin
     opcode = 0:
     #2 opcode = 4'b101x;
     #2 opcode = 4'b0101;
     #2 opcode = 4'b0010;
     #2 opcode = 4'b0000;
     #2 $finish:
37 end
39 endmodule
```

1 module casex_example();

2 reg [3:0] opcode;

@Ons default is selected, opcode 0000 @2ns 4'b1zzx is selected, opcode 101x @4ns 4'b01?? is selected, opcode 0101 @6ns 4'b001? is selected, opcode 0010 @8ns default is selected, opcode 0000

Σύγκριση case, casez, casex

```
1 module case compare;
reg sel;
 🏮 initial begin
     #1 $display ("\n
                       Driving 0"):
     sel = 0;
    #1 $display ("\n Driving 1");
    sel = 1:
    #1 $display ("\n Driving x");
    sel = 1'bx;
    #1 $display ("\n Driving z");
    sel = 1'bz;
    #1 $finish
15 end
17 always @ (sel)
18 Case (sel)
    1'ью: $display("Normal: Logic 0 on sel");
    1'ы: $display("Normal: Logic 1 on sel");
    1'bx: $display("Normal: Logic x on sel");
    1'bz: $display("Normal: Logic z on sel");
23 endcase
  always @ (sel)
26 Casex (sel)
    1'ью: $display("CASEX : Logic 0 on sel");
    1'ы: $display("CASEX: Logic 1 on sel");
    1'bx:$display("CASEX:Logic x on sel");
    1'bz: $display("CASEX: Logic z on sel");
   endcase
  always @ (sel)
34 Casez (sel)
    1'ю: $display("CASEZ:Logic 0 on sel");
    1'ы: $display("CASEZ: Logic 1 on sel");
    1'bx: $display("CASEZ: Logic x on sel");
    1'bz: $display("CASEZ: Logic z on sel");
39 endcase
41 endmodule
```

Simulation Output

```
Driving 0
Normal: Logic 0 on sel
CASEX: Logic 0 on sel
CASEZ: Logic 0 on sel
   Driving 1
Normal: Logic 1 on sel-
CASEX: Logic 1 on sel-
CASEZ: Logic 1 on sel
   Driving X
Normal: Logic \times on sel
CASEX: Logic 0 on sel
CASEZ: Logic \times on sel-
   Driving z
Normal: Logic z on sel
CASEX: Logic 0 on sel-
CASEZ: Logic 0 on sel
```

Δηλώσεις Επανάληψης

forever

Ο βρόχος forever εκτελείται συνεχώς. Χρησιμοποιείτε συνήθως σε αρχικά μπλοκ.

σύνταξη: forever <δήλωση>

Πρέπει να είμαστε προσεκτικοί στη δήλωση αυτή, γιατί εάν δεν υπάρχει κάποια δήλωση χρονισμού, η προσομοίωση θα μπορούσε να κολλήσει.

Ο διπλανός κώδικας είναι μια τέτοια εφαρμογή, όπου μια δήλωση χρονισμού περιλαμβάνεται σε μια δήλωση forever.

```
Παράδειγμα – γεννήτρια ρολογιού
```

```
1 module forever_example ();
  reg clk;
  initial begin
     #1 clk = 0;
    forever begin
      #5 clk = !clk;
    end
10 end
11
12 initial begin
    monitor ("Time = %d clk = %b", time, clk);
    #100 $finish;
14
15 end
16
17 endmodule
```

Repeat

Ο επαναληπτικός βρόχος repeat εκτελεί thn <δήλωση> σταθερό <αριθμό> φορές.

σύνταξη: repeat (<αριθμός>) <δήλωση>

Παράδειγμα (αναγνώριση opcode για αριστερή ολίσθηση 8 θέσεων)

```
1 module repeat_example();
2 reg [3:0] opcode;
 3 reg [15:0] data;
 4 reg
              temp;
 <mark>6 always @</mark> (opcode or data)
7 begin
    if (opcode == 10) begin
      // Perform rotate
      repeat (8) begin
         #1 temp = data[15];
         data = data << 1;
        data[0] = temp;
      end
     end
16 end
17 // Simple test code
18 initial begin
     $display (" TEMP DATA");
     $monitor (" %b  %b ",temp, data);
     #1 data = 18'hF0;
      #1 opcode = 10;
      #10 opcode = 0;
      #1 $finish;
25 end
26
27 endmodule
```

While-loop

Ο βρόχος while εκτελείται όσο η <έκφραση> είναι αληθής. Όπως σε κάθε γλώσσα προγραμματισμού.

σύνταξη: while (<έκφραση>) <δήλωση>

Παράδειγμα (εντοπισμός πρώτης τιμής λογικό-`1` σε έναν καταχωρητή των 8 ψηφίων)

```
module while example();
   reg [5:0] loc;
 4 reg [7:0] data;
 6 always @ (data or loc)
 7 begin
     loc = 0;
     // If Data is 0, then loc is 32 (invalid value)
     if (data == 0) begin
       10c = 32;
     end else begin
       while (data[0] == 0) begin
        loc = loc + 1;
         data = data >> 1;
       end
     end
     $display ("DATA = %b LOCATION = %d",data,loc);
19 end
20
21 initial begin
     #1 data = 8'b11;
     #1 data = 8'b100;
     #1 data = 8'b1000;
     #1 data = 8'b1000 0000;
     #1 data = 8'b0;
     #1 $finish;
28 end
30 endmodule
```

for-loop

To for loop, όπως και σε μια γλώσσα προγραμματισμού, εκτελεί μια <αρχική ανάθεση> μία φορά στην αρχή του βρόχου.

Εκτελεί το βρόχο όσο ένα <έκφραση> αξιολογείται ως αληθή.

Εκτελεί μια <εκχώρηση βήματος> στο τέλος κάθε διέλευσης μέσω του βρόχου.

σύνταξη:

for (<αρχική ανάθεση>; <έκφραση>, <βήμα ανάθεση>) <δήλωση>

Σημείωση: στην verilog δεν υπάρχει ο τελεστής ++ όπως στην περίπτωση της γλώσσας C.

Παράδειγμα (μηδενισμός των στοιχείων μιας μνήμης RAM)

```
module for_example();
integer i;
  reg [7:0] ram [0:255];
  initial begin
    for (i = 0; i < 256; i = i + 1) begin
          $display("Address = %g Data = %h",i,ram[i]);
      ram[i] <= 0; // Initialize the RAM with 0
          $display("Address = %g Data = %h",i,ram[i]);
11
    end
        $finish:
13 end
14
15 endmodule
```

RAM

Address : data 00000000: 00000000 00000001: 00000000 00000010: 00000000

11111111: 00000000

Δηλώσεις συνεχούς ανάθεσης

Δηλώσεις συνεχούς ανάθεσης

Μια δήλωση συνεχούς ανάθεσης χρησιμοποιείται για να οδηγήσει Nets/Wires (τύπος καλωδίου δεδομένων). Αποτελούν τις δομικές συνδέσεις.

Χρησιμοποιούνται για μοντελοποίηση buffer τριών καταστάσεων (Tri-State)
Πολύ χρήσιμη δομή όπως θα δούμε για διαύλους επικοινωνίας (Buses)

Μπορούν να χρησιμοποιηθούν για μοντελοποίηση συνδυαστικής λογικής.

Βρίσκονται εκτός των διαδικαστικών μπλοκ (και εκτός από τα always και εκτός από τα initial μπλοκ).

Η συνεχής εκχώρηση αντικαθιστά τυχόν διαδικαστικές αναθέσεις.

Η αριστερή πλευρά μιας συνεχούς ανάθεσης πρέπει να είναι καθαρός τύπος δεδομένων.

σύνταξη: assign (δύναμη, ισχύς) # (καθυστέρηση) net = έκφραση;

Απλή μορφή: assign net = έκφραση;

Παράδειγμα δηλώσεως συνεχούς ανάθεσης – πλήρης αθροιστής

```
module adder_using_assign ();
 2 reg a, b;
  Wire sum, carry;
  assign #5 {carry,sum} = a+b;
7 initial begin
    $monitor ("A = %b B = %b CARRY = %b SUM = %b",a,b,carry,sum);
    #10 a = 0;
    b = 0;
   #10 a = 1;
   #10 b = 1;
   #10 a = 0;
    #10 b = 0;
    #10 $finish;
16 end
18 endmodule
```


Δήλωση συνεχούς ανάθεσης με συνθήκη

Η συνεχής ανάθεση μπορεί να γίνει και υπο συνθήκη σύμφωνα με την

σύνταξη:

assign net = (συνθήκη) ? έκφραση1: έκφραση2;

Στην περίπτωση αυτή, όταν η συνθήκη είναι αληθής τότε γίνεται ανάθεση της έκφρασης 1, αλλιώς γίνεται ανάθεση της έκφρασης 2.




```
Παράδειγμα – tri-state buffer
module tri buf using assign();
reg data_in, enable;
wire pad;
assign pad = (enable) ? 1'bz: data in;
initial begin
 $monitor ("TIME = %g ENABLE = %b DATA : %b PAD %b",
  $time, enable, data in, pad);
 #1 enable = 0;
 #1 data_in = 1;
 #1 enable = 1;
 #1 data in = 0;
 #1 enable = 0;
 #1 $finish;
end
endmodule
```


Tri-state buffer

bus κύκλωμα κύκλωμα В Κύκλωμα

Πίνακας Αληθείας tri-state buffer

Enable	Data	Out				
0 0 1 1	0 1 0 1	0 1 z z	_	Data	Enabl	e Out
z ← undriven line						







Tasks/Διεργασίες και functions/συναρτήσεις

Tasks

Τα tasks θυμίζουν τις ρουτίνες των γλωσσών προγραμματισμού

Οι γραμμές κώδικα περικλείονται στο task. Τα δεδομένα μεταβιβάζονται στο task, το οποίο εκτελεί την επεξεργασία του και επιστρέφει το αποτέλεσμα. Πρέπει να κληθούν με συγκεκριμένα δεδομένα εισόδου/εξόδου. Περιλαμβάνονται στο κύριο σώμα του κώδικα, μπορούν να κληθούν πολλές φορές, μειώνοντας την επανάληψη κώδικα.

Τα tasks ορίζονται στην ενότητα στην οποία χρησιμοποιούνται. Είναι δυνατό να ορίσετε ένα task σε ένα ξεχωριστό αρχείο και να χρησιμοποιήσετε την εντολή μεταγλώττισης include για να συμπεριλάβετε το αρχείο με το task.

ένα task μπορεί να περιλαμβάνει καθυστερήσεις χρονισμού, όπως posedge, negedge, # καθυστέρηση και αναμονή.

ένα task μπορεί να έχει οποιοδήποτε αριθμό εισόδων και εξόδων.

Οι μεταβλητές που δηλώνονται εντός ενός task είναι τοπικές. Η σειρά δήλωσης καθορίζει τον τρόπο με τον οποίο χρησιμοποιούνται οι μεταβλητές που μεταβιβάστηκαν από τον καλούνται.

ένα task μπορεί να οδηγήσει και να δημιουργήσει καθολικές μεταβλητές, όταν δεν χρησιμοποιούνται τοπικές μεταβλητές.

Ένα task μπορεί να καλέσει ένα άλλο task.

Δήλωση Tasks

Ένα task ξεκινά με μια λέξη-κλειδί και τελειώνει με μια λέξη-κλειδί

Οι είσοδοι και οι έξοδοι δηλώνονται μέσα στο task.

Οι τοπικές μεταβλητές δηλώνονται μετά τη δήλωση εισόδων/εξόδων.

Παράδειγμα – task με τοπικές μεταβλητές

```
module simple module with task();
reg in1, out1;
task convert;
input [7:0] temp in;
output [7:0] temp out;
begin
temp out = (9/5) *( temp in + 32)
end
endtask
always
begin
convert(in1 out1);
end
endmodule
```

```
Παράδειγμα – task με global μεταβλητές
          module task global();
          reg [7:0] temp out;
          reg [7:0] temp in;
          task convert;
          begin
           temp out = (9/5) *( temp in + 32);
          end
          endtask
          endmodule
```

Κλήση Tasks

Ας υποθέσουμε ότι το task από το προηγούμενο παράδειγμα αποθηκεύεται σε ένα αρχείο που ονομάζεται mytask.v. Το πλεονέκτημα της κωδικοποίησης μιας εργασίας σε ξεχωριστό αρχείο, είναι ότι μπορεί να χρησιμοποιηθεί σε πολλές ενότητες

```
module task calling (temp a, temp b, temp c, temp d);
input [7:0] temp_a, temp_c;
output [7:0] temp_b, temp_d;
reg [7:0] temp_b, temp_d;
`include "mytask.v"
always @ (temp_a)
begin
 convert (temp a, temp b);
end
always @ (temp_c)
begin
 convert (temp c, temp d);
end
endmodule
```

Παράδειγμα - CPU Write / Read Task

Παρακάτω είναι η κυματομορφή που χρησιμοποιείται για την εγγραφή στη μνήμη και την ανάγνωση από τη μνήμη. Υποθέτουμε ότι υπάρχει ανάγκη χρήσης αυτής της διεπαφής από πολλά κυκλώματα που διαβάζουν και γράφουν στη μνήμ. Γιο το λόγο αυτό γράφουμε την ανάγνωση / εγγραφή ως tasks.

```
Παράδειγμα – Read task
   module bus_wr_rd_task();
   reg clk,rd,wr,ce;
                                               28 // CPU Read Task
                                               29 task cpu_read;
   reg [7:0] addr,data_wr,data_rd;
                                                   input [7:0] address;
 5 red [7:0] read data;
                                                   output [7:0] data;
                                                   beain
   initial begin
                                                     $display ("%g CPU Read task with address: %h", $time, address);
                                                     $display ("%g -> Driving CE, RD and ADDRESS on to bus", $time)
     c1k = 0;
                                                     (posedge clk);
     read data = 0;
                                                     addr = address;
     rd = 0:
                                                     ce = 1;
                                                     rd = 1;
     wr = 0:
                                                     (negedge clk);
     ce = 0;
                                                     data = data rd:
     addr = 0;
                                                     (posedge clk);
     data wr = 0;
                                                     ce = 0;
     data rd = 0;
                                                     rd = 0;
     // Call the write and read tasks here 45
                                                     $display ("%g CPU Read data
                                                                                      : %h", $time, data);
                                                     $display ("========"1:
      #1 cpu write(8'h11,8'hAA);
      #1 cpu read(8'h11,read data);
                                               48 endtask
      #1 cpu write(8'h12,8'hAB);
      #1 cpu read(8'h12,read data);
      #1 cpu_write(8'h13,8'h0A);
      #1 cpu read(8'h13,read data);
                                                  71 // Memory model for checking tasks
      #100 $finish;
                                                  72 req [7:0] mem [0:255];
24 end
                                                  74 always @ (addr or ce or rd or wr or data_wr)
25 // Clock Generator
                                                  75 if (ce) begin
26 always
                                                      if (wr) begin
                                                        mem[addr] = data wr;
      #1 clk = \simclk;
                                                      if (rd) begin
                                                        data rd = mem[addr];
                                                  81
                                                      end
                                                  82 end
```

84 endmodule

Παράδειγμα – write task

```
49 // CU Write Task
50 task cpu_write;
     input [7:0] address;
     input [7:0] data;
     begin
       $display ("%g CPU Write task with address: %h Data: %h",
        $time, address,data);
       $display ("%g -> Driving CE, WR, WR data and ADDRESS on to bus",
       (posedge clk);
       addr = address:
       ce = 1:
      wr = 1:
       data_wr = data;
       (posedge clk);
       $display ("======="):
69 endtask
                                           Simulation Output
```

RAM Address: data 00000000: 00000000 00000001: 00000000 11111111: 00000000

```
1 CPU Write task with address: 11 Data: aa
1 -> Driving CE, WR, WR data and ADDRESS on to bus
4 CPU Read task with address: 11
4 -> Driving CE, RD and ADDRESS on to bus
7 CPU Read data
8 CPU Write task with address: 12 Data: ab
8 -> Driving CE, WR, WR data and ADDRESS on to bus
12 CPU Read task with address: 12
12 -> Driving CE, RD and ADDRESS on to bus
15 CPU Read data
16 CPU Write task with address: 13 Data: 0a
16 -> Driving CE, WR, WR data and ADDRESS on to bus
20 CPU Read task with address: 13
20 -> Driving CE, RD and ADDRESS on to bus
23 CPU Read data
_____
```

Arithmetic logic unit ενός bit

alu1bit

```
module alu1bit(opcode,r1,r2,out);
input [1:0] opcode;
input r1, r2;
output [1:0] out;
wire r1, r2;
reg [1:0] out;
always @ (opcode or r1 or r2)
case(opcode)
 2'b00 : begin // Don't care about lower 2:1 bit, bit 0 match with x
        out = r1&r2;
      end
 2'b01 : begin
        out = r1|r2;
       end
 2'b10: begin // bit 0 is don't care
        out = r1^r2;
       end
 default : begin
        out = r1+r2;
       end
endcase
endmodule
```

Testbench alu1bit

```
module alu1bittb();
reg [1:0] opcode;
reg r1, r2;
wire [1:0] out;
alu1bit aluinst(opcode, r1, r2, out);
// Testbench code goes here
always #2 r1 = $random;
always #2 r2 = $random;
always #2 opcode[0] = $random;
always #2 opcode[1] = $random;
initial begin
 $display("@%0dns default is selected, opcode %b",
$time,opcode);
end
endmodule
```

βοηθητικές συναρτήσεις για αρχεία \$fopen, \$fdisplay, \$fstrobe \$fmonitor and \$fwrite

Με τις παρακάτω εντολές μπορούμε να γράψουμε και να φορτώσουμε αρχεία

\$fopen: ανοίγει ένα αρχείο και επιστρέφει τον file descriptor.

\$fclose: κλείνει ένα αρχείο.

\$fdisplay και \$fwrite γράφουν φορμαρισμένα δεδομένα στο αρχείο. Είναι παρόμοιες μόνο που η \$fdisplay γράφει ένα σύμβολο νέας γραμμής στο τέλος κάθε εγγραφής ενώ η \$write όχι.

\$strobe περιμένει να τελειώσουν όλες οι άλλες πράξεις μέσα στο βήμα χρόνο που εκτελείται και τελευταία γράφει στο αρχείο.

Έτσι για παράδειγμα:

initial #1 a=1; b=0; \$strobe(f, a,b); b=1;

Θα γράψει 1 1 for a and b.

\$fmonitor γράφει στο αρχείο όποτε κάποιο από τα ορίσματα αλλάζει.

Functions / Συναρτήσεις

Μια συνάρτηση Verilog είναι παρόμοια με ένα task, με πολύ μικρές διαφορές, όπως το ότι η συνάρτηση δεν μπορεί να οδηγήσει περισσότερες από μία εξόδους, και δεν μπορεί να περιέχει καθυστερήσεις.

Οι συναρτήσεις ορίζονται στη λειτουργική μονάδα στην οποία χρησιμοποιούνται. Είναι δυνατόν να ορίσετε τις λειτουργίες σε ξεχωριστά αρχεία και να χρησιμοποιήσετε την εντολή include για να συμπεριλάβετε τη συνάρτηση στο αρχείο που δημιουργεί την εργασία.

Οι συναρτήσεις δεν μπορούν να περιλαμβάνουν καθυστερήσεις χρονισμού, όπως posedge, negedge, # delay, πράγμα που σημαίνει ότι οι συναρτήσεις πρέπει να εκτελούνται σε χρονική καθυστέρηση "μηδέν".

Οι συναρτήσεις μπορούν να έχουν οποιοδήποτε αριθμό εισόδων, αλλά μόνο μία έξοδο.

Οι μεταβλητές που δηλώνονται μέσα στη συνάρτηση είναι τοπικές σε αυτήν τη συνάρτηση. Η σειρά δήλωσης εντός της συνάρτησης καθορίζει τον τρόπο με τον οποίο χρησιμοποιούνται οι μεταβλητές που μεταβιβάζονται στη συνάρτηση από τον καλούντα.

Οι συναρτήσεις μπορούν να λαμβάνουν, να οδηγούν και να δημιουργούν καθολικές μεταβλητές, όταν δεν χρησιμοποιούνται τοπικές μεταβλητές. Όταν χρησιμοποιούνται τοπικές μεταβλητές, τότε η έξοδος εκχωρείται μόνο στο τέλος της εκτέλεσης της συνάρτησης.

Οι λειτουργίες μπορούν να καλέσουν άλλες λειτουργίες, αλλά δεν μπορούν να καλέσουν εργασίες.

Παραδείγματα Functions / Συναρτήσεις

```
Παράδειγμα - Δήλωση συνάρτησης
                                                       Παράδειγμα – Κλήση συνάρτησης
                                                      module function_calling(a, b, c, d, e, f);
 module simple function();
 function myfunction;
                                                      input a, b, c, d, e;
 input a, b, c, d;
                                                      output f;
                                                      wire f;
 begin
  myfunction = ((a+b) + (c-d));
                                                      `include "myfunction.v"
 end
                                                      assign f = (myfunction (a,b,c,d)) ? e :0;
 endfunction
 endmodule
                                                      endmodule
```

Βοηθητικά tasks/functions

Βοηθητικά Tasks και Functions

Υπάρχουν διεργασίες/tasks και συναρτήσεις/functions που χρησιμοποιούνται για τη δημιουργία εισόδου και εξόδου κατά την προσομοίωση. Τα ονόματά τους ξεκινούν με το σύμβολο του δολαρίου (\$). Τα εργαλεία σύνθεσης αναλύουν και αγνοούν τις λειτουργίες του συστήματος, και ως εκ τούτου μπορούν να συμπεριληφθούν ακόμη και σε μοντέλα συνθέσιμα.

\$display, \$strobe, \$monitor

Αυτές οι εντολές έχουν την ίδια σύνταξη και εμφανίζουν κείμενο στην οθόνη κατά τη διάρκεια της προσομοίωσης.

Είναι πολύ λιγότερο βολικά από τα εργαλεία εμφάνισης κυματομορφής όπως το GTKWave. ή Undertow ή Debussy. \$display και \$strobe display μία φορά κάθε φορά που εκτελούνται, ενώ το \$ monitor εμφανίζεται κάθε φορά που μία από τις παραμέτρους της αλλάζει. Η διαφορά μεταξύ \$ display και \$ strobe είναι ότι το \$ strobe εμφανίζει τις παραμέτρους στο τέλος της τρέχουσας μονάδας χρόνου προσομοίωσης και όχι ακριβώς όταν εκτελείται.

Η συμβολοσειρά μορφής είναι παρόμοια στο C / C ++ και μπορεί να περιέχει χαρακτήρες μορφής. Οι χαρακτήρες μορφής περιλαμβάνουν:

```
% d (δεκαδικό),
```

% h (δεκαεξαδικό),

% b (δυαδικό),

% c (χαρακτήρας),

% s (συμβολοσειρά) και

% t (χρόνος),

% m (επίπεδο ιεραρχίας).

Τα% 5d,% 5b κ.λπ. θα έδιναν ακριβώς 5 κενά για τον αριθμό αντί για τον απαιτούμενο χώρο. Προσάρτηση b, h, ο στο όνομα της εργασίας για να αλλάξετε την προεπιλεγμένη μορφή σε δυαδικό, οκταδικό ή δεκαεξαδικό.

Σύνταξη \$display, \$strobe, \$monitor

```
$display ("format_string", par_1, par_2, ...);
$strobe ("format_string", par_1, par_2, ...);
$monitor ("format_string", par_1, par_2, ...);
$displayb (as above but defaults to binary..);
$strobeh (as above but defaults to hex..);
$monitoro (as above but defaults to octal..);
```

Και άλλες βοηθητικές συναρτήσεις

\$time, \$stime, \$realtime επιστρέφουν τον τρέχοντα χρόνο προσομοίωσης ως ακέραιος αριθμός 64-bit, ακέραιος αριθμός 32-bit και πραγματικός αριθμός, αντίστοιχα.

Το \$reset επαναφέρει την προσομοίωση στο χρόνο 0;

Το \$stop σταματά τον προσομοιωτή και το θέτει σε διαδραστική λειτουργία όπου ο χρήστης μπορεί να εισάγει εντολές.

Το \$finish τερματίζει την προσομοίωση.

To \$scope, \$showscope (hierarchy_name) ορίζει το τρέχον ιεραρχικό εύρος σε hierarchy_name. Το \$showscopes (n) παραθέτει όλες τις ενότητες, εργασίες και ονόματα μπλοκ στο (και παρακάτω, εάν το n έχει οριστεί σε 1) στο τρέχον πεδίο. Συνεργάζεται με την \$dumpvcd

Το \$random δημιουργεί έναν τυχαίο ακέραιο κάθε φορά που καλείται. Εάν η ακολουθία πρόκειται να επαναληφθεί, την πρώτη φορά που κάποιος επικαλεστεί τυχαία δίνοντάς του ένα αριθμητικό όρισμα (σπόρος). Διαφορετικά, ο σπόρος προέρχεται από το ρολόι του υπολογιστή.

βοηθητικές συναρτήσεις για αρχεία \$fopen, \$fdisplay, \$fstrobe \$fmonitor and \$fwrite

Με τις παρακάτω εντολές μπορούμε να γράψουμε και να φορτώσουμε αρχεία

\$fopen: ανοίγει ένα αρχείο και επιστρέφει τον file descriptor.

\$fclose: κλείνει ένα αρχείο.

\$fdisplay και \$fwrite γράφουν φορμαρισμένα δεδομένα στο αρχείο. Είναι παρόμοιες μόνο που η \$fdisplay γράφει ένα σύμβολο νέας γραμμής στο τέλος κάθε εγγραφής ενώ η \$write όχι.

\$strobe περιμένει να τελειώσουν όλες οι άλλες πράξεις μέσα στο βήμα χρόνο που εκτελείται και τελευταία γράφει στο αρχείο.

Έτσι για παράδειγμα:

initial #1 a=1; b=0; \$strobe("%b %b", a,b); b=1;

Θα γράψει 1 1 for a and b.

\$monitor γράφει στο αρχείο όποτε κάποιο από τα ορίσματα αλλάζει.