基于 AMD FPGA 与 PYNQ 的多通道振动信号实时分析与故障诊断系统

摘要

针对电机、风机、轴承等旋转设备振动分析中的计算负担与本地显示需求，设计并实现基于 ALINX AX7020、AMD Zynq-7020 和 PYNQ 的三通道振动分析系统。PC 网关提供保存的电机振动数据，按逻辑站点封装并通过 Ethernet 传输；板端 PS 使用 Python 完成接收、配置、缓存、分类与页面管理，PL 完成 64 taps 定点 FIR、1024 点 FFT 及频域归约。通过 AXI-Stream、DMA 和连续缓存连接软硬件处理链，分析结果由板卡 HDMI 直接输出，支持 USB 鼠标与板载按键分功能操作。

系统提供数据输入、滤波验证、频谱、特征、诊断、评估、性能和配置八个独立页面。三通道各八帧构成诊断组，拼接 39 维特征并执行 RBF SVM，区分正常、内圈、滚动体、外圈和合成不平衡工况。完整测试集按源文件分成 262 组，PL 与 PS 各有 1 组误分，预测结果全部一致。600 秒板端文件节拍验证完成 1758 组，记录的截止期遗漏和最大队列积压均为零。

本作品已经完成存储数据输入到板端硬件计算和 HDMI 本地显示的闭环。当前未接入现场传感器或 ADC；正常类第三通道为派生输入，不平衡为合成验证工况，实验结论不延伸为现场早期退化检测或跨设备泛化能力。

关键词　FPGA 硬件加速　PYNQ Overlay　振动分析　故障识别

第一部分　作品概述

1.1 功能与特性

系统从 PC 保存的数据集或板端 NPZ 文件读入三通道 int16 振动帧，完成 FIR 滤波、FFT、统计与频域特征、八帧组分类，并显示类别、投票证据及关键频谱。PC 可选择 HDMI 显示站点；板端支持暂停刷新、冻结缓存帧、恢复最新结果及 JSON 导出。八个页面独立展示各项功能，PC 用于配置、传输和调试，主要分析结果在板卡直连的 HDMI 屏幕呈现。

1.2 应用领域

面向旋转机械状态监测的边缘分析节点、教学实验和存储振动数据验证场景。逻辑站点表示不同输入来源，便于验证多源汇聚和本地诊断流程，并不表示已经部署多个现场电机。当前以公开轴承采集记录和合成信号验证算法与硬件接口；现场应用还需要实际传感器、同步 ADC、标定和跨工况测试。

1.3 主要技术特点

采用 PS 与 PL 分工：PS 处理协议、缓存、包络谱和 SVM，PL 执行定点 FIR、FFT 与统计归约。三通道时分复用同一计算链，FIR taps 展开并行，核心循环以 II=1 为 HLS 目标；不将其表述为三条独立通道并行。数据以 AXI-Stream 传输，系数及特征通过 AXI-Lite 访问，DMA 负责 DDR 与 PL 之间的搬运。HDMI 链采用显式 BGRX32 配置，避免依赖上次运行的颜色状态。

1.4 主要性能指标

指标	结果
通道与输入	3 通道；12 kHz；1024 点；int16 / Q1.15
滤波与变换	64 taps FIR；1024 点 FFT；512 bin 输出
完整集识别	262 组；1 组误分；PL/PS 262 组一致
连续节拍验证	600 s；1758 组；遗漏 0；积压 0
资源与时序	14352 LUT；20764 FF；94 DSP；8 BRAM
计算时钟	100 MHz；WNS +0.453 ns

1.5 主要创新点

一是将可重载定点 FIR、FFT 与频域归约封装为统一 PYNQ Overlay 接口；二是以带校验的站点帧协议连接 PC 网关和板端缓存；三是提供同任务 PL/PS 测量与 HDMI 分功能交互，形成可复核的软硬件验证流程。

1.6 设计流程

明确输入与展示目标，建立 Python 参考；核对原始采样率、源文件划分并训练模型；实现 HLS、DMA 和寄存器接口；重建 Overlay 并上板校验；完成网关、HDMI、鼠标按键和结果导出；最后保存分类、性能、资源和连续节拍记录。

性能指标的证据口径：分类与 600 秒实验来自绑定当前比特流的板级验收；界面短基准随现场调度变化，不能用单次显示值代替所有环境下的保证。

第二部分　系统组成及功能说明

2.1 整体介绍




图 1　整体架构与数据流　实线为已实现的传输与处理路径

PC 保存数据集并封装三通道帧，PS 接收后按站点保存最近 16 帧。当前选择的站点决定 HDMI 所查看的输入来源；八帧组送入硬件特征链与 PS 分类器。计算结果经状态对象交给绘图线程，由 VDMA 输出到屏幕。配置和诊断结果可以保存为板端 JSON 文件。

数据输入模块目前实现的是保存数据的输入与传输接口。未来可由传感器和 ADC 采集端提供同形状、同采样率的帧，但还需要前端驱动、同步、标定及真实性验证，不能仅凭协议兼容就认为现场采集已经完成。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

硬件平台采用 ALINX AX7020，器件为 xc7z020clg400-2。板卡连接电源、Ethernet、HDMI 显示器和 USB HOST 鼠标接收器；板载 PL KEY1–4 用于翻页和页面动作。PS 承担 Linux/PYNQ 运行环境，PL 中包括振动加速链与视频输出链。




图 2　AX7020 开发板实物　用户原始照片裁去外围背景

2.2.2 机械设计介绍

作品使用现成开发板和显示器，没有定制机械结构、电机试验台或传感器安装夹具。现阶段机械装配是固定板卡、布线并避免线缆牵拉，未提交不存在的 CAD 或加工成果。

2.2.3 电路与可编程逻辑模块

未自行制作 PCB；外部接口沿用开发板电路。自定义内容集中于 PL 逻辑、IP 连接、视频适配和驱动。下页给出计算链与关键接口，区分自主模块、AMD IP 和板卡参考设计。




图 3　振动 PL 计算链及 AXI-Lite 控制关系

vib_pre 读取 1024 个 16 位样本，在原始输入上累计平方、四次方和峰值；64 taps FIR 采用转置结构、完全展开 tap 累加单元，输出实部为 16 位、虚部为零的复数流。FIR 使用逐帧零初始状态，本文不把它描述为跨帧保持状态的连续卷积。

AMD FFT IP 执行 1024 点定点变换。vib_post 读取完整输出，回传索引 0–511 的功率谱，对非直流频点进行频带、主峰与谱质心分子归约，后半共轭镜像直接丢弃。DDR 输入缓冲为 2048 字节，输出功率谱缓冲同为 2048 字节。

接口	关键约定
AXI-Stream	输入 int16；FFT 输入/输出为 32 位复数打包；帧尾必须有 TLAST
FIR 系数	64 个 int16；每个 AXI-Lite 字打包两个系数，共 32 次写入
特征结果	64 位统计量分两次 32 位寄存器读取；PS 再做开方与归一化
硬件复用	DE、FE、BA 顺序调度同一链路；不创建三份独立 FFT

2.2.4 DMA 驱动与错误处理

驱动先复制输入到连续内存，启动前后处理 IP，再挂接接收 DMA，最后启动发送。轮询 DMA 状态并设置两秒超时，完成后执行 PYNQ wait 以保留缓冲区同步，再确认 IP 结果有效。DMA 错误或超时抛出异常，避免界面无限等待。

模块	偏移	用途
vib_pre	0x00	启停控制
vib_pre	0x10 / 0x28 / 0x40	平方和 / 四次方和 / 峰值
vib_pre	0x80 起	64 个 FIR 系数的 32 个打包字
vib_post	0x10	非直流总功率
vib_post	0x28–0xA0	六个频带功率
vib_post	0xB8 / 0xD0 / 0xE8	质心分子 / 峰值功率 / 主峰 bin

2.2.5 视频链路与时序

HDMI 页面由 PS 的 Pillow 绘制，经连续帧缓冲和 AXI VDMA 送入视频链。显式配置 32 位 BGRX、像素解包 mode=1 和恒等颜色矩阵，解决重启后颜色顺序漂移。绘图保留 4% 安全边距；1280×720 为板端页面源分辨率，提交视频的 1920×1080 是相机与剪辑导出分辨率，两者不混同。

Vivado 2024.2 路由报告对应当前比特流，计算时钟为 100 MHz。WNS 为 +0.453 ns、WHS 为 +0.031 ns。该结论仅覆盖已约束路径，不等于已经通过外部测量仪器验证全部接口的电气与时序裕量。

2.3 软件系统介绍

2.3.1 软件整体介绍




图 4　网关接收、单计算工作线程与 HDMI 显示的关系

PC 端使用 tkinter 和 NumPy 提供文件选择、连接测试、发送控制与站点选择；三路预览用于调试。PS 端将事件处理、计算任务和绘图分离。硬件访问由单工作线程串行执行，减少多个任务争抢 DMA 的风险；翻页通过取消标志和 generation 丢弃过期任务结果。

文件	主要职责
pc_gateway_gui.py	上位机配置、发送、站点选择与调试预览
gateway_protocol.py	VIB1 协议、CRC 校验、TCP 接收与按站点缓存
app.py / pages.py	交互、任务调度、八个功能页面与 JSON 导出
engine.py / vib_driver.py	分析任务、连续内存、DMA、寄存器读写
diagnosis.py / signal_quality.py	39 维特征、纯 NumPy SVM 与输入质量检查

2.3.2 软件模块和输入输出

VIB1 帧由网络字节序头部、UTF-8 站点名、小端 int16 通道数据和 CRC32 组成。数据形状为 (3,1024)，采样率为 12000 Hz。控制包用于选择 HDMI 跟随的站点；接收缓存独立于显示冻结状态，PC 可继续发送。缓存上限 16 帧，旧帧会被覆盖，因而此缓存不是长期无损数据归档。

函数或流程	输入	输出
pack_frame / recv_frame	站点、序号、时间戳、三通道帧	校验后的帧字典
snapshot	站点及缓存偏移	选中帧和历史帧
run_frame	1024 个 int16 样本	512 点功率谱及统计特征
live_diagnosis_job	至少八个同站点帧	类别、投票、三通道特征
accuracy_job	带标签且按源分组的数据	混淆矩阵、误分记录、PL/PS 对照
performance_job	同一批帧与诊断组	耗时、加速比和单帧吞吐

网关模式下进入故障识别页自动连续诊断；同一站点不足八帧时等待，不误当成算法异常停播。KEY4 暂停或恢复，KEY3 冻结并查看缓存；KEY4 解除冻结后回到最新结果。其他功能保留独立页面，评估和性能测试由使用者主动启动。

最终提交程序将板端与 PC 的默认输入设为 dataset_test_3ch.npz，启动评估时即使用完整集；demo_set.npz 保留作快速演示子集。默认值与打包路径修正已在本机检查，本次整理时板卡未连通，未将它计为新增板级实测。

2.3.3 特征构造与分类




图 5　三通道八帧组的质量检查、特征融合与分类

每通道形成 13 维：六个频带能量占比、对数均方值、峭度、归一化主峰、归一化谱质心，共 10 维；再由 PS 补充内圈、外圈和滚动体相关的三项包络谱分数。三通道拼接为 39 维，使用训练集拟合的标准化参数与 RBF SVM。页面另外显示峰值幅值，但峰值幅值不是该 39 维向量中的独立分量。

包络谱在 PS 上执行同系数 FIR、2.5–4.5 kHz 理想带通、解析信号包络、去均值和 Hann 窗，再在固定转频假设附近提取分数。转频约 29 Hz 是本验证条件，不是在线测速结果；现场变转速诊断需补转速输入或阶次跟踪。

五类 SVM 采用一对一投票。界面显示获胜类的胜出场数，例如 4/4，属于投票证据，不是校准概率。质量检查会拦截低交流幅值、恒值、削顶或错误类型；低票可拒判。这些机制不能代替未知故障识别或分布外检测。

2.3.4 数据处理与复现

原始数据来自 CWRU 轴承记录。正常文件 97–100 的原始采样率为 48 kHz，使用抗混叠降采样统一到 12 kHz；故障文件使用原始 12 kHz 数据。帧长 1024、步长 512，窗口重叠 50%。以实际源文件和负载分开训练测试，而非随机打散重叠窗口。

训练集为 771 个八帧组，完整测试集含 2132 帧，按同源连续边界形成 262 组，尾部 36 帧不跨源拼组。标准化和量化尺度由训练集确定。演示集 240 帧、30 组来自测试片段子集，不是新增独立验证；262 组也不等于 262 台电机或独立设备。

正常记录缺少 BA，第三路由 DE 移位派生；三种轴承故障采用人工加工缺陷记录；不平衡由固定随机种子合成。当前数据不提供自然早期退化、现场 ADC 同步或跨设备泛化证据。相同划分下，DE/FE 两通道和三通道对照均为 261/262，不能宣称第三通道已提高识别精度。

2.3.5 工程重建与运行

板端使用 PYNQ 2.4 兼容驱动、NumPy 与 Pillow；训练在 PC 执行，板端推理不依赖 scikit-learn。源码包包含训练脚本、固定源文件清单、HLS C/C++、Vivado Tcl、bit/hwh/tcl、预导出 IP 和自检脚本。通过 deployment/install.sh 安装开机服务，运行前会备份旧安装。

硬件以 Vivado/Vitis HLS 2024.2 重建五个自定义核。构建脚本拆分工程生成和实现过程，并保留失败与修复日志。模型、完整数据集和比特流的 SHA256 写入验收记录；重新构建产生的新二进制应重新检查资源、时序、接口和板级结果。

第三部分　完成情况及性能参数

3.1 整体介绍



图 6　系统实物全景　成片 00:06 原始截帧



图 7　运行状态与接线侧视　成片 00:11 原始截帧

实物由 PC、AX7020、HDMI 屏幕、鼠标和连接线组成。以上两图为实际成片截帧，不是渲染效果图，也不是额外拍摄的严格 45°机位。当前没有电机、传感器或 ADC 实物，照片不据此作现场采集证明。

3.2 工程成果

3.2.1 机械与电路成果

已完成现成开发板、网口、视频输出与人机输入的系统集成，未设计定制机械件或 PCB。硬件成果体现为可加载 Overlay、可重建工程、接口驱动和实物运行链路，不能把开发板厂商电路当作自主 PCB 设计。

3.2.2 软件界面与功能成果




图 8 数据输入页 三通道波形及网关站点 成片截帧



图 9 FIR 页 输入与滤波频谱对比 成片截帧

FIR 时域对比波形采用 PS 定点参考，旁路与滤波两条频谱均来自 PL 加 DMA 回传。界面同时标注两者，防止把软件参考波形误认为已直接回传的硬件时域流。




图 10　FFT 页　三通道功率谱、主峰和谱质心　成片截帧



图 11　特征页　时域统计与频带能量　成片截帧

三路频谱与统计特征独立显示，支持缓存帧复查。绘图保留窄谱峰并对近等高峰提示歧义；该提示帮助解释定点谱峰排序变化，不额外给出故障概率。

3.2.3 诊断与数据管理

诊断结果包括类别、投票证据、三通道特征和组耗时；系统配置页可导出当前诊断及测试结果。网关实时处理与完整带标签集评估属于不同用途，未将无标签网关输入直接计入识别准确率。




图 12　故障识别页　八帧组、类别与投票证据　成片截帧



图 13　本地导出完成提示　成片截帧

已验证的本地输出包括页面显示和 evidence/export_latest.json。PC 不承担主要诊断结果显示；传感器真实接入需要另行完成采集前端与标定，当前保留帧接口作为扩展边界。

3.3 特性成果与量化指标

3.3.1 识别结果与误分记录




图 14　完整测试最终结果　1 组误分与 PL/PS 一致性　成片 02:06 截帧

真实类别	正常	内圈	滚动体	外圈	不平衡
正常	29	0	0	0	0
内圈	0	58	0	0	0
滚动体	0	1	57	0	0
外圈	0	0	0	58	0
不平衡	0	0	0	0	59

PL 与 PS 两条路径均为 262 组中误分 1 组，误分为滚动体被判作内圈；全部 262 组的预测相同。PL/PS 一致性说明两条实现得到相同类别，不等于模型在现场的识别准确率或真实传感器系统精度。保留全部误分，没有人为改低或调高统计结果。

3.3.2 页面短基准与验收基准




图 15 成片性能页实测 单帧 1.95×、组诊断 1.35×

口径	任务	PL	PS	加速比
成片短基准	单帧特征	1675.3 µs	3262.9 µs	1.95×
成片短基准	八帧组诊断	133.1 ms	179.3 ms	1.35×
验收 P50	单帧特征	1.1541 ms	2.9998 ms	2.60×
验收 P50	八帧组诊断	128.6635 ms	172.9417 ms	1.34×

页面短基准预热后，以 40 个单帧和 5 个诊断组各测三轮，再对轮均值取中位数；验收则统计逐次样本的 P50，分别有 120 次单帧、30 次组诊断。二者记录时间和统计口径不同，应分别引用。

加速比为 PS 耗时除以 PL 耗时；单帧吞吐为 1024 除以单帧耗时。成片值约为 PL 611 kSample/s、PS 314 kSample/s，是处理能力换算，不是 ADC 采样率、网口带宽或 HDMI 帧率。PL 时间含 DMA、驱动和结果转换；组诊断还含 PS 包络与 SVM，不含 HDMI 绘图。

3.3.3 长期节拍与实时性范围

连续验证项目	验收记录
请求 / 实测时长	600.0 s / 600.0188 s
节拍 / 组数	341.333 ms / 1758 组
截止期遗漏 / 最大积压	0 次 / 0 组
响应 P50 / P95 / P99	129.449 / 136.974 / 162.121 ms
最慢响应	313.716 ms
验证范围	板端 DDR 文件节拍回放；不含现场 ADC 生产者

帧长 1024、步长 512 时，单帧跨度 85.33 ms，帧间隔 42.67 ms；八个 hop 对应 341.33 ms。首次收集八个重叠窗口需要约 384 ms。长期测试按上述节拍处理文件，不证明每隔 42.67 ms 就能重新处理完整八帧组，也不证明 TCP 接收与 HDMI 绘制全链路在任意负载下均不丢帧。

3.3.4 资源、定点误差与鲁棒性

项目	实测或报告结果
FPGA 资源	LUT 14352/53200；FF 20764/106400；DSP 94/220；BRAM 8/140
时序	100 MHz；WNS +0.453 ns；WHS +0.031 ns
双频高频能量抑制	验收约 42.91 dB；成片随验证相位显示约 42.7 dB
频带占比 L1 最大差	0.03091
谱质心最大差	18.86 Hz
主峰最大差	2871.09 Hz；近等高谱峰会交换排序
鲁棒性抽样	干净/噪声条件各误分 1 组；增益翻倍误分或拒判 4 组，其中拒判 3 组

主峰误差未被隐藏为始终一个 bin 内；界面保留近等高谱峰歧义提示。这些有限样本不作为通用鲁棒性结论。

第四部分　总结

4.1 可扩展之处

后续可增加实际振动传感器、同步 ADC 和转速输入，实现标定后的现场采集；可引入有退化过程的小缺陷数据，评价误报、漏报和跨设备泛化；在资源允许时尝试多 DMA 或多条通道链路，比较资源与吞吐；对连续帧补充跨帧 FIR 状态管理、窗口处理、输入队列与丢帧统计，进一步建立完整实时预算。上述为扩展方向，不列入当前已完成功能。

4.2 心得体会

实现过程中，接口正确性往往比增加算法复杂度更影响可用性。早期 HDMI 无信号与偏色通过参考示例对照、像素解包和显式颜色矩阵定位；因此把显示初始化固化到代码，避免重启依赖临时配置。DMA 帧尾、寄存器位宽和缓冲同步同样必须和软件契约一致。

数据核对改变了实验结论。发现正常记录原始采样率与故障记录不一致后，重新做抗混叠降采样、模型训练及完整板级验收。按源文件而非随机窗口划分，披露正常 BA 派生与合成不平衡，保留滚动体误分，避免把演示子集或 PL/PS 一致当作新增精度证据。

使用 AI 辅助代码、文档与调试，需要保留需求纠正、失败案例和实际运行证据。人负责实物连接、需求选择、拍摄和结果复核；可恢复的协作节选随代码提供，不编造未恢复的早期记录。最后将计算耗时、网关节拍和 HDMI 刷新分开说明，使作品展示、程序行为和报告指标互相对应。

第五部分　参考文献

[1] CWRU Bearing Data Center. Apparatus and Procedures[EB/OL]. https://engineering.case.edu/bearingdatacenter/apparatus-and-procedures.

[2] SMITH W A, RANDALL R B. Rolling element bearing diagnostics using the Case Western Reserve University data: A benchmark study[J]. Mechanical Systems and Signal Processing, 2015, 64-65: 100-131. DOI: 10.1016/j.ymssp.2015.04.021.

[3] AMD. Fast Fourier Transform LogiCORE IP Product Guide PG109[EB/OL]. https://docs.amd.com/r/en-US/pg109-xfft.

[4] PYNQ Project. PYNQ v2.4 DMA Documentation[EB/OL]. https://pynq.readthedocs.io/en/v2.4/pynq_libraries/dma.html.

[5] Xilinx PYNQ Project. Python Productivity for Zynq and BSD 3-Clause License[EB/OL]. https://github.com/Xilinx/PYNQ.

[6] ALINX. AX7020 board resources[EB/OL]. https://www.alinx.com/. Board pin configuration and PS preset are retained in the submitted hardware project.

附件对应关系

全部代码中的 evidence/qualification_corrected_20261023 保存验收 summary、逐组分类、连续节拍和误差记录；hardware/reports 保存资源及时序报告；data/raw_manifest.json 和 training/ 保存数据来源与训练复现；report/ 保存技术报告与可恢复的 AI 协作记录。

本文中的系统照片和页面照片来自用户提供的原始板卡照片及已完成视频截帧。绘制框图用于解释实际代码和连接关系，与实拍照片分别标注；未用生成图片替代硬件成果。

附录 A 优化前后对照

本附录按 AMD 指南 3.3.5 补充优化、协作和复现证据。数值均引用已保存记录，本轮整理未新增板测。

A.1 同输入的软件优化

优化前重复计算各分类器的 RBF 核；优化后只计算一次全部核值，供十个判决复用，并缓存包络分析的频率索引、解析掩码及 Hann 窗。同一批 40 个 39 维向量在 ARM 板端交替次序测量三轮，每版共 120 次。

对照项目	优化前	优化后
SVM 推理中位耗时	8.3246 ms	5.8087 ms
相对速度	1.00	1.43 倍
类别与投票一致性	基线	120 次对照不变
测量范围	分类器	分类器；不含 FIR/FFT/包络

逐次记录见 evidence/software_optimization.json。此优化不改变 PL；分类器加速比不等于完整诊断加速比，旧数据等价回归也不替代修正后 262 组的评估。

A.2 硬件重建的资源对照

两版计算时钟均为 100 MHz；当前 WNS +0.453 ns、WHS +0.031 ns。

指标	历史构建	本次源码重建
LUT	14495	14352
FF	20612	20764
DSP / BRAM	94 / 8	94 / 8

LUT 减少 143、FF 增加 152，仅说明版本差异。当前 bit、资源及板测哈希见 resources.json 和重建记录。

附录 B 大模型协作与纠错记录

协作工具为 Codex，具体底层模型版本未核验。report/ai_dialogue.jsonl 保存本次可恢复会话的可见用户与助手消息，report/ai_dialogue_export.json 说明导出范围；不包含隐藏推理，也不冒称覆盖已经丢失的早期独立会话。以下引用能在该 JSONL 的对应行定位。

B.1 需求纠正后改为板卡本地显示

用户提示节选（第 1 行）：“我的想法是板卡直接接我的 HDMI 屏幕展示得了。直接按功能展示”。助手回答节选（第 9 行）：“板卡 HDMI 接屏幕，Python 分功能页面展示，采集、滤波、频谱、特征、诊断和性能对比分开切换。”

落实方式：PS 绘图、VDMA 输出八个独立页面，鼠标和 PL 按键交互；PC 用于配置和传输。页面截图、帧缓冲与用户确认分别证明不同环节，单凭生成效果图不能证明 HDMI 实物输出。

B.2 颜色修复需要反证和重复验证

用户提示（第 64 行）：“为什么重启之后界面不是原来蓝色的，而是偏黄绿”。助手回答节选（第 69 行）：“之前固定保存的 RBG 校准值在这次重启后反而造成了偏色。”

旧解释把单次校色当成固定通道顺序；重启后用户观察构成反证。修正为每次显式配置 BGRX32、像素解包 mode=1、恒等矩阵并读回。代码在 video_output.py，软件重启记录在 evidence/boot_validation.json；真实断电重复性仍需实物记录，不能以寄存器读回替代。

B.3 数据审查导致结果重新计算

审查发现正常记录为 48 kHz、故障记录为 12 kHz，旧流程混用了采样率。按原始记录和参考文献重采样、重训、重新进行 PL/PS 对照，保留新版的一组误分。此段是对代码与测试证据的整理，不是伪造的逐字对话；详见 training/reproduce.py、data/raw_manifest.json 和 report/optimization.md。

附录 C　协作流程和技能提炼

C.1 可追踪的协作流程

用户提出功能与展示约束，助手检查文件和可连接板卡、实施修改并运行检查，结合用户屏幕观察纠错，保存日志。用户负责接线、实物确认、拍摄和终审。无可核验的 AMD ROSS 使用记录，因此不编写其使用心得。

先用 ALINX 示例确认屏幕和 720p 可用，再排查自定义像素解包，把连接、视频 IP 和绘制逐层分开。AI 回答作为待验证解释；保存失败与反证后才将共性步骤写入 skill/。

C.2 技能包内容和使用方法

条目	用法与验证边界
overlay_workflow.md	按元数据、寄存器、DMA、视频逐层检查；改板或改接口必须重新验证。
golden_compare.py	输入两份 NPY 和误差阈值；比较形状、有限值及误差。不能自行生成硬件实测。
debug_cases.md	按症状选择最小复现、读回和对照；当前案例来自 AX7020，其他平台需验证。
prompt_workflow.md	套用软硬件划分、黄金参考、性能审查及纠错模板；未测跨题目成功率。

数值比对器已对相同数组、阈值内外误差、形状不符、非有限数、空数组、大整数和复数完成自检，见 skill/validation.json。它验证比较工具的判断，不证明任意 FPGA 算法正确。

C.3 从失败提炼并限定适用范围

无信号案例提炼为检查字节数、行长及 TLAST/SOF；偏色对应显式初始化与重启验证；采样率错误对应原始数据核对。通用 PYNQ 流程尚无跨板或陌生队伍复现记录，不声称已获通用技能加分。

附录 D 从解包到运行

D.1 环境与离线检查

将 RAR 解到 D:/fpga/amd_fpga_pynq 等英文短路径。PC 使用 Python 3.10 兼容环境；目标板 AX7020、兼容 PYNQ 2.4 镜像。进入根目录执行：

```
python -m pip install -r training/requirements.txt
python -m pip install Pillow
python submission_preflight.py
python -m unittest discover -s tests -v
```

preflight 校验文件、哈希及已存板测证据，不代表新增板测。可直接使用包内数据模型；重建数据见 training/README.md。

D.2 接线和部署

接电源、HDMI 屏、USB HOST 鼠标接收器和网线。原配置为 PC 192.168.2.100、板卡 192.168.2.99，须确认实际地址。将工程复制到板端 /home/xilinx/amd_fpga_pynq，在板端执行：

```
cd /home/xilinx/amd_fpga_pynq
sudo sh deployment/install.sh
sudo systemctl status vibration-hdmi --no-pager
```

脚本备份旧安装后启动服务。HDMI 出现菜单后，PC 运行 python pc_gateway_gui.py，选择完整数据集，测试连接、开始发送；用 HDMI 站点选择输入源。

D.3 功能与结果确认

依次查看输入、FIR、FFT、特征及故障识别页；识别页可用按键暂停、查看缓存并恢复。评估页手动运行完整集，应形成 262 个八帧组和混淆矩阵；性能页单独启动同任务测量。配置页保存 JSON，检查文件时间和内容。操作及故障诊断详见 README.md 和 report/reproduce.md。

附录 E　重建与工程包索引

E.1 硬件与板级复验

使用 Vivado/Vitis HLS 2024.2，执行 python hardware/build.py --rebuild-hls --workspace D:/fpga/vib_new_build，工作目录须为空。工具路径可用 --vivado、--hls 修改。脚本执行 HLS 测试、综合、导出和 Vivado 实现；vib_post 由联合测试覆盖，浮点 FFT 参考不等于 AMD FFT RTL 仿真。

输出 vivado/dist 含 bit/hwh/tcl。新产物需停止板端服务，以匹配的 bit/hwh 运行 sudo python3 validate_board.py。完整验证用 sudo sh deployment/run_qualification.sh；重新检查资源、时序、误差和屏幕。详细命令及恢复步骤见 report/reproduce.md。

E.2 指南推荐目录对应关系

本工程保留已运行的导入和部署路径，在 README.md 按指南给出目录对照；RAR 内为英文路径，README.md 按示例保留。

指南目录	本包对应路径
src/	根目录 Python；hardware/hls/；hardware/*.cpp；hardware/vivado/
sim/	tests/；hardware/ 下的 tb 测试和 evidence/ 下的 HLS 日志
build/	hardware/build.py；hardware/vivado/；hardware/reports/
board/	根目录 bit/hwh/tcl；deployment/；evidence/ 下的板级验收
data/	data/；根目录 NPZ/NPY；training/
skill/	skill/README.md 和相关工作流、脚本、验证记录
report/	report/design_report.pdf、DOCX、AI 记录与复现说明

工程包核对表为 report/submission_requirements.md。技术文档项上传同版 PDF；视频、签名授权书和照片另行上传。