


Paginación

1. Idea básica

Aspectos claves

- Dividir el espacio de direcciones (**address space**) en **unidades de tamaño fijo conocidas como páginas**.
- Cada **página** es independientemente mapeada en memoria física.
- Elimina la necesidad de que los segmentos del espacio de direcciones sea continuo.





2. Conceptos importantes

a. Page (Página)
↓
Memoria virtual

b. Frame (Marco)
↓
Memoria física

c. Page Table (Tabla de página)
↳ Page Table Entry (PTE)



Ejemplo ideal:


Ejemplo (Muy ideal)

- Memoria física de 128 bytes con frames (marcos de página) de 16 bytes
- Espacio de direcciones (Address Space) de 64 bytes con páginas de 16 bytes.

Se pide: Bosqueje la memoria virtual y la Física y responda.


Virtual Memory

- size(AS) = 64B
- size(page) = 16
- pages = $64 / 16 = 4$



Physical Memory

- size(PM) = 128B
- size(Frame) = 16B
- Frames = $128 / 16 = 8$




a. ¿Cual es el numero de paginas en que se divide la MV?

$$\text{pages (AS)} = 4$$

b. ¿Cual es el numero de frames en que se divide la PM?

$$\text{frames (PM)} = 8$$

c. Teniendo en cuenta la siguiente figura como seria la Tabla de pagina?



Conceptos vistos:

1. Memoria Virtual (Address space)
- Páginas


2. Memoria Física
- Frames

3. Tabla de pagina (PT)

PFN

23/09/2025 - Sistemas Operativos (Ude@)


2. Traducción de direcciones



Direcciones virtuales (Address Space)

Una dirección virtual está compuesta por dos partes:


- **VPN (Virtual Page number):** Índice asociado a una página en particular. ✓
- **Offset:** Desplazamiento dentro de la página seleccionada. ✓



Ejemplo: Formato de direcciones virtuales.

Ejemplo - Enunciado del ejemplo original

- Memoria física de 128 bytes con frames (marcos de página) de 16 bytes. PM
- Espacio de direcciones (Address Space) de 64 bytes con páginas de 16 bytes. AS (VM)



Datos:

- size(AS) = 64 B ✓
- size(page) = 16 B ✓
- Número de páginas = 4 (Obtenido previamente) ✓

Preguntas:

1. ¿Cuántos bits se necesitan para direccionar la memoria virtual? $n(VA) = ? = n$
2. ¿Cuántos bits se necesitan para referirse a cada página? $n(VPN) = ?$
3. ¿Cuántos bits se necesitan para acceder a cada las direcciones de cada página? $n(offset) = ?$
4. ¿Cuál es el VPN y el offset de la dirección virtual 21 en el AS de 64 B?

$$1. n(VA) = n = ?$$

Rango n bits: $0 \leq VA < 2^n - 1 \rightarrow$ Total de direcciones: 2^n

$$\text{size}(AS) = 64 = 2^n$$

$$2^6 = 2^n$$

$$n = n(VA) = 6$$

$$\text{size}(AS) = 2^n$$

$$n = 6$$



$$VA \in [0, 63]$$


$$0 = 000000$$

$$1 = 000001$$

$$\vdots$$

$$63 = 111111$$

$$2. n(VPN) = ?$$




$$\text{pages} = 2^{n(VPN)}$$



$$4 = 2^{n(VPN)}$$

$$2^2 = 2^{n(VPN)}$$

$$n(VPN) = 2$$



$$3. n(\text{offset}) = ?$$



$$n(\text{offset}) = n - n(VPN)$$

$$n(\text{offset}) = 6 - 2$$

$$n(\text{offset}) = 4$$


$$\text{size(page)} = 2^{n(\text{offset})}$$

$$16 = 2^{n(\text{offset})}$$

$$2^4 = 2^{n(\text{offset})}$$

$$4 = n(\text{offset})$$

* Formato de dirección




$$4. VA = 21$$

$$- VPN = ?$$

$$- \text{offset} = ?$$

$$VA = 21 =$$



$$VPN = 1$$

$$\text{offset} = 5$$

Como seria en terminos de ubicacion?



[0, 63]

$$VA - 2^1 = [01 | 01011]$$


VPN = 1

offset = 5

Direcciones físicas

Una dirección física está compuesta por dos partes:

- **PFN (Page Frame number)**: Frame dentro del que se encuentra la dirección física.
- **Offset**: Desplazamiento dentro del frame seleccionado.



① $n(PA): \text{size}(PA) = 2^n$

② $n(PFN): \text{Frames} = 2^{n(PFN)}$

③ $n(\text{offset}) = \text{size}(\text{Frame}) = 2^{n(\text{offset})}$

Ejemplo: Formato de direcciones físicas

Ejemplo - Enunciado del ejemplo original


- Memoria física de 128 bytes con frames (marcos de página) de 16 bytes.
- Espacio de direcciones (Address Space) de 64 bytes con páginas de 16 bytes.

Datos:

- $\text{size}(PM) = 128 \text{ B}$
- $\text{size}(\text{page}) = 16 \text{ B}$
- Número de frames = 8 (Obtenido previamente)

Preguntas:

1. ¿Cuántos bits se necesitan para direccionar la memoria física?
2. ¿Cuántos bits se necesitan para hacer referencia a los frames?
3. ¿Cuántos bits se necesitan para el offset?
4. ¿Cómo es el formato de la dirección para este ejemplo?



PA



1. $n = n(PA) = ?$

$size(PM) = 2^n$

$128 = 2^n$

$2^7 = 2^n$

$n = 7$

2. $n(PFN) = ?$

$frames = 2^{n(PFN)}$

$8 = 2^{n(PFN)}$

$2^3 = 2^{n(PFN)}$

$n(PFN) = 3$


3. $n(offset) = ?$

$n(offset) = n - n(PFN)$

$n(offset) = 7 - 3$

$n(offset) = 4$


4. Formato de la dirección física



3. Traducción de Direcciones → Necesito la PT (Page Table)

Tabla de página (Page Table)

Array que traduce direcciones virtuales a físicas.



PTE (Page Table Entry): Hay una por cada página en el AS.

Hasta el momento

$VA = [01 | 0101]$

$VPN = 1$ $offset = 5$

$VA = 21 \rightarrow PT \rightarrow PA = ?$



Ejemplo:

Ejemplo - Enunciado del ejemplo original

- Memoria física de 128 bytes con frames (marcos de página) de 16 bytes.
- Espacio de direcciones (Address Space) de 64 bytes con páginas de 16 bytes.

Preguntas:


- ¿Bosquee la tabla de página?
- ¿Cuál es la dirección física asociada a la dirección virtual 21?

0	0	(page 0 of the address space)
16	1	(page 1)
32	2	(page 2)
48	3	(page 3)


A Simple 64-byte Address Space

0	reserved for OS	page frame 0 of physical memory
16	(unused)	page frame 1
32	page 3 of AS	page frame 2
48	page 0 of AS	page frame 3
64	(unused)	page frame 4
80	page 2 of AS	page frame 5
96	(unused)	page frame 6
112	page 1 of AS	page frame 7

64-Byte Address Space Placed In Physical Memory



$$PTEs = pages = 4$$



$$PA = [111 | 0101] = 117$$

PFN = 7 offset = 5

$$7 \times \text{size}(\text{page}) + \text{offset} = 7(16) + 5 = 112 + 5 = 117$$

En direcciones


Physical Mem

0
1
2
3
4
5
6
7
8
9


$$PA = 117 = [111 | 0101]$$

PA = 117

offset = 5



Hardware para la traducción





Ejemplo:

Ejemplo

1. A continuación se muestra una memoria virtual y una física que almacenan datos de 1 byte. Teniendo en cuenta la información anterior y la siguiente figura, completar la siguiente información:


- Número de páginas: 4
- Número de frames: 8
- Tamaño de la página: 4B
- Offset: 2 bits
- VPN: 2 bits
- PFN: 3 bits
- Número total de PTEs: 4




-size(AS) = 16B
-page = 4
-size(page) = 4B

-size(PM) = 32B
-frames = 8
-size(frame) = 4B


AS (Memoria Virtual)



PM (Memoria Física)



Formato de una VA (Virtual Address)



* $n = ?$

$$2^n = 16 \rightarrow 2^n = 2^4 \rightarrow n = 4 \text{ bits}$$

* $n(\text{VPN}) = ?$

$$2^{n(\text{VPN})} = \text{pages}$$

$$2^{n(\text{VPN})} = 4 = 2^2$$

$$n(\text{VPN}) = 2$$


$$* n(\text{offset}) = n - n(\text{VPN}) = 4 - 2 = 2$$

* PTEs = ?

$$\text{PTEs} = \text{pages} = 4$$

size(PM) = 32B

Formato de una PA (Physical Address)



* $n = ?$

$$2^n = 32 \rightarrow 2^n = 2^5 \rightarrow n = 5$$


Ejemplo

2. Teniendo en cuenta la tabla de página (page table). Llenar la siguiente tabla:

VA $\begin{bmatrix} \text{VPN} & \text{offset} \end{bmatrix}$ PA $\begin{bmatrix} \text{PFN} & \text{offset} \end{bmatrix}$

Virtual Address	Physical Address
2 $\begin{bmatrix} 0 & 10 \end{bmatrix}$	$\begin{bmatrix} 10 & 10 \end{bmatrix} = 22$
5 $\begin{bmatrix} 0 & 01 \end{bmatrix}$	$\begin{bmatrix} 10 & 01 \end{bmatrix} = 25$
6 $\begin{bmatrix} 0 & 10 \end{bmatrix}$	$\begin{bmatrix} 11 & 10 \end{bmatrix} = 26$
11 $\begin{bmatrix} 1 & 01 \end{bmatrix}$	$\begin{bmatrix} 00 & 01 \end{bmatrix} = 7$
12 $\begin{bmatrix} 1 & 00 \end{bmatrix}$	$\begin{bmatrix} 00 & 00 \end{bmatrix} = 8$

$$PA = PFN * \text{size}(\text{page}) + \text{offset}$$



Ejemplo



3. Suponga que se va a obtener de memoria la letra **h** a un registro de la CPU (llamado %eax) para lo cual se usa la siguiente instrucción:

`mov VA, %eax`



Donde **VA** es la dirección virtual donde se encuentra **h**. ¿Cual es el formato correspondiente a VA y PA?

$h \rightarrow VA = 7$

`mov VA, %eax`




4. Caso para varios procesos



¿Que pasa cuando se ejecutan varios procesos?

- Se crea una tabla de página separada para cada proceso.
 - No hay manera de acceder a la memoria física de otro proceso.
 - En un context switch, el registro del MMU es apuntado a la dirección base de la tabla de página del proceso que se encuentra en ejecución.



¿Que tan grandes pueden ser las páginas?

Las tablas de página **pueden ser muy grandes**. El siguiente ejemplo muestra esto



Ejemplo:

Suponga que se tiene una memoria virtual (Address Space) con las siguientes características:

- 32 bits de direcciones.
- Páginas de 4KB
- Asuma que cada PTE tiene un tamaño de 4B



Responda las siguientes preguntas:

- ¿Cual es el formato de las VA en este caso?
- ¿Cual es el tamaño de la tabla de página (PT)?




Page Table (PT)

Size (PTE) = 4B



$n(VA) = n = 32$
 $size(page) = 4KB$

1. Formato




$$\text{pages} = \frac{\text{size(AS)}}{\text{size(page)}} = \frac{2^{32}}{4K} = \frac{2^{32}}{4(2^{10})} = \frac{2^{32}}{2^{12}} = 2^{20} = 1M$$

$$2^{n(\text{VPN})} = \text{pages} \rightarrow 2^{n(\text{VPN})} = 2^{20} \rightarrow n(\text{VPN}) = 20$$

$$n(\text{offset}) = n - n(\text{VPN}) = 32 - 20 = 12$$

2. Size(PT) = ?



$$2^{20} = [0, 2^{20} - 1]$$

↓
PTEs

$$\begin{aligned} \text{size(PT)} &= (\text{PTEs}) (\text{size(PTE)}) \\ &= 2^{20} \times 4B \end{aligned}$$


$$\text{size(PT)} = 4MB$$

n Procesos	$\sum \text{size}(PT_i)$
1	4MB
3	3 (4MB) = 12MB
1000	1000 (4MB) = 4000 MB = 4000 × 2 ²⁰

Gasto de Memoria.

¿Donde se guardan las tablas de página?

Las tablas de página son estructuras que se almacenan en memoria física en el **espacio kernel**.





5. Estructura de una tabla de pagina

Tabla de página (PT)

- **Estructura de datos** usada para mapear direcciones virtuales a direcciones físicas.
- **Forma más simple:**
 - Tabla de página lineal (Un arreglo).
 - El SO indexa el arreglo con el valor del **VPN** para obtener la **PTE**.


200 m
Arreglo

Page Table (PT)



$Una\ PTE = \underbrace{bits}_{\text{Que son?}} + PFN \checkmark$


Estructura de una PTE (Page Table Entry)



Estructura de una PTE (Page Table Entry)

→ Ver dispositivas


- **Bit de validez (V):** Indica si la traducción es válida.
- **Bits de protección (Prot):** read - write - execute. $r/w/x$ (2)
- **Bit de presencia (P):** Indica si la página está en la mem. física.
- **Bit sucio (M):** Indica si la página ha sido modificada.
- **Bit de referencia (R):** Indica si la página ha sido accedida.



Para comprender mejor cada uno de los **bits** mostrados descritos anteriormente, vamos a analizar el siguiente ejemplo tratando de explicar de manera gradual el rol de cada uno de los **bits** previamente mencionados.

En Resumen: $PTE = bits + PFN$

6. Registro PTRB




Registro PTRB

Problema: El hardware debe hacer la traslación pero ¿Dónde está la tabla asociada al proceso?

- Las **tablas de página (PT)** se encuentran dentro del espacio Kernel en la memoria física.
- Para conocer la ubicación de estas se emplea el **PTRB (Page Table Base Register)**.
- El registro PTRB mantiene la dirección física de la tabla de página asociada al proceso.

	V	PFN
0	1	1
1	1	4
2	0	-
3	1	7

4 bits



$$PT[3] = *(PT+3)$$

$$\&PT[3] = (PT+3)$$

$$PT[0] \rightarrow *PT = *(PT+0)$$


$$\&PT[0] \rightarrow PT$$

Formato índice

Formato Apuntador

Registro PTRB


Suponiendo que PTRB = 4, entonces tenemos:



7. Traducción de direcciones

Hardware asociado

El hardware debe conocer la estructura exacta de la tabla de página (PT)





Lógica implementada resumida

```

index into  $\text{PTRB} + \text{VPN} \times \text{size}(\text{PTE})$ 
Fetch PTE for VPN; // Traer la PTE
if (VALID == 0)
    fault();
PA = PPN << PAGESHIFT(offset) // Realizar la traducción
Fetch PA → R1; // Cargar los datos desde la memoria física
    
```

$\text{PTE}[\text{VPN}] = * (\text{PT} + \text{VPN})$



Resumen protocolo completo

```
1 // Extract the VPN from the virtual address
2 VPN = (VirtualAddress & VPN_MASK) >> SHIFT  VA → VPN
3
4 // Form the address of the page-table entry (PTE)
5 PTEAddr = PTBR + (VPN * sizeof(PTE))  PTE = PTE[VPN]
6
7 // Fetch the PTE
8 PTE = AccessMemory(PTEAddr)
9
10 // Check if process can access the page
11 if (PTE.Valid == False)
12     RaiseException(SEGMENTATION_FAULT)
13 else if (CanAccess(PTE.ProtectBits) == False)
14     RaiseException(PROTECTION_FAULT)
15 else
16     // Access is OK: form physical address and fetch it
17     offset = VirtualAddress & OFFSET_MASK
18     PhysAddr = (PTE.PFN << PFN_SHIFT) | offset  PTE = bits + PFN
19     Register = AccessMemory(PhysAddr)  PA = [PFN | offset]
```

Handwritten notes and diagrams:

- $VA \rightarrow VPN$ (red arrow from line 2)
- $PTE = PTE[VPN]$ (red arrow from line 5 to a circled VPN in the expression)
- $PTE = bits + PFN$ (red arrow from line 8 to a circled PFN in the expression)
- A blue circle containing V and $prot$ (valid and protection bits) with arrows pointing to lines 11 and 13.
- $PA = [PFN | offset]$ (green arrow from line 18 to the final physical address calculation)

8. Problemas de la paginación

Acceso simple a memoria

Código

```
int array[1000];
...
for (i = 0; i < 1000; i++)
    array[i] = 0;
```

Compilación y ejecución

```
prompt> gcc -o array array.c -Wall -o
prompt> ./array
```

$$K = 2^{10} B$$

$$M = 2^{20} B$$

$$\text{sizeof(int)} = 4B$$

$$4B \times 1000 = 4000B$$

Código ensamblador resultante

```
0x1024 movl $0x0, (%edi,%eax,4) # %edi = &array; %eax = i → array[i] = 0
0x1028 incl %eax                # %eax = %eax + i → i = i + 1
0x102c cmpl $0x03e8,%eax        # 0x03e8 = 1000 → i - 1000 < 0 → sf = 1
0x1030 jne 0x1024              # Si no se llega a i = 1000 vaya al principio
```

Acceso simple a memoria


Código

1. Espacio de direcciones de 64KB y tamaño de página de 1KB. $\text{pages} = 64$
2. Tabla de página (tipo array) localizada en la dirección física 1KB (1024). $\text{PTBR} = \&\text{PT}[\text{0}]$
3. Del enunciado, el código está desde 1KB (1024), luego este se encuentra dentro de la página cuya $\text{VPN} = 1$
4. El tamaño del array es de 1000 enteros → 4000 bytes.
5. Se asume que el rango de direcciones del array es: $40000 \leq \text{dir} < 44000$ ocupando las páginas virtuales 39, 40, 41 y 42.
6. Se asume el mapeo mostrado en la tabla a continuación.



```
0x1024 movl $0x0, (%edi,%eax,4)
0x1028 incl %eax
0x102c cmpl $0x03e8,%eax
0x1030 jne 0x1024
```

$\text{PT}(\text{Page table})$

VPN	PFN
39	7
40	8
41	9
42	10



Acceso simple a memoria



(Access on memory)

Acceso simple a memoria

Análisis de la traza de memoria

Para la ejecución del código del programa, cada instrucción fetch genera dos referencias a memoria:

- Acceso a la tabla de página (PT) para obtener la dirección física en la que reside la instrucción.
- A la dirección física en la que se encuentra la instrucción para poder llevarla a la CPU para su ejecución


Instrucción	Accesos a memoria
<code>movl \$0x0, (%edi,%eax,4)</code>	① ② $2 + 2 = 4$
<code>incl %eax</code>	2
<code>cmpl \$0x03e8, %eax</code>	2
<code>jne 0x1024</code>	2

Solución Costosa

Mucho viaje a memoria

Solución: TLB

5 primeros ciclos



$$\begin{aligned}
 5 &\rightarrow 50 \\
 1000 &\rightarrow ? \\
 \frac{5}{1000} &= \frac{50}{x} \\
 x &= 500
 \end{aligned}$$

