



(PT)

0 1 0




PA 1

0 1 0



Traducción de direcciones - Problemas de la paginación

- 1. Lentitud en el proceso debido a los accesos a la tabla de página.
- 2. Gasto de memoria (cada proceso tiene su propia tabla de página).



Código

Compilación y ejecución

```
int array[1000];
...
for (i = 0; i < 1000; i++)
array[i] = 0;
```

```
prompt> gcc -o array array.c -Wall -o prompt>./array
```

Código ensamblador resultante

```
0x1024 movl $0x0,(%edi,%eax,4)


0x1028 incl %eax

0x102c cmpl $0x03e8,%eax

0x1030 jne 0x1024
```

5 ciclos * 10 accesos/1 ciclo = 50 accesos

Instrucción	Fetch inst	Mem Access
mov1 \$0x0,(%edi,%eax,4)	2	2
incl %eax	2	
cmp1 \$0x03e8,%eax	2	
jne 0x1024	2	



Traducción de direcciones - Trazas de memoria


Localidad espacial Acceso secuencial time


Localidad Temporal Acceso aleatorio repetido time

2. TLB - Confextualización

¿Cómo mejorar la traducción de direcciones?


- ¿Cómo podemos acelerar la traducción de direcciones evitando la referencia adicional a memoria necesaria cuando se usa paginación?
- ¿Que soporte de hardware es necesario?
- ¿Qué es lo que tiene que hacer el sistema operativo en este caso?







Aspectos claves


- La TLB es una memoria cache on chip (En la CPU).
 - Pequeña y rápida.
 - Mantiene las direcciones más populares de la tabla de página (PT).
 - Tamaños típicos: 16 ~ 256 entradas.
 - Usualmente es full asociativo (todas las entradas son comparadas en paralelo), pero puede haber asociatividad para reducir la latencia.




Ejemplo: Bodegas.











2012 C012

OGL

[6 | 4

H

Resultado (M/H)

247

H

H

Pregunta:

 Asumiendo una TLB de una sola entrada, ¿Cuantos TLB miss y TLB hits se presentan en este ejemplo?

Т	LB			PT
VPN	PFN		VPN	PFN
÷	÷	м	• • • •	
6 7	PFN_X PFN_Y	нни	6	PFN_X
8	PFN_Z	нн	7	PFN_y
M: Mis	s (3)		8	PFN_z
H: Hit (7)				

Acceso a[i]	0	1	2	3	4	5	6	7	8	9
н/м	М	Н	H.	М	Н	Н	н	М	Н	Н
VPN		6				7			8	

Dato

a[1] a[2]

a[3] a[4]

a[5] a[6]

a[7] a[8]

a[9]

VPN

9


4444

കൾം

Hits Miss	7 (70%) V	Estadísticas		
		TLB Hit rate = 70%	1	1 Dermon.

Conclusión

Las TLB mejoran el desempeño debido a los principios de localidad espacial y temporal



Importancia del tamaño de la página

• A mayor tamaño de la página, menor cantidad de TLB misses.



Con un tamaño de página grande (por ejemplo 4KB) la tasa de Hits mejora y por lo tanto, también el desempeño. (Hit rate → 100%).


3. Manejo de la TLB Miss


Opción 1 - Hardware-managed TLB (x86, ARM)


• 'El hardware conoce donde se encuentran las Page tables (PT) en memoria. (Registro

Cuando sucede un TLB Miss, el Hardware se mueve a través de la PT, encuentra la PTE
 correcta y extrae la traducción deseada para luego actualizar la TLB. Luego la instrucción se
 vuelve a ejecutar.

El hardware especifica el formato exacto de la PT.








Opción 2 - Software-managed TLB (MIPS,...)

- Cuando sucede un TLB miss, el hardware lanza la excepción.
- La excepción es manejada por el Trap handler.
- En este caso la instrucción return to trap es un poco diferente al caso tradicional ya que eneste caso el hardware debe continuar la ejecución en la instrucción causante del trap (n no después)




C. 96

1 VPN = (VirtualAddress & VPN_MASK) >> SHIFT
(Success, TlbEntry) = TLB_Lookup(VPN)
3 if (Success == True) // TLB Hit
4 if (CanAccess(TlbEntry.ProtectBits) == True)
5 Offset = VirtualAddress & OFFSET_MASK
6 PhysAddr = (TlbEntry.PFN << SHIFT) | Offset
7 Register = AccessMemory(PhysAddr)
8 else
9 RaiseException(PROTECTION_FAULT)
10 else // TLB Miss
11 RaiseException(TLB_MISS)

TLB Control Flow Algorithm (OS Handled)

Sobre las TLB




- Memoria cache completamente asociativa.
- Cualquier traducción puede estar en cualquier lugar de la TLB (aleatoria).
- La búsqueda se hace de manera paralela.
- Una TLB típica puede tener 32, 64 0
 128 entradas (TLB entry)



Entrada TLB


- V (Valid): bit que dice si un PTE puede o no ser usada. Se evalúa cada vez que una dirección virtual es usada.
- D (Dirt): Indica si la salida ha sido modificada (Una operación write ocurre sobre esta).
- 🖟 (Reference): Indica si la página ha sido accedida. És llevada a 1 (set) cuando la página ha sido leída o escrita. Es útil ya que:
 - o Rastrea el acceso a la página.
 - Determina la popularidad de la página.
- 🎷 (Protection): Bits que controlan las operaciones que son permitidas (R, W, X, User/Kernel, etc).
- P (Present): Indica si la página se encuentra en memoria física o en el disco.
- ASID (Address Space Identifier): Lo veremos en breve.



5. TLB y Confext switch

- El TLB es una estructura de hardware (memoria <u>cache</u>) compartida por todos los procesos.
- Las traducciones para el proceso en ejecución, no tienen sentido para los demás procesos.
- Es necesario que cuando se cambie de un proceso a otro; el hardware, el software o ambos, tengan en cuenta este detalle para asegurarse de que el proceso que está a punto de ejecutarse, no acceda de manera accidental la información de algún proceso ejecutado previamente.






Solucionando el problema

Solución 1 - Vaciar (flush) la TLB en los cambios de contexto

• Flush: Establecer todos los bits de validez (V) a cero (0)



Solución 1 - Vaciado (vaciado) de la TLB - Consecuencias del vaciado

- 1. Un proceso nunca encontrará accidentalmente traducciones incorrectas en la TLB.
- El flushing es costoso pues se pierden todas las traducciones recientemente cargadas a la TLB:

Nuevo camps

Iden ti Frado -

Solución 2 - Proveer un campo Address Space Identifier (ASID) en el TLB

- ASID (Address Space Identifier): Campo de 8 bits en la TLB.
- Permite diferenciar un proceso de otro en la TLB.
- Gracias a este campo, varios procesos pueden compartir la TLB (manteniendo sus instrucciones) sin ninguna confusión.

Soluciona el problema de overhead debido a la técnica de vaciado (flushing) de la TLB.

TLBENTIGE VENTPTETASID

VPN	PFN	valid	Prot	ASID

Proveer un campo Address Space Identifier (ASID) en el TLB - Ejemplo



Page 0 Page 1 Page 2 Page n Virtual Memory



	TLB Table						
I	VPN	PFN	valid	prot	ASID		
	10	100	1	rwx	1		
	-	-	-	-	-		
ĺ	10	170	1	rwx	2		
Ī	-	-	-	-	-		

Proveer un campo Address Space Identifier (ASID) en el TLB - Ejemplo




Es común que procesos distintos compartan segmentos de código (binaries, shared libraries).

¿Qué pasa cuando dos procesos apuntan a un mismo frame (PFN)?

Compartir páginas es útil porque reduce el número

6. Politicas reemp)azo

Una política de reemplazo en este caso, consiste en el procedimiento llevado a cabo para reemplazar una entrada antigua en la TLB (cache) por una nueva.



Objetivo de la política de reemplazo

Reducir la tasa de miss aumentando por consiguiente la tasa de hits.

¿Cómo hacer el reemplazo?

Hay diferentes políticas, algunas son:


- 1. Last Recently Used (LRU).
- 2. Random (aleatorio).

LRU (Last Recently Used)

Reemplaza la entrada de la TLB que no haya sido usada recientemente (la que lleva más tiempo sin ser accedida).

Ejemplo:

Asuma que se tiene una TLB de tres entradas, y que el acceso a memoria (principal) se está realizando de acuerdo al orden presentado en la siguiente traza:




Random

Realiza un reemplazo seleccionando una entrada al azar de la TLB.

Ejemplo:


Asuma que se tiene una TLB de tres entradas, y que el acceso a memoria (principal) se está realizando de acuerdo al orden presentado en la siguiente traza:



7. Caso real

Forma de la entrada TLB

- TLB de un MIPS R4000.
- El sistema operativo maneja la TLB por software.



All 64 bits of this TLB entry (example of MIPS R4000)

Flag	Content		
19-bit VPN	The rest reserved for the kernel.		
24-bit PFN	Systems can support with up to 64GB of main memory(2*24*4KB pages).		
Global bit (G)	bit (G) Used for pages that are globally-shared among processes.		
ASID	OS can use to distinguish between address spaces.		
Coherence bit (C)	Determine how a page is cached by the hardware.		
Dirty bit (D)	Marking when the page has been written.		
Valid bit (V)	alid bit (V) Tells the hardware if there is a valid translation present in the entry.		