

Introdução a Sistemas Lógicos - Trabalho Prático 2:

Arthur Pontes Nader - 2019022294

Rodrigo Ferreira Araújo - 2020006990

Thales Henrique Silva - 2020007040

1) Introdução

O trabalho consiste na implementação de três circuitos simples na linguagem Verilog: registrador para a esquerda, registrador com feedback e contador de Johnson. Os códigos são dados a seguir.

2) Implementações

• Registrador para Esquerda

Código em Verilog:

```
design.sv
         \oplus
 1 // Design
 2 module Registrador_Esq(clock,clear,E,A);
 3 input clock,clear,E;
    output A;
 4
 5
     reg A;
     reg B,C,D;
     always @(posedge clock or negedge clear)
 7
 8
        begin
          //inicializacao dos flip flops
 9
          if(!clear) begin A<=0;B<=0;C<=0;D<=0;end
 10
          //saidas e entradas de cada flip flop dependem do anterior
 11
          else begin
 12
            A \le B;
 13
            B <= C;
14
15
            C \leftarrow D;
 16
            D<=E;
 17
          end
        end
 18
 19 endmodule
```

```
\oplus
testbench.sv
  1 // Testbench
  2 module Bancada_Teste;
      //declaracao das variaveis
 3
      reg clk,clr,in;
 4
 5
      wire out;
      integer i;
 6
      Registrador_Esq RE(clk,clr,in,out);
 7
 8
      //frequencia do clock e inicializacao do clear
 9
      initial
 10
        begin clk=1'b0;#2 clr=0;#5 clr=1; end
 11
      always #5 clk=~clk;
 12
 13
      //inicializacao da entrada
 14
      initial begin #2;
 15
        repeat(2)
 16
          begin #10 in=0;#10 in=0;#10 in=1;#10 in=1;end
 17
 18
      end
 19
      //exibicao das saidas
 20
      initial
 21
 22
          $dumpfile("Registrador_Esq.vcd");
 23
          $dumpvars(0,Bancada_Teste);
 24
          #100 $finish;
 25
 26
        end
 27 endmodule
```

Diagrama Temporal:





Diagrama esquemático:



• Registrador com feedback

Código em Verilog:

```
design.sv
         \Box
  1 // Design
  2 module Registrador_FB(clock,clear,A);
      input clock, clear;
  3
      output A;
  4
  5
      reg A;
      reg B,C,D;
  6
      always @(posedge clock or negedge clear)
  7
  8
 9
           //inicializacao dos flip flops
           if(!clear) begin A<=1;B<=0;C<=0;D<=0;end
 10
           //saidas e entradas de cada flip flop dependem do anterior
 11
           else begin
 12
 13
             A \le B;
             B <= C;
 14
             C \leftarrow D;
 15
             D \le A;
 16
           end
 17
        end
 18
 19 endmodule
```

```
testbench.sv
```

```
1 // TestBench
2 module Bancada Teste:
     //declaracao das variaveis
3
     reg clk,clr;
4
5
    wire out;
     integer i;
6
     Registrador_FB RF(clk,clr,out);
7
8
9
     //frequencia do clock e inicializacao do clear
     initial
10
       begin clk=1'b0;#2 clr=0;#5 clr=1; end
11
     always #5 clk=~clk;
12
13
     //exibicao das saidas
14
     initial
15
       begin
16
         $dumpfile("Registrador_FB.vcd");
17
         $dumpvars(0,Bancada_Teste);
18
         #100 $finish;
19
       end
20
  endmodule
21
```

Diagrama Temporal:





Diagrama esquemático do circuito:



Créditos: http://www.dragonwins.com/domains/getteched/crypto/linear_feedback_shift_registers.htm

• Contador Johnson

Código em Verilog:

```
\oplus
design.sv
  1 //Design
  2 module Contador_JS(clock,clear,D);
      input clock, clear;
  3
      output D;
  4
  5
      reg A;
      reg B,C,D;
  6
      always @(posedge clock or negedge clear)
  7
  8
         begin
           //inicializacao dos flip flops
  9
           if(!clear) begin A <= 0; B <= 0; C <= 0; D <= 0; end
 10
           //saidas e entradas de cada flip flop dependem do anterior
 11
           else begin
 12
             A<=~D;
 13
             B \le A;
 14
             C \le B;
 15
 16
             D \le C;
           end
 17
 18
         end
 19 endmodule
```

```
testbench.sv
          \oplus
  1 // Testbench
  2 module Bancada_Teste;
      //declaracao das variaveis
  3
  4
      reg clk,clr;
      wire out;
  5
      integer i;
  6
      Contador_JS CJ(clk,clr,out);
  7
  8
      //frequencia do clock e inicializacao do clear
  9
      initial
 10
        begin clk=1'b0;#2 clr=0;#5 clr=1; end
 11
      always #5 clk=~clk;
 12
 13
      //exibicao das saidas
 14
      initial
 15
        begin
 16
           $dumpfile("Contador_JS.vcd");
 17
          $dumpvars(0,Bancada_Teste);
 18
          #200 $finish;
 19
        end
 20
 21 endmodule
```

Diagrama Temporal:





Diagrama esquemático do circuito:



3) Conclusões

Registrador para Esquerda

Para esse registrador, observamos, pelo arquivo de ondas gerado, uma clara movimentação de um bit '1' do bit menos significativo (E) para o mais significativo(A), isto é, shifts à esquerda até o último bit passando por toda a cadeia. Isso pode ser explicado pela troca do input de entrada do bit mais à esquerda pelo bit mais à direita. No entanto, temos, também, mais de um bit '1' por vez na cadeia durante os shifts.

Registrador com feedback

Com o registrador com feedback, observamos o que era esperado no arquivo de ondas: movimentação de um bit da direita para a esquerda ($1000 \rightarrow 0001 \rightarrow 0010 \rightarrow 0100 \rightarrow 1000$). Note que, diferente do anterior, não temos mais de um bit por vez na cadeia, o que é explicado pelo fenômeno do feedback (retroalimentação) a partir de entradas pré-definidas.

Contador de Johnson

Esse circuito funciona de maneira semelhante ao anterior, com a diferença de que o bit de retroalimentação é invertido ao entrar no sistema.

4) Referências

- <u>feedback register | Encyclopedia.com</u>
- Verilog Ring Counter (chipverify.com)
- Shift Registers in Digital Logic GeeksforGeeks