

Introdução a Sistemas Lógicos - Trabalho Prático 3:

Arthur Pontes Nader - 2019022294

Rodrigo Ferreira Araújo - 2020006990

Thales Henrique Silva - 2020007040

1) Introdução

Um registrador de deslocamento com feedback linear (LFSR) é um registrador em que o bit de entrada depende de uma função linear do seu estado anterior. Geralmente, utiliza-se uma porta ou mais portas XOR para gerar esse bit de entrada. A principal aplicação de um LFSR ocorre na geração de números pseudo-aleatórios


Assim, esse trabalho teve como principal objetivo a implementação de registradores de deslocamento com feedback linear utilizando a linguagem de descrição de hardware Verilog.

2) Atividades

- 1. Implementação de cada LFSR
 - LFSR para n = 3

```
design.sv
  1 //Design
  2 module LFSR_3(clock,clear,ff_states);
     input clock, clear;
      output reg [2:0] ff_states= 3'b111;
      reg A,B,C;
      always @(posedge clock or negedge clear)
        begin
           //inicializacao dos flip flops
  8
           if(!clear) begin A<=1;B<=1;C<=1; end
           //bit de entrada -> funcao linear do estado anterior
 10
           else begin
 12
             A <= C \land B;
             B<=A;
 13
 14
             C \le B;
             ff_states[2] <= A;
ff_states[1] <= B;
ff_states[0] <= C;</pre>
 15
 16
 17
           end
         end
 19
 20 endmodule
```


```
testbench.sv +
                                                                                                SV/Verilog Testbenc
      // Testbench
     module Bancada_Teste;
//declaracao das variaveis
        reg clk,clr;
wire [2:0] out;
        LFSR_3 LF3(clk,clr,out);
        //frequencia do clock e inicializacao do clear
        initial
  10
           begin clk=1'b0;#2 clr=0;#5 clr=1; end
  11
        always #5 clk=~clk;
  14
15
        //exibicao das saidas initial
              $monitor("out = %b", out);
  17
18
              #200 $finish;
 19
20
21
22
23
24
25
           end
        initial
          begin
  $dumpfile("LFSR_3.vcd");
  $dumpvars(0,Bancada_Teste);
#200 $finish;
  27 endmodule
```



• LFSR para n = 4

```
design.sv
          \oplus
  1 //Design
  2 module LFSR_4(clock,clear,ff_states);
       input clock, clear;
       output reg [3:0] ff_states= 4'b1111;
  4
  5
       reg A,B,C,D;
  6
       always @(posedge clock or negedge clear)
         begin
            //inicializacao dos flip flops
  8
            if(!clear) begin A<=1;B<=1;C<=1;D<=1; end
  9
            //bit de entrada -> funcao linear do estado anterior
 10
 11
            else begin
 12
               A \leftarrow = D \land C;
               B<=A;
 13
              C \le B;
 14
 15
               D \le C;
              ff_states[3] <= A;
ff_states[2] <= B;
ff_states[1] <= C;</pre>
 16
 17
 18
 19
               ff_states[0] <= D;</pre>
 20
            end
 21
          end
 22 endmodule
```


```
\oplus
testbench.sv
  1 // Testbench
  2 module Bancada_Teste;
      //declaracao das variaveis
  3
      reg clk,clr;
 4
      wire [3:0] out;
  5
  6
      LFSR_4 LF4(clk,clr,out);
  7
 8
 9
      //frequencia do clock e inicializacao do clear
 10
      initial
        begin clk=1'b0;#2 clr=0;#5 clr=1; end
 11
      always #5 clk=~clk;
 12
 13
      //exibicao das saidas
 14
      initial
 15
        begin
 16
          $monitor("out = %b", out);
 17
          #200 $finish;
 18
 19
        end
 20
      initial
 21
 22
        begin
          $dumpfile("LFSR_4.vcd");
 23
 24
          $dumpvars(0,Bancada_Teste);
 25
          #200 $finish;
        end
 26
 27 endmodule
```



• LFSR para n = 5

```
design.sv
         \oplus
  1 //Design
  2 module LFSR_5(clock,clear,ff_states);
      input clock.clear;
      output reg [4:0] ff_states= 5'b11111;
  5
      reg A,B,C,D,E;
      always @(posedge clock or negedge clear)
  6
  7
         begin
  8
           //inicializacao dos flip flops
           if(!clear) begin A<=1;B<=1;C<=1;D<=1; E<=1; end
  9
 10
           //bit de entrada -> funcao linear do estado anterior
           else begin
 11
             A \le E \land C;
 12
 13
             B \le A;
             C \le B;
 14
 15
             D \le C;
             E<=D;
 16
 17
             ff_states[4] <= A;
             ff_states[3] <= B;
 18
             ff_states[2] <= C;</pre>
 19
 20
             ff_states[1] <= D;</pre>
 21
             ff_states[0] <= E;</pre>
 22
           end
 23
         end
 24 endmodule
```

```
testbench.sv
           \oplus
  1 // Testbench
    module Bancada_Teste;
  3
      //declaracao das variaveis
      reg clk,clr;
  4
      wire [4:0] out;
  5
  6
  7
      LFSR_5 LF5(clk,clr,out);
  8
      //frequencia do clock e inicializacao do clear
  9
 10
      initial
        begin clk=1'b0;#2 clr=0;#5 clr=1; end
 11
      always #5 clk=~clk;
 12
 13
      //exibicao das saidas
 14
      initial
 15
        begin
 16
           $monitor("out = %b", out);
 17
          #200 $finish;
 18
 19
        end
 20
      initial
 21
 22
           $dumpfile("LFSR_5.vcd");
 23
           $dumpvars(0,Bancada_Teste);
 24
 25
           #200 $finish;
 26
        end
 27 endmodule
```




2. Apresentação dos resultados

Para cada LFSR implementado, é mostrado a seguir o circuito que o representa, o conteúdo do registrador em cada estado até a ocorrência de um novo ciclo e um gráfico com a representação decimal de acordo com o tempo. Os gráficos foram gerados utilizando a biblioteca Matplotlib da linguagem Python.

• LFSR para n = 3

Circuito:



Estados:






Gráfico:

$$N = 3; x^3 + x^2 + 1$$



• LFSR para n = 4

Circuito:



Estados:






Gráfico:



• LFSR para n = 5

Circuito:




Estados:

```
    Log

           Share
[2021-08-27 14:25:53 EDT] iverilog '-Wall' design.sv testbench.sv && unbuffer vvp a.out
VCD info: dumpfile LFSR_5.vcd opened for output.
out = 11111
out = 01111
out = 00111
out = 00011
out = 10001
out = 11000
out = 01100
out = 10110
out = 11011
out = 11101
out = 01110
out = 10111
out = 01011
out = 10101
out = 01010
out = 00101
out = 00010
out = 00001
out = 10000
out = 01000
out = 00100
out = 10010
out = 01001
out = 10100
out = 11010
out = 01101
out = 00110
out = 10011
out = 11001
out = 11100
out = 11110
out = 11111
Finding VCD file...
./LFSR_5.vcd
[2021-08-27 14:25:53 EDT] Opening EPWave...
Done
```

Gráfico:

$$N = 5; x^5 + x^3 + 1$$



3. Geração de um bitmap

O seguinte código em Verilog implementa um LFSR para n = 9, em que o período é 255, sendo assim difícil de observar o padrão.

```
1 //Design
 2 module LFSR_5(clock,clear,ff_states);
     input clock,clear;
output reg [7:0] ff_states= 8'b11111111;
reg A,B,C,D,E,F,G,H;
3
 5
      always @(posedge clock or negedge clear)
6
        begin
7
8
           //inicializacao dos flip flops
           if(!clear) begin A<=1;B<=1;C<=1;D<=1; E<=1;F=1;G=1;H=1; end
9
           //bit de entrada -> funcao linear do estado anterior
10
           else begin
11
             A \leftarrow = H \land F \land E \land D;
12
             B<=A;
13
             C \le B;
14
             D<=C:
15
             E<=D:
16
17
             F <= E;
             G \leftarrow F;
18
             H<=G;
19
             ff_states[7] <= A;</pre>
20
             ff_states[6] <= B;</pre>
21
             ff_states[5] <= C;
22
             ff_states[4] <= D;
23
             ff_states[3] <= E;</pre>
24
25
             ff_states[2] <= F;
26
             ff_states[1] <= G;
             ff_states[0] <= H;</pre>
27
28
           end
29
        end
30 endmodule
```

```
SV/Verilog Testbench
1 // Testbench
  2 module Bancada_Teste;
      //declaracao das variaveis
      reg clk,clr;
      wire [7:0] out;
  5
  6
      LFSR_5 LF5(clk,clr,out);
  8
      //frequencia do clock e inicializacao do clear
  9
      initial
 10
        begin clk=1'b0;#2 clr=0;#5 clr=1; end
 11
      always #5 clk=~clk;
 12
 13
      //exibicao das saidas
 14
      initial
 15
 16
        begin
          $monitor("out = %b", out);
 17
          #4000 $finish;
 18
        end
 19
 20
 21
      initial
 22
        begin
          $dumpfile("LFSR_5.vcd");
 23
          $dumpvars(0,Bancada_Teste);
 24
 25
          #4000 $finish;
 26
 27 endmodule
           Share

    Log

[2021-08-27 15:35:33 EDT] iverilog '-Wall' design.sv testbench.sv && unbuffer vvp a.out
VCD info: dumpfile LFSR_5.vcd opened for output.
out = 111111111
out = 01111111
out = 00111111
out = 00011111
out = 00001111
out = 10000111
out = 01000011
out = 10100001
```

Utilizou-se a linguagem Python para extrair o último bit de cada linha da saída do código Verilog:

```
out = 11110010
out = 11111100
out = 11111100
out = 1111110"""

[23] bits = bits.split("\n")


[26] bits_final = []
for ele in bits:
    bits_final.append(int(ele[-1]))
    final += ele[-1]

[27] print(bits_final)

[1, 1, 1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 1, 1, 1, 1, 1, 0, 0, 0, 1, 1, 0, 1, 0, 6]
```

A sequência de 255 bits obtida foi:


E usando um gerador de imagem a partir de dados binários, gerou-se as seguintes imagens, cada uma com uma determinada resolução para diferentes visualizações do padrão :



Razão: 68x60



Razão: 80x51



Razão 85x48

3) Conclusões:

As implementações de cada LFSR em Verilog geraram os resultados esperados. É possível notar que, como previsto, quanto mais flip-flops utilizados, maior fica o período até a repetição do valor inicial.

Para valores de "n" grandes, percebemos que é mais adequado utilizar bitmaps para visualizar a repetição das sequências. Além disso, nota-se que diferentes resoluções (razões) de imagens resultaram em padrões distintos, mas em todos os casos foi observada alguma periodicidade.

4) Referências

- Linear Feedback Shift Register for FPGA (nandland.com)
- Schematic of a maximal length 3-bit linear feedback shift register. |
 Download Scientific Diagram (researchgate.net)
- Why are a primitive polynomial equations used in linear feedback shift registers? - Electrical Engineering Stack Exchange
- Image to Binary Converter Online Picture to Array (dcode.fr)