FPGA DONANIM TASARIMI & DOĞRULAMA SUNUMU • NEXYS A7-100T (ARTİX-7)

FPGA İle Sıcaklık Verisi Toplama Mimarileri


Sinyal Dönüşüm Teorisi (ADC/DAC) ve Üç Farklı Donanım Senaryosu: Dahili XADC (DRP), Harici ADC (I2C) ve Dijital Sensör (SPI)

1. Sinyal Mantığı: Analog-Dijital (ADC) ve Dijital-Analog (DAC) Dönüşüm

BÖLÜM 1 • TEORİK ALTYAPI

Fiziksel dünyadaki sıcaklık, basınç ve ışık gibi büyüklükler doğası gereği **sürekli zamanlı ve sürekli genlikli (analog)** sinyallerdir. Örneğin LM35 sıcaklık sensörü, ortam sıcaklığıyla doğru orantılı olarak kesintisiz bir gerilim üretir. Buna karşın FPGA içerisindeki lojik kapılar, yazmaçlar (Flip-Flop) ve durum makineleri (FSM) yalnızca **ayrık zamanlı ikili (0 ve 1)** sayılarla işlem yapabilir. Fiziksel sensör verisinin FPGA'e aktarılması **ADC (Analog-to-Digital Converter)**, işlenen dijital verinin tekrar fiziksel gerilime çevrilmesi ise **DAC (Digital-to-Analog Converter)** birimleriyle gerçekleştirilir.

- **1. Örnekleme (Sampling):** Sürekli analog sinyalin belirli zaman aralıklarıyla ($\mathbf{T_s = 1 / f_s}$) anlık genlik değerinin yakalanmasıdır (Sample & Hold). Nyquist kriterine göre örnekleme frekansı, sinyalin en yüksek frekans bileşeninin en az iki katı olmalıdır.
- **2. Kuantalama (Quantization):** Yakalanan sürekli genlik değerinin, referans gerilimi ($\mathbf{V_{ref}}$) ve bit derinliğine ($\mathbf{N}$) göre bölünmüş $\mathbf{2^N}$ adet ayrık basamaktan en yakın olanına yuvarlanmasıdır. Yuvarlama farkına *kuantalama hatası* denir.
- **3. Kodlama (Encoding) ve DAC Geri Kazanımı:** Kuantalanan seviyenin $\mathbf{N}$-bitlik ikili (binary) koda dönüştürülmesidir. **DAC** ise bu sürecin tam tersini yaparak dijital kodu ağırlıklı direnç ağları veya R-2R merdiven yapılarıyla basamaklı analog gerilime geri çevirir.



Şekil 1.1: Sürekli analog sıcaklık geriliminin örnekleme (sampling), kuantalama basamakları ve N-bit dijital koda dönüşüm süreci.

TEMEL MÜHENDİSLİK BAĞINTISI VE SUNUMDA VURGULANACAK NOKTA

Bir ADC'nin hassasiyetini **Bit Çözünürlüğü ($\mathbf{N}$)** ve **Tam Ölçek Referans Gerilimi ($\mathbf{V_{FS}}$)** belirler. En küçük anlamlı bitin temsil ettiği gerilim $\mathbf{1\ LSB = V_{FS} / 2^N}$ formülüyle bulunur. Bu sunumda inceleyeceğimiz üç senaryoda sırasıyla **12-bit (XADC)**, **16-bit (ADS1115 I2C)** ve **20-bit (BMP280 SPI)** çözünürlüklerin donanım tasarımlarını kıyaslayacağız.

2. XADC Mimarisi ve Senaryo 1: Dahili XADC & DRP Arabirimi

BÖLÜM 2 • SENARYO 1


XADC Konsepti: Xilinx 7-Serisi (Artix-7) FPGA'ler, çip içerisinde çift kanallı, **12-bit çözünürlüklü ve 1 MSPS** (saniyede 1 milyon örnek) hızında çalışan *Successive Approximation Register (SAR)* tabanlı sert (hard-macro) bir ADC bloğu barındırır. Harici bir ADC entegresine ihtiyaç duymadan diferansiyel analog pinler üzerinden gerilim ve sıcaklık izlemesi sağlar.

Senaryo 1: XADC & DRP (Dynamic Reconfiguration Port) Tasarım Mimarisi

- **Donanım Hedefi ve Fiziksel Bağlantı:** Artix-7 dahili XADC bloğu (12-bit, 1 MSPS) hedeflenmiştir. LM35 sıcaklık sensörünün ($\mathbf{10\ mV/°C}$) diferansiyel analog çıkışı, Nexys A7 kartındaki JXADC portunun `Vaux4` kanalına (**N15 ve N16 pinleri**) bağlanır.
- **Veri Yolu Seçimi (DRP):** Karmaşık AXI4 arabirimi yerine daha düşük gecikmeli, doğrudan senkron **DRP (Dynamic Reconfiguration Port)** kullanılır. Tüm kontrol sinyalleri $\mathbf{100\ MHz}$ sistem saati (10 ns periyot) ile senkronize çalışır.
- **4 Evreli DRP Master FSM İşleyişi:** 1) `S_IDLE` : XADC'nin çevrimi bitirdiğini bildiren donanımsal `eoc_in` (End of Conversion) darbesi beklenir. 2) `S_READ_REQ` : `Vaux4` kanal yazmaç adresi (`0x14`) `daddr_out` hattına sürülür; okumayı tetiklemek için `den_out` sinyali tek saat vuruşu ($\mathbf{10\ ns}$) aktif edilir. 3) `S_WAIT_DRDY` : Sürekli okumayı engellemek için `den_out` sıfıra çekilir ve verinin hazır olduğunu bildiren `drdy_in` bayrağı gözetlenir. 4) `S_LATCH_DATA` : 16-bit sola yaslı (left-justified) `do_in` çıkışının üst 12 biti ayıklanır (`temp_data <= do_in(15 downto 4)`) ve dış sisteme `data_valid` onay darbesi gönderilir.

SENARYO 1 • VERİ DÖNÜŞÜM MATEMATİĞİ (12-BİT SAR & 1.0 V REFERANS)

XADC'nin $\mathbf{1.0\ V}$ dahili referans gerilimi ($\mathbf{2^{12} = 4096}$ seviye) ve LM35'in $\mathbf{10\ mV/°C}$ lineer katsayısı ile okunan 12-bit ham dijital verinin ($\mathbf{D_{out}}$) gerilim ve sıcaklık karşılığı: $\mathbf{V_{in} = (D_{out} \times 1.0\ V) / 4096}$ $\Rightarrow$ $\mathbf{T(°C) = V_{in} / 0.01\ V}$.



Şekil 2.1: Senaryo 1 Vivado DRP okuma dalga formu — eoc_in tetiklemesi, 0x14 adreslemesi, 10 ns den_out darbesi ve drdy_in ile 12-bit yakalama.

VİVADO EKRANINDA HOCAYA KURACAĞIN CÜMLE (SENARYO 1)

"Hocam, XADC çevrimi tamamladığında `eoc_in` darbesini yakalayıp `S_READ_REQ` durumuna geçiyoruz. `daddr_out` hattına Vaux4 kanal adresi olan `0x14` 'ü sürüp `den_out` sinyalini yalnızca 1 saat vuruşu (10 ns) aktif ediyoruz. Ardından `drdy_in` bayrağı 1 olduğu anda 16-bit sola yaslı `do_in(15 downto 4)` üst bitlerinden gerçek 12-bit ölçümü ayıklayıp `data_valid` üretiyoruz."

3. I2C Haberleşme Protokolü Konsepti ve Fiziksel Katman Mimarisi


I2C (Inter-Integrated Circuit), aynı veri yolu üzerinde birden fazla Master ve Slave entegrenin yalnızca iki tel (`SDA` - Seri Veri ve `SCL` - Seri Saat) kullanarak haberleşmesini sağlayan senkron, yarı çift yönlü (half-duplex) bir protokoldür. SPI'dan farklı olarak çip seçme (CS) pini kullanmaz; bunun yerine her paketin başında **7-bitlik Slave donanım adresi** ve **9. saat darbesinde el sıkışma (ACK/NACK)** mekanizması çalıştırır.

OPEN-DRAİN (TRİ-STATE) FİZİKSEL KATMAN

I2C hattında hem Master (FPGA) hem de Slave (Sensör) aynı `SDA` telini kullandığı için, bir taraf `'1'` (3.3V) diğer taraf `'0'` (GND) basarsa kısa devre (bus contention) oluşur. Bunu önlemek için VHDL'de `SDA` ve `SCL` hatları `inout` tanımlanır. Lojik `'0'` aktif olarak sürülür; lojik `'1'` için hat **yüksek empedansa (`'Z'`)** bırakılarak harici Pull-Up dirençleriyle lojik-1 seviyesine çekilir.

4-FAZLI SAAT BÖLÜCÜ (100 MHZ → 100 KHZ)

I2C standardında `SDA` hattındaki veri değişimi yalnızca `SCL = '0'` iken yapılabilir; `SCL = '1'` iken veri sabit tutulmalıdır (Start/Stop hariç). Bu Setup/Hold kısıtlamasını donanımsal olarak garanti etmek için **100 MHz** sistem saati 250'ye bölünerek **400 kHz** alt periyotlar üretilir ve her **100 kHz** `SCL` darbesi **Faz 0, Faz 1, Faz 2 ve Faz 3** olarak 4 evrede yönetilir.



Şekil 3.1: Sol: 100 kHz SCL sinyalinin 4 fazlı (Setup/Rise/Sample/Fall) üretimi. Sağ: Start, 8-bit paket, 9. darbe ACK ve Stop koşulları.

DALGA FORMUNDA KRİTİK NOKTA: START, STOP VE 9. SAAT DARBESİ (ACK/NACK)

Start Koşulu: `SCL = '1'` (Yüksek) iken `SDA` hattının `'1'` 'den `'0'` 'a çekilmesidir. **Stop Koşulu:** `SCL = '1'` iken `SDA` hattının `'0'` 'dan `'1'` 'e (`'Z'`) bırakılmasıdır. Her 8 bitlik aktarımın ardından gelen **9. saat darbesinde** gönderici hattı `'Z'` 'ye bırakır; alıcı cihaz hattı `'0'` 'a çekerse **ACK (Onay)**, `'Z'` 'de bırakırsa **NACK** oluşur.

4. Senaryo 2: Harici ADS1115 (16-Bit ADC) ve I2C Master Mimarisi

Veri Yolu Mimarisi: Bu senaryoda LM35 sıcaklık sensörünün ($10\ mV/°C$) analog çıkışı, I2C hattı (`SDA` / `SCL`) üzerinden $\pm 2.048\ V$ tam ölçekli programlanabilir kazanç yükselteci (PGA) içeren harici **ADS1115 16-bit Delta-Sigma ADC** ile sayısallaştırılıp Nexys A7-100T FPGA içindeki özel I2C Master FSM'e aktarılır.

SENARYO 2 • ÇÖZÜNÜRLÜK VE ÖLÇEKLEME MATEMATİKSEL MODELİ (15-BİT POZİTİF ÖLÇEK)

Tek uçlu (Single-Ended) ölçümde işaret biti dışında **15-bit pozitif çözünürlük ($2^{15} = 32768$ adım)** kullanılır:

• **Birim Hassasiyet (1 LSB): $2.048\ V / 32768 = 62.5\ \mu V$** | • **1 °C Karşılığı: $10\ mV / 62.5\ \mu V = 160$ LSB** (`0x00A0`)

• **Örnek Doğrulama (25 °C): $25\ °C \rightarrow 250\ mV \rightarrow 25 \times 160 = 4000_{10}$** (Hexadecimal karşılığı: `0x0FA0`).

3 Aşamalı I2C Master FSM Protokolü ve Çerçeve Dizilimi

FSM Aşaması	I2C Hattındaki Bayt Dizilimi (Hex)	El Sıkışma (ACK/NACK)	Donanımsal İşlev ve Hedef
1. Yapılandırma (Config)	`0x90` (Slave Yazma) → `0x01` (Config Ptr) → `0x44` (MSB) → `0x83` (LSB)	Her bayt sonunda Slave ACK (`'0'`)	ADS1115'i PGA **± 2.048 V**, sürekli dönüşüm modu ve **128 SPS** hızına ayarlar.
2. İşaretçi (Pointer)	`0x90` (Slave Yazma Adresi) → `0x00` (Conversion Register)	Her iki bayt sonunda Slave ACK (`'0'`)	Okuma hedefini 16-bitlik dönüşüm yazmacına (`0x00`) kilitler.
3. Periyodik Okuma (100 ms)	`0x91` (Slave Okuma) → **Üst 8-Bit (MSB)** → **Alt 8-Bit (LSB)**	MSB sonrası **Master ACK** (`'0'`); LSB sonrası **Master NACK** (`'Z'`)	Her **100 ms**'de bir 16-bit sıcaklık verisini çeker ve Stop ile paketi kapatır.
4-Fazlı Kontrol	Faz 0: `SDA` Setup | Faz 1: `SCL` Rise | Faz 2: Sample/Hold | Faz 3: `SCL` Fall	Tri-State: `'0'` aktif sürülür, `'1'` için `'Z'`	**100 MHz / 250 = 400 kHz** alt periyotlarla **100 kHz** standart I2C saati üretir.

SANAL DONANIM DOĞRULAMASI (VHDL BUS FUNCTİONAL MODEL - BFM TESTBENCH)

Fiziksel ADS1115 olmadan sistemi doğrulamak için VHDL tabanlı **BFM Testbench** geliştirilmiştir. Testbench; harici Pull-Up dirençlerini zayıf lojik-1 (`'H'`) ile simüle eder, her 9. saat darbesinde Slave ACK (`'0'`) üretir ve her okuma döngüsünde sıcaklığı dinamik olarak **+1 °C (+160 LSB = 0x00A0)** artırarak Master FSM'in paket yakalama yeteneğini kanıtlar.

VİVADO EKRANINDA HOCAYA KURACAĞIN CÜMLE (SENARYO 2)


"Hocam, I2C hattında Setup ve Hold sürelerini ihlal etmemek için 100 MHz saatimizi 4 faza bölerek 100 kHz SCL ürettik. Simülasyonda gördüğünüz `'H'` seviyeleri pull-up direncini, yani hattın `'Z'` 'ye bırakıldığını gösteriyor. Önce 0x90 adresiyle Config yazmacına 0x4483 yazıp ADC'yi hazırlıyoruz.

5. SPI Haberleşme Konsepti ve Senaryo 3: RTL Tasarım Kararları

SPI (Serial Peripheral Interface) Konsepti: Master ve Slave arasındaki kaydırma yazmaçlarının (Shift Register) dairesel bir halka oluşturduğu, **4 telli (`SCLK`, `MOSI`, `MISO`, `CS_n`)**, tam çift yönlü (full-duplex) ve yüksek hızlı senkron seri haberleşme protokolüdür. Açık kollektör (open-drain) yerine **Push-Pull** sürücüler kullandığı için I2C'den çok daha yüksek frekanslara (MHz mertebesine) ulaşır.

Senaryo 3: BMP280 SPI Master (Mod 0) Kritik RTL ve Donanım Tasarım Kararları

- **Hedef & Parametrik Saat Mimarisi:** Nexys A7-100T ($\mathbf{f_{sys} = 100\ MHz}$) üzerinde tamamen RTL seviyesinde çalışan **SPI Mod 0 (CPOL=0, CPHA=0)** Master kontrolcü tasarlanmıştır. Sentez için $\mathbf{f_{SCLK} = 1\ MHz}$ (`HALF_PERIOD = 50 clk`), simülasyon hızlandırması için $\mathbf{10\ MHz}$ parametrik (`Generic`) yapıdadır.
- **1. Zero-Skew Clocking (Tick Mimarisi):** Saat bölücüden üretilen `sclk_reg` sinyali alt bloklarda saat (`rising_edge(sclk)`) olarak *kullanılmaz*. Tüm flip-flop'lar $\mathbf{100\ MHz}$ ana sistem saatine bağlıdır; SPI örnekleme ve kaydırma anları 1 sistem saati ($\mathbf{10\ ns}$) genişliğindeki `sclk_rise` ve `sclk_fall` **Clock Enable (Tick)** darbeleriyle tetiklenir. Böylece FPGA içinde saat kayması (clock skew) sıfırlanır.
- **2. CDC / Metastability Koruması:** Dış dünyadan (PMOD portundan) asenkron olarak gelen `spi_miso` hattı, yarı-kararlılık (metastability) riskini önlemek için **2 kademeli D-Flip-Flop (`miso_sync(1 downto 0)`)** zincirinden geçirilerek $\mathbf{100\ MHz}$ saat etki alanına senkronize edilir.
- **3. SPI Mod 0 Faz Uyumu ve Kombinasyonel MSB:** CPOL=0 gereği `spi_cs_n = '1'` iken `spi_sclk = '0'` tutulur. İlk bitin (Bit 7 - MSB) ilk `sclk_rise` kenarında kaçırılmaması için `tx_shift_reg(7)` doğrudan `spi_mosi` portuna **kombinasyonel** bağlanmıştır; `spi_cs_n = '0'` olduğu anda MSB hattadır. Sonraki bitler `sclk_fall` darbesinde kaydırılır (shift), `MISO` verisi ise `sclk_rise` darbesinde örneklenir (sample).



Şekil 5.1: SPI Mod 0 (CPOL=0, CPHA=0) Zero-Skew Tick mimarisi — CS=0 anında kombinasyonel MSB, sclk_rise örnekleme ve sclk_fall kaydırma.

> **NEDEN TÜRETİLMİŞ SAAT (DERİVED CLOCK) YERİNE TİCK MİMARİSİ KULLANILDI?**
>
> FPGA tasarımında `rising_edge(sclk_reg)` kullanmak, LUT çıkışını saat ağacına (clock tree) sokarak zamanlama (timing closure) hatalarına yol açar. Bunun yerine tüm yazmaçları $\mathbf{100\ MHz}$ ana saate bağlayıp `sclk_rise` ve `sclk_fall` enable darbeleriyle kontrol etmek endüstriyel RTL standardıdır.

6. Senaryo 3: BMP280 Yazmaç Kurgusu, Burst Read ve BFM Doğrulaması

BÖLÜM 4 • SENARYO 3 & KIYASLAMA

- **SPI R/W Maskelemesi ve Konfigürasyon (`0x74 → 0x27`):** BMP280 SPI arayüzünde ilk baytın MSB biti (Bit 7) yön belirler: Yazma için **Bit 7 = 0** ($\mathbf{Addr \wedge 0x7F}$), Okuma için **Bit 7 = 1** ($\mathbf{Addr \vee 0x80}$). Başlangıçta (2 ms Power-Up sonrası) `ctrl_meas` (`0xF4`) yazmacına yazmak için `0x74` adresi ve `0x27` verisi (16 saat darbesi, 2 bayt) gönderilerek sensör *Normal Mode*'a (`mode = 11`) ve **×1** oversampling (`001`) ayarına alınır.
- **32 Saat Darbeli Burst Read (`0xFA → 3 Bayt`):** Her **100 ms** bekleme periyodu (`ST_WAIT_PERIOD`) sonunda `spi_cs_n = '0'` tutulup `temp_msb` okuma adresi (`0xFA`) gönderilir ve kesintisiz **24 saat darbesi daha** uygulanır (toplam 32 darbe). Otomatik artan adresleme ile `0xFA` (`MSB[7:0]`), `0xFB` (`LSB[7:0]`) ve `0xFC` (`XLSB[7:4]`) okunarak **20-bitlik ham sıcaklık (`temp_raw_out[19:0]`)** birleştirilir.
- **Donanım Pin Ataması (XDC):** `PMOD JA[1:4]` (`C17, D18, E18, G17`) SPI fiziksel hatlarına; `temp_raw_out[19:4]` kart üzerindeki `LED[15:0]` dizisine; `temp_raw_out[3:0]` ise **UCIO-1 (Unconstrained Port)** hatasını önlemek adına `PMOD JB[1:4]` pinlerine atanmıştır.

> **SENARYO 3 • BFM (BUS FUNCTİONAL MODEL) SİMÜLASYON ZAMANLAMASI VE DOĞRULAMASI**
>
> Testbench içindeki sanal Slave modeli, **1. pakette (1.1 µs – 2.7 µs)** `0x74` ve `0x27` yazıldığını `assert` ile doğrular. **2. pakette (4.7 µs – 7.9 µs)** `0xFA` okuma adresini görünce `MISO` hattına sırasıyla `0x7E` , `0xA5` ve `0x30` baytlarını sürer. Tam **7.9 µs anında** `data_valid = '1'` darbesiyle çıkışta 20-bitlik **`0x7EA53`** değeri yakalanır.

7. Üç Sıcaklık Toplama Senaryosunun Mühendislik Kıyaslaması

KAPANIŞ ÖZETİ

Kriter	Senaryo 1: Dahili XADC (DRP)	Senaryo 2: Harici ADC (I2C)	Senaryo 3: Dijital Sensör (SPI)
Sensör & ADC	LM35 + Artix-7 Dahili SAR XADC	LM35 + Harici ADS1115 (PGA ±2.048V)	BMP280 Dahili ADC + SPI Arabirimi
Çözünürlük	**12-Bit** (`do_in[15:4]` , 1.0 V Ref)	**16-Bit / 15-Bit Tek Uçlu** (62.5 µV LSB)	**20-Bit** (`0xFA..0xFC` Burst Read)
Fiziksel Pin & Hat	2 Analog Pin (`Vaux4` : N15, N16)	2 Pin Open-Drain (`SDA` , `SCL` - `inout`)	4 Pin Push-Pull (`PMOD JA[1:4]`)
Saat & Hız	**100 MHz** Senkron DRP (1 MSPS ADC)	**100 kHz** SCL (4-Fazlı **400 kHz** Bölücü)	**1 MHz** Sentez / **10 MHz** Sim (Tick)
Kritik Avantaj	Sıfır harici entegre maliyeti, çok yüksek örnekleme hızı.	Az pin kullanımı, aynı hatta çoklu sensör bağlanabilmesi.	Basit donanım el sıkışması, yüksek hız ve 20-bit yüksek hassasiyet.

> **VİVADO EKRANINDA HOCAYA KURACAĞIN KAPANIŞ CÜMLESİ (SENARYO 3 & GENEL ÖZET)**
>
> "Hocam, SPI senaryomuzda Zero-Skew Tick mimarisiyle `1.1 µs – 2.7 µs` aralığında `0x74` ve `0x27` yazarak BMP280'i uyandırdık; `4.7 µs – 7.9 µs` aralığında ise 32 saat darbeli Burst Read ile `0xFA` adresinden itibaren 3 bayt okuyup `7.9 µs` anında 20-bitlik `0x7EA53` değerini yakaladık."