

同時に適用する量子ゲートの 適切な選択による QMDDの量子回路シミュレーション

次世代コンピューティング研究室


三石 海人

QMDDを用いた表現

- QMDD : Quantum Multiple-valued Decision Diagrams
 - 量子回路を表現・操作するためのデータ構造
 - 行列をスカラになるまで4分割して表現
 - 行列表現よりも必要メモリを削減
 - 零行列や共通する部分行列を利用して圧縮

$$U = \begin{pmatrix} U_{00} & U_{01} \\ U_{10} & U_{11} \end{pmatrix}$$


行列表現



QMDDの構造


- 例) CVゲート

1	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0
0	0	1	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	0	0	$\frac{1+i}{2}$	0	$\frac{1-i}{2}$	0
0	0	0	0	0	$\frac{1+i}{2}$	0	$\frac{1-i}{2}$
0	0	0	0	$\frac{1-i}{2}$	0	$\frac{1+i}{2}$	0
0	0	0	0	0	$\frac{1-i}{2}$	0	$\frac{1+i}{2}$



従来のシミュレーション手法

- 量子回路の深さを最小にするような設計
 1. 並列実行可能なゲートを同じレイヤに配置
 2. 同一レイヤ上のゲート群をまとめ、一つのQMDDを生成（ゲート連結）
 3. 量子状態との積をとり、1ステップで1レイヤ分のゲートを適用




問題点

- QMDDサイズ大
- 連結するゲートの形状に依存して演算時の再帰数が増加

ゲート連結

- テンソル積で実装
- QMDDでは終端ノードを始点ノードに置換する処理




単一量子ゲートQMDDの形状による大別

0の要素を持つ

- 例: X ゲート

$$X = \begin{pmatrix} 0 & 1 \\ 1 & 0 \end{pmatrix}$$




- 0の要素の数は2個
 - 奇数個になるものは存在しない
- 演算中に再帰をスキップする役割

非ゼロの要素のみを持つ

- 例: H ゲート

$$H = \frac{1}{\sqrt{2}} \begin{pmatrix} 1 & 1 \\ 1 & -1 \end{pmatrix}$$




- 演算時に全てのエッジの探索が必要

QMDDの形状と計算量の関係



- 0の要素の有無で乗算と加算の再帰に大差

- 0の要素なし

$$\begin{pmatrix} A & B \\ C & D \end{pmatrix} \begin{pmatrix} \alpha \\ \beta \end{pmatrix} = \begin{pmatrix} A\alpha + B\beta \\ C\alpha + D\beta \end{pmatrix}$$



×




量子ビット数に
応じて指数関数的に
増加

$O(2^N)$



- 0の要素あり

- 対角行列
 - 副対角行列

$$\begin{pmatrix} A & 0 \\ 0 & D \end{pmatrix} \begin{pmatrix} \alpha \\ \beta \end{pmatrix} = \begin{pmatrix} A\alpha \\ D\beta \end{pmatrix}$$



×



量子状態に関わらず
加算の再帰なし



$O(1)$

一部の乗算も再帰なし

提案するシミュレーション手法

- 0の要素を持たないゲートよりも上位ビットへのゲートの配置を制限
 - 0の要素を持たないゲートは終端ノードに接続
- その他の並列実行可能なゲートは同一レイヤに配置
- Iゲートのパディングは0の要素を持つゲートと等価
- 例: HゲートとXゲートから構成される量子回路
 - H: 0の要素なし
 - X: 0の要素あり (副対角行列)

Hゲートの下にゲートを
挿入しない




多量子ゲートの考慮

- QMDDの上位レベルで零行列をQMDDの上位で圧縮を目指す
- 特に $SWAP$ などの置換行列は圧縮できない
 - 明示的にゲートを挿入せず後段のゲートキューを置換
- また一部の制御ゲートは制御ビットとターゲットビットの順序関係でQMDDの形状が大きく変化


$$CX = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 1 \\ 0 & 0 & 1 & 0 \end{bmatrix} \quad SWAP = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 1 \end{bmatrix}$$

手法の比較

既存のシミュレーション手法



提案するシミュレーション手法



まとめ



- 量子ゲートのQMDDの形状に注目したシミュレーション手法の提案
 - 単一量子ゲート… 0の要素の有無
 - 多量子ゲート… 零行列の有無
- ゲートの連結に起因する演算時の再帰数の指数的増大を抑制

今後の課題

- QMDDの変数順序を入れ替えてデッドスペースの削減
- 制御ビットとターゲットビットの順序関係を考慮した最適化

付録

- $mul(A, a)$
 - $add(mul(B, b), mul(C, c)) \dots$ ①
 - $mul(B, b)$
 - $add(mul(F, d), mul(G, e)) \dots$ ②
 - $mul(F, d)$
 - $add(mul(J, f), mul(K, g)) \dots$ ③
 - $mul(J, f)$
 - $mul(K, g)$
 - $add(mul(L, f), mul(M, g))$
 - 省略
 - $mul(G, e)$
 - 省略
 - $add(mul(H, d), mul(I, e))$
 - 省略
 - $mul(C, c)$
 - 省略
 - $add(mul(D, b), mul(E, c))$
 - 省略




※キャッシュによるカットを無視



- $mul(A, a)$ **mul: 84, add: 70**
 - $add(mul(B, b), mul(C, c))$... ① **mul: 42, add: 34**
 - $mul(B, b)$ **mul: 20, add: 14**
 - $add(mul(F, d), mul(G, e))$... ② **mul: 10, add: 6**
 - $mul(F, d)$ **mul: 4, add: 2**
 - $add(mul(J, f), mul(K, g))$... ③ **mul: 2**
 - $mul(J, f)$ **0**
 - $mul(K, g)$ **0**
 - $add(mul(L, f), mul(M, g))$ **mul: 2**
 - 省略
 - $mul(G, e)$ **mul: 4, add: 2**
 - 省略
 - $add(mul(H, d), mul(I, e))$ **mul: 10, add: 6**
 - 省略
 - $mul(C, c)$ **mul: 20, add: 14**
 - 省略
 - $add(mul(D, b), mul(E, c))$ **mul: 42, add: 34**
 - 省略

一般式



$$mul_n = \frac{4^{n+1} - 4}{3} \quad add_n = \frac{4^{n+1} - 3 * 2^{n+1} + 2}{3}$$



- $mul(A, a)$ ~~$mul: 84, add: 70$~~ $mul: 52, add: 38$ $mul: 26, add: 18$
- $add(mul(B, b), mul(C, c))$... ① ~~$mul: 42, add: 34$~~
 - $mul(B, b)$ ~~$mul: 20, add: 14$~~ $mul: 12, add: 6$
 - $add(mul(0, d), mul(G, e))$... ② ~~$mul: 10, add: 6$~~ $mul: 6, add: 2$
 - $mul(0, d)$ ~~$mul: 4, add: 2$~~ 0
 - ~~$add(mul(J, f), mul(K, g))$~~ ... ③
 - ~~$mul(J, f)$~~ 0
 - ~~$mul(K, g)$~~ 0
 - ~~$add(mul(L, f), mul(M, g))$~~
 - 省略
 - $mul(G, e)$ $mul: 4, add: 2$
 - 省略
 - $add(mul(H, d), mul(0, e))$ ~~$mul: 10, add: 6$~~ $mul: 6, add: 2$
 - 省略
 - $mul(C, c)$ ~~$mul: 20, add: 14$~~ $mul: 12, add: 6$
 - 省略
 - $add(mul(D, b), mul(E, c))$ ~~$mul: 42, add: 34$~~ $mul: 26, add: 18$
 - 省略



- $mul(A, a)$ **mul: 84, add: 70**
 - $add(mul(B, b), mul(C, c)) \dots$ ① **mul: 42, add: 34**
 - $mul(B, b)$ **mul: 20, add: 14**
 - $add(mul(F, d), mul(G, e)) \dots$ ② **mul: 10, add: 6**
 - $mul(F, d)$ **mul: 4, add: 2**
 - $add(mul(0, f), mul(K, g)) \dots$ ③ **mul: 2**
 - $mul(0, f)$ **0**
 - $mul(K, g)$ **0**
 - $add(mul(L, f), mul(0, g))$ **mul: 2**
 - 省略
 - $mul(G, e)$ **mul: 4, add: 2**
 - 省略
 - $add(mul(H, d), mul(I, e))$ **mul: 10, add: 6**
 - 省略
 - $mul(C, c)$ **mul: 20, add: 14**
 - 省略
 - $add(mul(D, b), mul(E, c))$ **mul: 42, add: 34**
 - 省略



Terminal

Terminal¹⁷



多量子ゲートのQMDD表現①

$$CX = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 1 \\ 0 & 0 & 1 & 0 \end{bmatrix}$$

$$SWAP = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 1 \end{bmatrix}$$

非0の値の数は同じ


ノードとエッジの数には大差あり



多量子ゲートのQMDD表現②


$$CX(0,1) = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 1 \\ 0 & 0 & 1 & 0 \end{bmatrix}$$

$ctrl\ idx < tgt\ idx$



$$CX(1,0) = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 0 & 0 & 1 \\ 0 & 0 & 1 & 0 \\ 0 & 1 & 0 & 0 \end{bmatrix}$$

$ctrl\ idx > tgt\ idx$



非0の値の数は同じ

ノードとエッジの数は同数だが、
演算時などにおける探索回数は増加

