
## HW1: Approximate Average

黄偉峰 E34106010

# Architecture Diagram



# Circuit Design Description

### 題目特點




Fig. 2 I/O Timing Diagram

Youtput再經過9個值後,第10個值時就必須計算完成,並且持續跟著Xinput計算出正確的Y,故需將計算過程透過合理安排能夠在一個clock內做完題目要的計算。

### Shifter Register

```
always @(posedge clk or posedge reset) begin //sum_x
   if(reset) sum_x <= 0;
   else begin
        sum_x <= sum_x + X - x_array[8];
   end
end</pre>
```



透過一個Shifter Register,每次有新的x進來時存入 x\_array[0],並把所有位置上的值往下一個位置移動。

在上述過程中每次存入新值就將**sum\_x加上新值並減** <mark>掉即將被覆蓋掉的值</mark>,以此可以在每次新值進來時將 **Shift Register**當中的總和計算出來。

### X\_avg, X\_appr

```
 Xappr_{j} = \begin{cases} Xappr_{j} = Xavg_{j} \\ \text{ if } Xavg_{j} \in XS \\ X_{i} \middle| (X_{i} \in XS) \ and \ (X_{i} < Xavg_{j}) \ \text{and } (Xavg_{j} - X_{i} \ \text{is minimal}) \cdots (3) \\ \text{ if } Xavg_{j} \notin XS \end{cases}
```

where Xappr; is the value of the jth approximate average.

X\_appr根據題目定義為在shift register當中最大且小於等於x平均值的數值,因需要在一個cycle內完成,所以透過組合電路方式一次判斷完shift register內的8個element。

assign x\_avg = sum\_x / 9;

x\_avg直接使用組合電路除法器除9完成

### Output Y

$$Y_{j} = \left| \frac{\sum_{i=j}^{j+n-1} (X_{i} + Xappr_{j})}{n-1} \right|$$
 (4)

透過先前已經算好的x總和,再額外加上9倍的X\_appr,最後除上8即為Y值, 實作上加上9倍的X\_appr,改寫成左移位3位獲得8倍的X\_appr並加上X\_appr獲得9倍X\_appr, 除8則以向右移3位代替。

### Functional Simulation Report

### Learn from this homework

# Learn from this homework

• 這次作業學到最多的應該是verilog語法當中的 for loop,在過去寫verilog時很少會用到它,但 剛好這次作業中我的寫法有很多重複的部分, 於是使用了for loop去展開電路,因為很少用所 以還有特別去查過相關的語法,順便也學習了 其他類似的語法e.g.generate等等,並且在這次 作業中嘗試把自己的設計用Block diagram的方 式表示出來,這也是以前很少做的。