

## EEA-25 - Sistemas Digitais Programáveis

Prof. Dr. Harlei Miguel Arruda Leite | IEE, Sala 187 harlei@ita.br

#### Laboratório 02

# 1. Objetivos

 Familiarizar com o ambiente de desenvolvimento; Compreender o processo de design de circuitos usando Verilog e implementação em FPGA.

#### 2. Roteiro

- **2.1.** Criando um projeto:
  - Crie uma pasta no formato EEA25-Lab1-<MembrosDoGrupo>;
  - Dentro da pasta, crie um arquivo denominado full adder.v;
- 2.2. No arquivo full\_adder.v, implemente o full adder da Figura 1 utilizando descrição estrutural:




Figura 1 - Full adder.

- A descrição estrutural consiste nos passos abaixo:
  - Descreva o circuito em termos de portas lógicas, blocos e suas interconexões;
  - Use blocos elementares (primitivas) para construir o comportamento do sistema (AND, OR, NAND, NOR, XOR, etc);
  - O Crie nodes "wires" (w1, w2 e w3) para realizar a conexão entre entrada/saída.

### **2.3.** Simulação e testbench:

- Antes de sintetizar o circuito na FPGA, é necessário simular. Para isso, é preciso criar um testbench para o full adder;
- Crie um arquivo denominado full\_adder\_tb.v, e implemente o código da Figura 2;



```
// tb for full adder
`include "full_adder.v"
module full_adder_tb;
    reg A, B, CIN; // UUT inputs
    wire S, COUT; // UUT outputs
    // full adder instance
    full_adder uut( .a(A), .b(B), .cin(CIN),
                    .s(S), .cout(COUT));
    initial begin
        $dumpfile("full_adder_tb.vcd");
        $dumpvars(0, full_adder_tb);
    end
    initial begin
        A = 1'b0; B = 1'b0; CIN = 1'b0; #1
        A = 1'b0; B = 1'b0; CIN = 1'b1; #1
        A = 1'b0; B = 1'b1; CIN = 1'b0; #1
        A = 1'b0; B = 1'b1; CIN = 1'b1; #1
        A = 1'b1; B = 1'b0; CIN = 1'b0; #1
        A = 1'b1; B = 1'b0; CIN = 1'b1; #1
        A = 1'b1; B = 1'b1; CIN = 1'b0; #1
        A = 1'b1; B = 1'b1; CIN = 1'b1; #1;
    end
endmodule
```

Figura 2 – Testbench.

- Abra o terminal e digite o código a seguir:
  - iverilog full\_adder\_tb.v
  - vvp a.out
  - gtkwave full\_adder\_tb.vcd
- No gtkwave, selecione as entradas e saídas, como mostra a Figura 3, clique com o botão direito > Recurse Import > Append;






Figura 3 – Selecionando as entradas e saídas do gtkwave.

 Ajuste o zoom da imagem até visualizar toda a onda. Você deverá obter uma imagem como mostra a Figura 4.



Figura 4 – Entradas e saídas visualizadas no gtkwave.

### 2.4. Síntese:

- Sabendo que a descrição do circuito está correta, podemos passar para a etapa de síntese;
- Crie o arquivo full\_adder.pcf como mostra a Figura 5;
- Crie o arquivo Makefile exatamente como no Laboratório 01, alterando somente o filename para full\_adder e pcf\_file para full\_adder.pcf;
- Conecte a FPGA no computador;
- Abra o terminal e acesse a página do projeto, e então digite o comando:
  - make build
- Não ocorrendo nenhum erro, arraste o arquivo full\_adder.bin para o drive iCELink utilizando a interface gráfica, ou então digite make prog\_flash no terminal para realizar via linha de comando.



```
BOARD PINS
#
    FPGA pins:
    PMOD I/O in use - OUTPUT-FULL-ADDER
               C5
set io cout
set io s
               B3
    PMOD I/O in use - INPUT-FULL-ADDER
set io -pullup yes a
                          C6
set_io -pullup yes b
                          B4
set_io -pullup yes cin
                          B5
set_io --warn-no-port PMOD4 E3
set_io --warn-no-port PMOD5 E1
set io --warn-no-port PMOD6 C2
set io --warn-no-port PMOD7 B1
set_io --warn-no-port PMOD8 A1
set io --warn-no-port PMODL2 A3
set_io --warn-no-port PMODL3 B6
set_io --warn-no-port PMODR1 A1
set_io --warn-no-port PMODR2 B1
set_io --warn-no-port PMODR3 D1
set_io --warn-no-port PMODR4 E2
```

Figura 5 – Arquivo full\_adder.pcf.

### 3. Critério de avaliação

- Este laboratório não requer relatório;
- Quando finalizar, chame o professor para verificar o projeto.