

Proposta Adaptada de Projeto: SoC Transceptor SpaceFibre (Mixed-Signal) para Links em Cobre

Versão com ferramentas open-source/gratuitas — Equipe de 3 integrantes

Período de execução: 08/09/2026 a 19/12/2026 (~15 semanas)

1. Nota sobre a adaptação

A proposta original (CTI Renato Archer) prevê o desenvolvimento completo de um SoC transceptor SpaceFibre — Lane Layer, Data Link Layer e Network Layer digitais, mais a PHY analógica (SerDes TX/RX completo), com fluxo comercial de síntese, STA e layout, visando o link em cobre e, como extensão, a fibra óptica (VCSEL). Para viabilizar a entrega com 3 pessoas em ~3,5 meses efetivos, usando apenas ferramentas gratuitas, os seguintes cortes de escopo foram necessários:

Item	Proposta original	Proposta adaptada	Motivo
Escopo de protocolo digital	Lane Layer completa (8b/10b + scrambling + framing) + Data Link Layer completa (QoS por créditos, múltiplos canais virtuais) + Network Layer completa (roteamento/endereçamento SpaceWire)	Lane Layer mantida 100% (núcleo obrigatório mais tratável) + Data Link/Network Layer em versão funcional simplificada (1 canal virtual fixo, sem QoS dinâmico completo, roteamento estático ponto-a-ponto)	Implementar QoS dinâmico completo com múltiplos VCs e roteamento configurável, com verificação total da norma, é um projeto de protocolo por si só; inviável para 3 alunos em 3,5 meses somado à PHY analógica
Nó tecnológico	CMOS rad-hard/rad-tolerant institucional (não especificado, sujeito a disponibilidade e possível NDA)	SkyWater SKY130 (open-source, sem NDA) — sem garantia de robustez à radiação; uso restrito a fins de aprendizado do fluxo de projeto	PDKs rad-hard reais não são acessíveis publicamente/gratuitamente; o SKY130 permite completar o fluxo full-custom + digital sem depender de acesso institucional
SerDes TX (PLL + driver CML)	Esquemático completo, validado por lock time e jitter na taxa-alvo plena da norma (2,5/3,125 Gbps)	Mesma topologia (PLL + driver CML), taxa-alvo reduzida para 1,25 Gbps, validação por simulação de malha fechada no ngspice	Fechar o PLL a 2,5/3,125 Gbps com jitter dentro de máscara, em ferramentas open-source e 3,5 meses, é um risco alto; reduzir a taxa mantém o aprendizado do laço de PLL sem travar o cronograma
SerDes RX (CTLE + CDR)	Esquemático completo, validado por diagrama de olho e tolerância a jitter conforme a norma	Mesma topologia, mesma taxa reduzida, avaliação qualitativa do olho via ngspice (PRBS7 curto), sem certificação formal contra a máscara da norma	Diagrama de olho completo com PRBS31 longo e máscara formal exige ferramentas de caracterização SerDes sem equivalente gratuito robusto
Síntese lógica e STA	Fluxo comercial (ex.: Genus/Design Compiler + Tempus/PrimeTime)	Yosys (síntese) + OpenSTA (análise estática de temporização)	Fluxo open-source padrão da comunidade acadêmica de VLSI digital
Layout dos blocos analógicos críticos	Cadence Virtuoso (layout) + Calibre (DRC/LVS)	Xschem (esquemático) + Magic VLSI (layout/DRC) + Netgen (LVS)	Mesmo toolchain já validado nos dois projetos anteriores da equipe (memória e DCO)
Extensão para fibra óptica (VCSEL)	Objetivo estendido no original	Mantido como objetivo estendido, não obrigatório	Já estava fora do núcleo obrigatório na proposta original

Item	Proposta original	Proposta adaptada	Motivo
Divulgação científica	"Na medida do possível"	Mantida como entrega opcional (stretch goal)	Depende do tempo remanescente ao final do projeto

Essa adaptação mantém intacta a estrutura conceitual do projeto original (Lane Layer → Data Link/Network → ICD digital-analógica → PHY SerDes → síntese/STA/layout), reduzindo a dimensão e a taxa-alvo de cada etapa para caber no prazo e na equipe.

2. Ferramentas — substituições open-source

Função (proposta original)	Ferramenta original (provável)	Substituto gratuito	Observação
RTL digital (Lane/Data Link/Network)	SystemVerilog + simulador comercial (VCS/Quest/Xcelium)	SystemVerilog + Icarus Verilog / Verilator + GTKWave	Cobrem o subconjunto sintetizável de SystemVerilog usado no escopo do projeto
Cobertura de testbench	Ferramenta comercial de cobertura (VCS/Quest)	Checagem funcional dirigida por scripts Python + contadores em SystemVerilog	Cobertura dos 256 símbolos de dados e K-characters verificada por scoreboard, sem depender de licença de coverage comercial
Síntese lógica	Cadence Genus / Synopsys Design Compiler	Yosys	Síntese RTL → netlist para SKY130
Análise estática de temporização (STA)	Cadence Tempus / Synopsys PrimeTime	OpenSTA	Usado em conjunto com o fluxo Yosys/OpenLane
Place & Route (blocos digitais)	Cadence Innovus / Synopsys ICC	OpenLane (Yosys + OpenROAD)	Fluxo síntese → GDSII para os blocos puramente síncronos, se necessário
PDK / tecnologia	Nó CMOS institucional (rad-hard/rad-tolerant)	SkyWater SKY130	Consistente com os dois projetos anteriores da equipe (mesma curva de aprendizado)
Esquemático analógico (PLL, driver CML, CTLE, CDR)	Cadence Virtuoso (schematic)	Xschem	Integra nativamente com ngspice e o SKY130
Simulação elétrica (SPICE)	Spectre / HSPICE	ngspice	Malha fechada do PLL (lock time, jitter) e recuperação de clock/dados do CDR
Layout físico analógico	Cadence Virtuoso (layout)	Magic VLSI	
DRC	Calibre / IC Validator	Magic DRC (regras SKY130)	
LVS	Calibre / IC Validator	Netgen	Roda em conjunto com o Magic
Extração de parasitas	Calibre / StarRC	Magic (extract)	Apenas para os blocos analógicos críticos, se houver tempo (objetivo estendido)
Documentação da ICD	Ferramenta própria / planilha	Markdown + diagramas (draw.io ou Excalidraw, gratuitos)	

Função (proposta original)	Ferramenta original (provável)	Substituto gratuito	Observação
Controle de versão	—	Git + GitHub/GitLab	Essencial para trabalho em equipe reduzida

Todas essas ferramentas rodam em Linux (Ubuntu recomendado) e são 100% gratuitas para uso educacional e comercial, sem necessidade de licença acadêmica especial.

3. Organização da equipe (3 pessoas)

Como nos dois projetos anteriores, a divisão é por responsabilidade primária + apoio cruzado. Aqui, o corte natural do próprio projeto original — "frente digital" e "frente analógica" — já orienta a divisão, mas com 3 pessoas a frente digital precisa ser dividida em duas responsabilidades distintas para não sobrecarregar uma única pessoa com Lane + Data Link + Network + síntese + STA.

Papel 1 — RTL da Lane Layer (Camada Física digital)

- Implementa o codificador/decodificador 8b/10b (RTL), com balanceamento de disparidade.
- Implementa o scrambling e o enquadramento (framing) conforme a ECSS-E-ST-50-11C.
- Desenvolve o testbench autoverificável com cobertura completa dos 256 símbolos de dados e dos K-characters.
- Simula e depura no Icarus Verilog/Verilator + GTKWave.

Entrega: RTL da Lane Layer com testbench de cobertura completa, validado em simulação.

Papel 2 — RTL Data Link/Network, Síntese Digital e ICD

- Implementa a versão funcional simplificada da Data Link Layer (1 canal virtual, controle de fluxo por créditos básico).
- Implementa a Network Layer com roteamento estático ponto-a-ponto.
- Integra esses blocos com a Lane Layer (Papel 1) em simulação, com cenários de tráfego representativos.
- Define e documenta formalmente a Interface de Controle (ICD) entre os blocos digitais e a PHY analógica.
- Roda o fluxo de síntese lógica (Yosys) do RTL integrado para SKY130 e a análise estática de temporização (OpenSTA).

Entrega: RTL Data Link/Network simulado, documento de ICD e netlist sintetizado com relatório de STA sem violações de caminho crítico.

Papel 3 — PHY Analógica (Mixed-Signal)

- Projeta em esquemático (Xschem, SKY130) o núcleo do transmissor SerDes: PLL de síntese de clock + driver CML de saída.
- Projeta em esquemático o núcleo do receptor SerDes: CTLE + CDR.
- Simula no ngspice a malha fechada do PLL (lock time, jitter) e a recuperação de clock/dados do CDR (diagrama de olho qualitativo).
- Executa o layout físico dos blocos críticos (PLL/driver CML, CTLE/CDR) no Magic, com DRC (Magic) e LVS (Netgen).

Entrega: esquemáticos e simulações SPICE do TX/RX SerDes, mais o layout dos blocos críticos com DRC/LVS limpo.

Como evitar isolamento e travamento do cronograma

- Semana 1 coletiva: os 3 revisam juntos as seções relevantes da ECSS-E-ST-50-11C e instalam/testam todo o toolchain (Icarus/Verilator, Yosys, OpenSTA, Xschem, Magic, ngspice, Netgen, Git) antes de dividir tarefas.
- A ICD deve ser tratada como um contrato imutável depois de fechada na Fase 0 — mudanças tardias nela geram retrabalho simultâneo nas duas frentes (digital e analógica), exatamente como já observado nos projetos anteriores da equipe.
- Reunião de integração semanal (1h, toda sexta): cada um mostra o que rodou, mesmo que incompleto — essencial dado que este projeto tem 3 frentes de trabalho paralelas (Lane, Data Link/Network, PHY) em vez de 2.

- Repositório Git compartilhado desde o dia 1, com a ICD e a especificação técnica (seção 5) na pasta /docs, consultadas por todos — isso permite que os 3 avancem em paralelo sem esperar um pelo outro.
- O Papel 3 (PHY analógica) começa em paralelo com o Papel 1 desde a semana 2, já que a etapa de fechamento do PLL/CDR é historicamente a mais demorada do projeto — não pode ficar para o fim.

4. Metodologia (passo a passo)

Fase 0 — Setup (Semana 1: 08–14/set)

1. Instalar o toolchain: Icarus Verilog/Verilator, GTKWave, Yosys, OpenSTA, OpenLane, open_pdks (SKY130), Xschem, Magic, Netgen, ngspice, Git.
2. Revisar em conjunto as seções da ECSS-E-ST-50-11C relevantes ao 8b/10b, scrambling, framing e à camada elétrica do link.
3. Fechar a especificação técnica adaptada (ver seção 5) e a ICD preliminar entre digital e analógico.
4. Criar o repositório Git com estrutura de pastas (/rtl, /tb, /analog, /docs, /sims).

Fase 1 — Lane Layer digital (Semanas 2–5: 15/set–12/out)

5. Implementar a tabela de codificação 8b/10b (RTL) com balanceamento de disparidade.
6. Implementar o scrambling e o enquadramento conforme a norma.
7. Construir o testbench autoverificável com cobertura dos 256 símbolos de dados e dos K-characters.
8. Simular e depurar no Icarus Verilog/Verilator + GTKWave.

Marco 1 (12/out): Lane Layer com cobertura completa validada.

Fase 2 — Data Link/Network e síntese digital (Semanas 4–9: 29/set–09/nov, em paralelo)

9. Implementar a versão simplificada da Data Link Layer (1 canal virtual, créditos básicos).
10. Implementar a Network Layer com roteamento estático ponto-a-ponto.
11. Integrar com a Lane Layer (Papel 1) em simulação, com cenários de tráfego representativos.
12. Rodar a síntese lógica (Yosys) do RTL integrado para SKY130.
13. Rodar a STA (OpenSTA) e fechar os caminhos críticos dentro da frequência-alvo reduzida.

Marco 2 (09/nov): RTL integrado (Lane + Data Link + Network) sintetizado, com STA sem violações críticas.

Fase 3 — PHY analógica (Semanas 2–9: 15/set–09/nov, em paralelo)

14. Projetar o esquemático do núcleo do PLL (síntese de clock) e do driver CML de saída no Xschem.
15. Simular a malha fechada do PLL no ngspice (lock time, jitter).
16. Projetar o esquemático do CTLE + CDR.
17. Simular a recuperação de clock/dados (diagrama de olho qualitativo, PRBS7).
18. Fazer o layout dos blocos críticos (PLL/driver CML, CTLE/CDR) no Magic; rodar DRC/LVS.

Marco 3 (09/nov): TX/RX SerDes validados por SPICE na taxa-alvo reduzida, com layout dos blocos críticos e DRC/LVS limpo.

Fase 4 — Integração da ICD e validação cruzada (Semanas 10–12: 10–30/nov)

19. Consolidar o documento formal de ICD (sinais, temporização, requisitos elétricos de fronteira) com base no que foi efetivamente implementado nas duas frentes.
20. Validar a compatibilidade entre a interface digital gerada pela síntese e os requisitos elétricos assumidos no projeto analógico.
21. Se houver tempo, montar um testbench mínimo de integração (netlist estrutural digital + modelo comportamental simplificado da PHY) para simulação funcional ponta a ponta.

Marco 4 (30/nov): ICD final documentada e consistente entre as duas frentes.

Fase 5 — Consolidação e relatório final (Semanas 13–15: 01–19/dez)

22. Consolidar o relatório técnico final (RTL, síntese/STA, PHY analógica, ICD, limitações conhecidas).

23. Preparar a apresentação final com demonstração das simulações (RTL + SPICE).
24. (Opcional) preparar resumo/pôster para divulgação científica.

5. Especificação técnica proposta (para validação pela equipe/orientador)

- Norma de referência: ECSS-E-ST-50-11C (SpaceFibre), seções aplicáveis ao escopo reduzido.
- Tecnologia: SkyWater SKY130 (130nm) — sem garantia rad-hard; uso exclusivamente para fins de aprendizado do fluxo full-custom + digital.
- Lane Layer: codificação 8b/10b completa (256 símbolos de dados + K-characters), scrambling e framing conforme a norma — escopo 100% mantido do original.
- Data Link Layer: 1 canal virtual (em vez de múltiplos), controle de fluxo por créditos em versão simplificada.
- Network Layer: roteamento estático ponto-a-ponto (em vez de roteamento dinâmico configurável).
- Taxa-alvo do link (SerDes): reduzida para 1,25 Gbps, em vez das taxas plenas de 2,5/3,125 Gbps da norma.
 - Justificativa: reduzir a taxa-alvo diminui drasticamente a dificuldade de fechamento do PLL/CDR em ferramentas open-source, mantendo a arquitetura (PLL+CML no TX, CTLE+CDR no RX) intacta como prova de conceito.
- Verificação analógica: lock time e jitter do PLL via ngspice; diagrama de olho qualitativo do CDR (PRBS7), sem certificação formal contra a máscara da norma.
- Verificações obrigatórias: cobertura completa de símbolos no testbench da Lane Layer; síntese sem erros e STA sem violações de caminho crítico na frequência-alvo reduzida; DRC/LVS limpos nos blocos analógicos críticos.
- ICD: documento formal (Markdown + diagrama) especificando sinais, temporização e requisitos elétricos de fronteira entre digital e analógico — tratado como contrato imutável após a Fase 0.
- Fora de escopo (trabalho futuro): QoS multi-VC completo, roteamento dinâmico, TMR/FDIR, extração de parasitas do SerDes completo, co-simulação mixed-signal ponta a ponta, GDSII fechado do SoC completo, extensão para fibra óptica (VCSEL) — todos já eram objetivos estendidos ou dependiam de escopo maior na proposta original.

6. Cronograma resumido

Semana(s)	Datas	Entregável
1	08–14/set	Toolchain instalado; especificação técnica e ICD preliminar fechadas
2–5	15/set–12/out	Lane Layer (8b/10b + scrambling + framing) com cobertura completa
4–9*	29/set–09/nov	RTL Data Link/Network integrado, sintetizado (Yosys) e com STA sem violações críticas
2–9*	15/set–09/nov	PLL/CML TX e CTLE/CDR RX validados via SPICE; layout dos blocos críticos com DRC/LVS limpo
10–12	10–30/nov	ICD final documentada e consistente
13–15	01–19/dez	Relatório técnico final e apresentação

**Fases 2 e 3 correm em paralelo com a Fase 1, cada uma na sua frente (digital e analógica).*

7. Riscos e plano de contingência

- Risco maior: fechar o PLL/CDR analógico em ferramentas open-source dentro do prazo — mesmo com a taxa-alvo reduzida, é historicamente a etapa mais demorada em projetos SerDes; por isso a Fase 3 já começa na semana 2, em paralelo total com a Fase 1.
- Se o cronograma atrasar: primeiro corte é reduzir ainda mais a taxa-alvo do link (de 1,25 Gbps para algo como 625 Mbps), mantendo a topologia PLL+CML/CTLE+CDR intacta — isso reduz o esforço de fechamento de malha do PLL e a dificuldade de layout de alta velocidade.
- Segundo corte, se necessário: reduzir a Network Layer a um "pass-through" documentado (sem roteamento algum), mantendo a Lane Layer e a Data Link Layer como núcleo obrigatório efetivo.

- Terceiro corte, se necessário: tornar o layout físico dos blocos analógicos críticos opcional, entregando apenas esquemático + simulação SPICE validada — documentado como limitação conhecida.
- Nunca cortar: a cobertura completa da Lane Layer (8b/10b) e a ICD formal entre digital e analógico — são o núcleo que prova que o SoC transceptor é coerente ponta a ponta, mesmo em escopo reduzido.

8. Resultados esperados (versão adaptada)

- RTL da Lane Layer (8b/10b + scrambling + framing) com testbench autoverificável e cobertura completa dos 256 símbolos de dados e K-characters.
- RTL simplificado da Data Link Layer (1 canal virtual) e da Network Layer (roteamento estático), integrado e simulado com cenários de tráfego representativos.
- RTL integrado sintetizado (Yosys) para SKY130, com relatório de STA (OpenSTA) sem violações de caminho crítico na frequência-alvo reduzida.
- Documento formal de ICD entre os blocos digitais e a PHY analógica.
- Esquemáticos e simulações SPICE (ngspice) do núcleo TX (PLL+CML) e RX (CTLE+CDR) do SerDes, validados na taxa-alvo reduzida (lock time, jitter, diagrama de olho qualitativo).
- Layout físico dos blocos analógicos críticos (PLL/driver CML, CTLE/CDR) com DRC/LVS limpo.
- Relatório técnico final consolidando os resultados das duas frentes e as limitações conhecidas frente à norma ECSS-E-ST-50-11C completa.
- (Opcional) material de divulgação científica, se houver tempo remanescente.