RELATÓRIO TÉCNICO DE ENGENHARIA

Plano de Validação de Link Ponto a Ponto e Roteiro de Prova de Conceito (ECSS-E-ST-50-11C)

Projeto / IP Core:	Transceptor SpaceFibre para Comunicações Espaciais
Norma de Referência:	ECSS-E-ST-50-11C (15 de maio de 2019)
Tecnologias Alvo:	ASIC SkyWater SKY130 (130 nm) & FPGA NanoXplore NG-ULTRA (28 nm)
Ambiente de Testbench:	tb/tb_spacefibre_system.v (Cenários C1 a C9 autoverificáveis)

1. Visão Geral da Pilha e Camadas Implementadas

Este documento descreve detalhadamente o script de testbench do enlace SpaceFibre, o comportamento esperado para cada sinal injetado no canal físico e a justificativa técnica pela qual cada resultado valida a integridade do protocolo segundo a norma ECSS-E-ST-50-11C. A pilha digital está estruturada em três camadas com separação estrita de escopo:

- **Network Layer (sf_network.v - ECSS 5.8):** Roteamento wormhole ponto a ponto, com Path Addressing (0x00=Local, 0x01=Link) executando remoção de cabeçalho (Header Deletion) e Logical Addressing (0x20..0xFE) com preservação de cabeçalho.
- **Data Link Layer (sf_datalink.v - ECSS 5.7):** Perfil 1 VC / No-Retry, com Scrambler de Galois (X^16+X^5+X^4+X^3+1), gerador PRBS contínuo de Idle, enquadramento normativo (SDF, EDF, SIF, FCT), CRCs de 16 e 8 bits refletidos, marcadores in-band (EOP, EEP, Fill) e Virtual Channel Buffer (VCB) com commit especulativo.
- **Lane Layer (spacefibre_lane_top.v - ECSS 5.5):** 100% normativa, com Codec 8B/10B estrito (rejeição de K28.1/4/6 e K23.7), Word Aligner de 20 bits, sincronizador de palavras de 32 bits (FSM LostSync/CheckSync/Ready com Regra 5.5.7l), Elastic Buffer com SKIP neutro, LLCWs da Tabela 5-3, LISM de 10 estados e correção automática de polaridade RX.

2. Roteiro de Injeção de Sinais, Comportamento Esperado e Validação do Enlace

O ambiente de verificação implementado em tb/tb_spacefibre_system.v conecta dois nós transceptores completos (Nó A e Nó B) através de um canal serial de 10 bits síncrono com atraso configurável de 3 ciclos. Abaixo estão descritos cada um dos 9 cenários normativos executados:

Cenário 1 (C1): Inicialização do Enlace e Negociação de Capacidades

1. Sinal Injetado / Ação: O testbench aplica o reset global (rst_n = 0 -> 1) e dispara simultaneamente os sinais de partida lane_start em nível alto nos Nós A e B (a_start = 1 e b_start = 1).

2. Comportamento Esperado (Hardware): 1. Ambas as máquinas LISM entram em ClearLine e contam rigorosamente 200 ciclos (2 µs de silêncio elétrico obrigatório pela norma);
2. Transitam para Started e transmitem a LLCW INIT1 (BC_CE_BE_BE) por pelo menos 1023 palavras consecutivas sem erro;
3. Ao detectarem INIT1 mútuo, avançam para Connecting transmitindo INIT2;
4. Avançam para Connected e transmitem INIT3 trocando as palavras de capacidade: near_end_capabilities = {DataScrambled=1, LaneStart=1, LinkReset=0};
5. As Lanes alcançam o estado Active (a_act=1 e b_act=1) e a Data Link Layer sobe link_up=1;
6. Cada nó transmite automaticamente 4 tokens FCT (K28.3), concedendo 4 créditos iniciais de transmissão (tx_credit = 4).

3. Por que é Positivo e Valida o Link: Validação da LISM (Figura 5-29) e das LLCWs da Tabela 5-3. Comprova que o enlace físico só é declarado operacional após validação rigorosa de qualidade de canal (1023 palavras íntegras), impedindo inicializações espúrias e garantindo que ambas as pontas conhecem as capacidades negociadas (Scrambler habilitado).

Cenário 2 (C2): Transmissão de Pacote Único (A -> B)

1. Sinal Injetado / Ação: O Host A enfileira um pacote de 10 bytes com destino ao Nó B (endereço 0x21), finalizando com a flag h_tx_flag = 1 (indicador de fim de pacote EOP).

2. Comportamento Esperado (Hardware): 1. A Network Layer consulta a rota e encaminha os bytes para a Data Link Layer;
2. A Data Link emite o SDF (K28.7, D16.2), consome 1 crédito FCT, divide os 10 bytes em Data Words de 32 bits, aplica o Scrambler Galois, completa os bytes faltantes com Fill (K27.7), insere o EOP (K29.7) sem embaralhar, e fecha com o EDF (K28.0) contendo o CRC-16;
3. No Nó B, a Lane entrega as palavras, a Data Link valida o CRC-16 no EDF, comita no buffer VCB e entrega os 10 bytes perfeitamente íntegros ao Host B com h_rx_flag = 1.

3. Por que é Positivo e Valida o Link: Validação do formato de quadro (Framing), integridade matemática do CRC-16 ITU LSB-first refletido, operação do Scrambler em dados, preservação transparente dos caracteres de controle in-band (Fill e EOP) e consumo correto de 1 token de crédito FCT.

Cenário 3 (C3): Tráfego Bidirecional Contínuo e Aleatório (Stress Test)

1. Sinal Injetado / Ação: Disparo concorrente de 600 pacotes (300 de A->B e 300 de B->A) com tamanhos pseudoaleatórios de 5 a 80 bytes, com intervalos dinâmicos de transmissão (gap_pct = 15) e variações de consumo dos Hosts (rdy_a_pct = 85, rdy_b_pct = 85).

2. Comportamento Esperado (Hardware): 1. Tráfego simultâneo full-duplex no canal;
2. O scoreboard do testbench confere byte a byte cada pacote entregue contra o gerado;
3. Todos os contadores de erro mantêm-se zerados: cnt_crc_err = 0, cnt_seq_err = 0, cnt_frame_err = 0 e rxerr_count = 0;
4. O contador SEQ_NUM transita suavemente no módulo 128 sem saltos;
5. O Elastic Buffer insere e remove palavras SKIP de 32 bits de forma transparente sem afetar a disparidade DC.

3. Por que é Positivo e Valida o Link: Comprova a estabilidade e ausência de deadlocks sob carga pesada contínua. Demonstra que a arbitragem entre dados e palavras SKIP de compensação de clock não corrompe a integridade do enlace.

Cenário 4 (C4): Backpressure Prolongado no Receptor (Controle de Fluxo)

1. Sinal Injetado / Ação: O Host B fecha abruptamente o consumo (rdy_b_pct = 0). O Host A tenta injetar consecutivamente 20 pacotes de 64 bytes.

2. Comportamento Esperado (Hardware): 1. O VCB receptor do Nó B enche (capacidade de 4 quadros) e cessa a emissão de novos tokens FCT;
2. Os créditos de A esgotam-se (a_cred == 0);
3. A Data Link de A rebaixa h_tx_ready = 0 e retém os pacotes na fonte sem descartar dados;
4. Ao restaurar o consumo de B (rdy_b_pct = 100), o VCB esvazia, novos FCTs são transmitidos a A, e todo o tráfego retido é escoado sem perda. Os créditos de A retornam para 4.

3. Por que é Positivo e Valida o Link: Validação estrita do controle de fluxo por créditos da ECSS (cláusula 5.7.3). Garante que receptores lentos ou ocupados nunca sofram estouro de memória (buffer overflow) e que transmissores nunca percam pacotes por falta de espaço no nó remoto.

Cenário 5 (C5): Roteamento de Rede (Path e Logical Addressing)

1. Sinal Injetado / Ação: Injeção de 5 classes de pacotes pelo Host A:
a) Endereço 0x20 (próprio Nó A);
b) Path Addressing 0x00 (Porta Local);
c) Endereço 0x55 (endereço lógico sem rota);
d) Endereço 0x30 (rota existente em A, mas desconhecida por B);
e) Path Addressing 0x01 (Porta Link) seguido de 0x21 (Nó B).

2. Comportamento Esperado (Hardware): 1. Pacotes (a) e (b) entram em loopback local e retornam para o próprio Host A (cnt_tx_local incrementa +3). No caso (b), o byte 0x00 é deletado no envio (Header Deletion);
2. Pacote (c) é descartado na entrada de A (cnt_drop incrementa +1);
3. Pacote (d) cruza o link, mas é descartado na recepção de B (cnt_misroute incrementa +1);
4. Pacote (e) tem o byte 0x01 removido e é entregue com sucesso a B.

3. Por que é Positivo e Valida o Link: Validação da Network Layer (ECSS 5.8 e Tabela 5-35). Demonstra que o transceptor executa corretamente o chaveamento wormhole multi-salto com remoção de cabeçalho e proteção contra rotas inválidas ou reservadas (0xFF).

Cenário 6 (C6): Injeção de Erros de Bit no Canal Serial

1. Sinal Injetado / Ação: Durante o envio de 60 pacotes de A->B, o testbench força pulsos no vetor flip_ab, invertendo bits específicos nos símbolos de 10 bits transmitidos na linha.

2. Comportamento Esperado (Hardware): 1. A Lane detecta violações de código e disparidade (RXERR);
2. A regra 5.5.7l invalida a palavra atual e a palavra anterior;
3. O CRC-16 no EDF falha;
4. O ponteiro de escrita especulativa do VCB recua para o último commit, descartando o quadro corrompido;
5. O receptor gera uma marcação EEP (K30.7) avisando a rede que o pacote foi truncado;
6. Zero pacotes corrompidos são entregues com EOP;
7. O acumulador de créditos considera as palavras descartadas e emite os FCTs correspondentes, mantendo a contabilidade intacta (zero credit leak).

3. Por que é Positivo e Valida o Link: O teste de ouro da robustez espacial. Comprova que ruídos elétricos, descargas ou radiação que corrompam bits na linha jamais chegam à aplicação

como dados válidos, e que o mecanismo de commit especulativo preserva a integridade dos créditos mesmo sob falhas.

Cenário 7 (C7): Perda Física de Sinal (Loss of Signal) e Autorrecuperação

1. Sinal Injetado / Ação: Em meio a 80 pacotes bidirecionais, o sinal force_los_b é mantido em nível alto por 60 ciclos, simulando o corte do sinal ou desconexão momentânea do cabo.

2. Comportamento Esperado (Hardware): 1. O Nó B detecta loss_of_signal=1 e desativa imediatamente lane_active=0 e link_up=0;
2. A FSM transita para LossOfSignal, emite 32 palavras LOST_SIGNAL e entra em ClearLine;
3. Ao retornar force_los_b=0, os nós cumprem o timer de ClearLine (2 µs), reiniciam com INIT1 e recuperam o enlace automaticamente em ~4400 ciclos.

3. Por que é Positivo e Valida o Link: Comprova a capacidade de resiliência e recuperação autônoma do protocolo SpaceFibre. Demonstra que o hardware se recupera sozinho sem travar o processador e sem exigir reinicialização externa.

Cenário 8 (C8): Tráfego Limpo Pós-Recuperação

1. Sinal Injetado / Ação: Envio imediato de mais 200 pacotes (100 A->B e 100 B->A) logo após a reconexão do Cenário 7.

2. Comportamento Esperado (Hardware): Todos os 200 pacotes são entregues com integridade de 100%, sem nenhum erro residual ou lixo remanescente nos buffers.

3. Por que é Positivo e Valida o Link: Validação da rotina de LinkReset (cláusula 5.7.10). Garante que a transição de queda e subida do enlace limpa completamente estados órfãos e alinha os ponteiros das FIFOs.

Cenário 9 (C9): Inversão Física de Polaridade Diferencial (RXp / RXn)

1. Sinal Injetado / Ação: O testbench inverte fisicamente o par diferencial (swap_pol_ab = 1, aplicando ~tx_10b na entrada de B) e comanda o reinício do link.

2. Comportamento Esperado (Hardware): 1. O Nó B recebe os símbolos complementados e decodifica a sequência normativa iINIT1 (BC_31_41_41);
2. A FSM transita para InvertRxPolarity e aciona invert_rx_polarity = 1;
3. A entrada digital de B é invertida internamente, normalizando os dados;
4. O handshake avança para Active e 60 pacotes bidirecionais são entregues sem erro.

3. Por que é Positivo e Valida o Link: Validação da cláusula 5.5.2.6 da ECSS. Comprova que o hardware detecta e corrige automaticamente cabos montados com pinos trocados (RX+ e RX-), eliminando retrabalho de bancada e evitando a queima do enlace.

3. Desdobramentos Práticos: O que se Torna Possível Fazer?

A aprovação integral no testbench de enlace (tb_spacefibre_system.v) tanto em simulação comportamental (RTL) quanto em simulação pós-síntese estrutural (Gate-Level com biblioteca SKY130) conclui a validação funcional matemática do protocolo. A partir desse marco, abrem-se três caminhos práticos concretos:

1. Validação de Link Físico em FPGA	2. Empacotamento como IP Core	3. Geração de Bitstream & ASIC Tapeout
Fechamento do Link Real: É possível conectar o nosso	**IP Core Reutilizável:** O módulo	**Bitstream e Tapeout ASIC:** • **Na FPGA:** gera o bitstream

RTL aos blocos SerDes de alta velocidade (HSSL) de FPGAs espaciais como a **NanoXplore NG-ULTRA** ou Xilinx Kintex UltraScale. O link físico sobe a 1,25 Gbps usando cabos coaxiais SMA/eSATA reais, transmitindo dados de carga útil entre placas.	spacefibre_node_top.v passa a ser um **IP Core maduro e empacotado** (disponível com barramentos AXI-Stream, Wishbone ou APB), pronto para ser integrado como periférico de rede em SoCs de bordo com processadores RISC-V ou ARM Cortex-R52.	final com gerador de tráfego BIST para testes de bancada. • **No ASIC:** como a netlist SKY130 já obteve WNS=+2,40 ns no OpenSTA, o design está pronto para Place & Route (OpenLane/LibreLane) e fabricação física (GDSII).

3.1 Cenário de Teste de Link Físico na FPGA NG-ULTRA

Caso o teste seja executado na placa de desenvolvimento da NanoXplore NG-ULTRA (NX2H540TSC), a validação física ocorreria nas seguintes condições de engenharia:

- **Modo de Operação do SerDes (HSSL):** O bloco NX_HSSL é configurado em modo Raw PMA (PCS Bypass), operando a 1,25 Gbps. Ele atua estritamente como serializador/desserializador analógico, entregando e recebendo os símbolos de 10 bits ao nosso RTL.
- **Loopback Externo em Cabo (SMA):** Conectam-se os conectores SMA de TX da Lane 0 aos conectores de RX da Lane 0 com um cabo coaxial. Ao alimentar a placa, a LISM executa o Cenário C1, inicializa o link e os LEDs de status acendem (Active e LinkUp).
- **Inversão de Cabos ao Vivo:** Pode-se inverter propositalmente os cabos TX+ e TX- nos conectores SMA. O IP Core detecta iINIT1 e aciona InvertRxPolarity sem derrubar o tráfego de dados, validando o Cenário C9 em hardware real.
- **Interoperabilidade com Equipamentos Comerciais:** Como a formatação de fio é 100% aderente à ECSS, a FPGA pode ser conectada diretamente a testadores espaciais comerciais da STAR-Dundee (ex.: SpaceFibre USB Brick), provando interoperabilidade formal de padrão internacional.

4. Conclusão

A passagem com sucesso pelos 9 cenários do script tb_spacefibre_system.v demonstra que o transceptor atingiu o nível de maturidade necessário para transitar da simulação matemática para o mundo físico. O projeto entrega uma solução compacta (0,085 mm² em SKY130 sem uso de memória SRAM dedicada), rápida (1,25 Gbps nominais com Fmax de 181,5 MHz) e plenamente aderente aos requisitos de resiliência e integridade exigidos pela Agência Espacial Europeia (ESA).