## EEM 211 – Sayısal Mantık Tasarımı

**Deney No:** 7


**Deneyin Adı:** Sadeleştirme, kod çözücü ve çoklayıcılar

**Deneyin Amacı:** 

- K-Haritası kullanılarak sadeleştirilen devreleri çoklayıcıları (multiplexer) kullanarak gerçekleştirmek
- Çoklayıcı ve kod çözücü kullanarak mantık devreleri oluşturmak

## Ön Çalışma:


1. **F** fonksiyonunu gerçekleştiren devre Şekil 1'de verilmiştir. Bu devrenin baskı devresi gerçekleştirilirken kablolardan biri entegre devrenin bacaklarından birine temas etmemiştir ve devre test edildiğinde  $F_{hatali}=\sum(0,1,9,11,13,15)$  fonksiyonunu vermektedir. F(a,b,c,d) fonksiyonunu yazın ve bu devrede temas etmeyen kabloyu bulun, şekil üzerinde işaretleyin, F(a,b,c,d) fonksiyonunu sadeleştirerek yeniden çizin.




Şekil 1 - Hatalı uygulanan devre

2. Şekil 2'de dört girişli ve 1 çıkışlı içyapısı bilinmeyen bir devre verilmiştir. Bu devreye Şekil 4'te verilen giriş sinyalleri uygulandığında yine aynı şekilde verilen F (çıkış) sinyali gözlenmiştir. Bu sonuçlardan yola çıkarak F(a,b,c,d) fonksiyonunu kombinasyonlu (combinational) mantık kullanarak gerçekleştiren devreyi *yalnızca 2 girişli en fazla 3 MUX (*Şekil 3'*de verilen blok)* kullanarak tasarlayın. F fonksiyonunu kanonik (canonical) formda yazın devre çizimini yapın.


**Dikkat:** Bazı durumlara F fonksiyonu giriş değerlerine bağlı değildir. Bu duruma dikkat edin. Sadeleştirme yaparken bu durumları kullanabilirsiniz.



Şekil 2 - Gözlemlenen devre blok gösterimi




Şekil 3 - İki girişli çoklayıcı (MUX) blok gösterimi



Şekil 4 - İzlenilen devre giriş ve çıkış zaman diyagramı

3. Şekil 5'de yer alan devrenin fonksiyonunu elde edin ve kanonik (canonical) formda yazın. Hangi işlemi yerine getirdiğini anlatın.


*İpucu:* ab sayısı 2 bitlik bir sayı ve cd sayısı iki bitlik bir sayı olduğunu düşünün.



Şekil 5 - Çoklayıcı ve kod çözücü ile oluşturulmuş devre

## Deneysel Çalışma:


- 1. Ön çalışmanın birinci maddesinde tasarladığınız devre için bir proje dosyası oluşturun. Tasarımınızı gerçekleştiren devreyi şematik editörünü kullanarak çizin. Test dosyası oluşturun ve ModelSim benzetim sonuçlarını elde ederek sonuçlarınızı doğrulayın. Elde ettiğiniz liste dosyasının içeriğini (add list \*) raporunuza ekleyin ve sonuçlarınızı açıklayın.
- 2. Ön çalışmanın ikinci maddesinde tasarladığınız devre için bir proje dosyası oluşturun. Daha sonra tasarladığınız F fonksiyonunu gerçekleştiren devreyi şematik editörünü kullanarak çizin. Şekil 6'da kullanabileceğiniz örnek modüller gösterilmiştir. Şekil 6 (a)' da sabit 0 değeri girmek için, Şekil 6 (b) de ise sabit 1 değeri girmek için kullanılan pull down ve pull up parçaları gösterilmiştir. Şekil 6 (c)' de 2x1 mux gösterilmiştir.



Şekil 6 – Editörde kullanılacak örnek parçalar

Tasarımınız için test dosyası oluşturun ve ModelSim benzetim sonuçlarını elde ederek sonuçlarınızı doğrulayın. Elde ettiğiniz liste dosyasının içeriğini (add list \*) raporunuza ekleyin ve sonuçlarınızı açıklayın.

3. Ön çalışmanın üçüncü maddesinde tasarladığınız devre için bir proje dosyası oluşturun. Daha sonra F fonksiyonunu gerçekleştiren devreyi şematik editörünü kullanarak Şekil 7'de gösterildiği biçimde çizin. Modüllerin E girişine pull up modülünü Şekil 7'de gösterildiği gibi bağlayın. Tasarımınız için test dosyası oluşturun ve ModelSim benzetim sonuçlarını elde ederek sonuçlarınızı doğrulayın. Test dosyasında 4 giriş olduğu için 16 farklı durum oluşmaktadır. Tüm durumları test dosyasına girin. Bu işlemi yapabilmek için benzetim süresini 2000ns yapmanız gerekmektedir. Bu ayarlamayı daha önceki laboratuvar çalışmalarında yaptığınız gibi "Set End of Test Bench..." seçeneğini işaretleyerek ayarlayın. Devre hangi işlemi yerine getirmektedir benzetim sonuçları üzerinde göstererek raporunuzda açıklayın.



Sekil 7 – F fonksiyonun şematik editörde çizimi


4. Deneysel çalışmanın birinci, ikinci ve üçüncü maddelerinde hazırladığınız proje dosyalarına aşağıda verilen pins.ucf dosyasını "add source" seçeneği ile projelere ekleyin. Belirtilen dosyada bacak isimleri a, b, c, d ve F isimleri için tanımlanmıştır. Aşağıda anlatılan işlemleri gerçekleştirerek Laboratuvar çalışmasının 1. 2. ve 3. maddelerinde tasarladığınız devreleri Pegasus deney setinde gerçeklestirin.






**Uyarı:** Projede bacak tanımlamasında pins.ucf dosyası kullanılmalıdır. Bu tanımlamalar dosya içerisinde yer almaktadır ve verilen çizimler ile uyumludur. Daha fazla bilgi için laboratuvar sorumlusunun açıklamalarını dinleyin ve yardım isteyin.

Dosya ekleme işlemini gerçekleştirdikten sonra kaynaklar bölümünde şema dosyasını işaretleyin ve Şekil 8'de gösterildiği biçimde işlemler penceresinde "implement design" seçeneğinde yer alan "translate" seçeneğine farenin sağ tuşu ile tıklayarak menüde yer alan "properties" seçeneğini işaretleyin.




Şekil 8 – Çeviricinin ayarlanması

Şekil 9'de gösterilen bir pencere açılacaktır. Bu pencerede "Allow Unmatched LOC Constraints" seçeneğini işaretleyin ve OK butonuna basarak çıkın.




Şekil 9 – Çevirim özellikleri

Proje dosyanızı Xilinx WebPack program geliştirme ortamında sentezleyerek program dosyasını oluşturun. Bu işlemi gerçekleştirmek için kaynaklar bölümünde şema dosyası işaretliyken (Processes View) penceresine geçin. Bu pencerede öncelikli olarak başlangıç saatinin ayarlanması gerekmektedir. Bunun için Şekil 10'de gösteriliği gibi "Generate Programming File" seçeneği üzerine farenin sağ tuşu ile tıklayarak "Properties" seçeneğini işaretleyin.




Şekil 10 – Programlama dosyası ayarlamaları

İşlem sonrası açılan pencere Şekil 11'de gösterilmiştir. Bu pencerede "Startup Options" menüsünde yer alan "FPGA Start-Up Clock" seçeneğini "JTAG Clock" ayarına getirin. Daha sonra "OK" butonuna basarak menüden çıkın.



Sekil 11 – İşlem özellikleri

Program dosyasını belirtilen ayarlara göre oluşturmak için Şekil 12'de gösterildiği gibi "Configure Device (iMPACT)" seçeneğine farenin sağ tuşu ile tıklayın ve "Run" seçeneğini işaretleyin. Programlayıcı çalışacak ve sizden oluşturulan dosyayı girmenizi isteyecektir. YÜKLEME İŞLEMİNİ GERÇEKLEŞTİRMEDEN ÖNCE LABORATUVAR SORUMLUSUNUN ONAYINI ALIN!



Şekil 12 - Program dosyasının oluşturulması ve iMPACT programlayıcının açılması

## Değerlendirme:

Ön Çalışma: 1. Madde 10p (çizim, K-haritasi ve açıklamalar)

- 2. Madde 50p (devre çizimi 20p, kanonik biçim 10p, işlevin anlatımı 20p)
- 3. Madde 40p (kanonik biçim 20p, işlevin anlatımı 20p)

Rapor: 1. Madde 20p (sonuçlar ve açıklamalar)

- 2. Madde 40p (sonuçlar ve açıklamalar)
- 3. Madde 40p (sonuçlar ve açıklamalar)