# BAŞKENT ÜNİVERSİTESİ

# Mühendislik Fakültesi - Elektrik-Elektronik Mühendisliği Bölümü EEM 312 – Sayısal Elektronik

#### Yazılım Laboratuvarı

**Deney No: Y5** 

Deney Adı: Tersleyici tasarımı ve dinamik etkilerinin incelenmesi


Amaç:

• Simetrik tersleyici tasarımı

• Yan alan ve difizyon kapasitörlerin etkilerinin hesaplanması ve incelenmesi

# Ön Çalışma:

1. Tablo 1'de verilen model tanımlamalarını ve Tablo 2'de verilen koşulları sağlayan Şekil 1'de verilen devreyi tasarlayın.



Cint: interconnection capacitance

Şekil 1 – CMOS Tersleyici dinamik modeli

#### Tablo 1 – Model parametreleri

.MODEL MOSN NMOS LEVEL=2 LD=0.15U TOX=200.0E-10

- + NSUB=5.36726E+15 VTO=0.743469 KP=8.00059E-05 GAMMA=0.543
- + PHI=0.6 U0=655.881 UEXP=0.157282 UCRIT=31443.8
- + DELTA=2.39824 VMAX=55260.9 XJ=0.25U LAMBDA=0.0367072
- + NFS=1E+12 NEFF=1.001 NSS=1E+11 TPG=1.0 RSH=70.00
- + CGDO=4.3E-10 CGSO=4.3E-10 CJ=0.0003 MJ=0.6585
- + CJSW=8.0E-10 MJSW=0.2402 PB=0.58

.MODEL MOSP PMOS LEVEL=2 LD=0.15U TOX=200.0E-10

- + NSUB=4.3318E+15 VTO=-0.738861 KP=2.70E-05 GAMMA=0.58
- + PHI=0.6 U0=261.977 UEXP=0.323932 UCRIT=65719.8
- + DELTA=1.79192 VMAX=25694 XJ=0.25U LAMBDA=0.0612279
- + NFS=1E+12 NEFF=1.001 NSS=1E+11 TPG=-1.0 RSH=120.6
- + CGDO=4.3E-10 CGSO=4.3E-10 CJ=0.0005 MJ=0.5052
- + CJSW=1.349E-10 MJSW=0.2417 PB=0.64

#### Tablo 2 – Tasarım parametreleri

- Yükselme ve düşme süreleri eşit olmalıdır (tr=tf).
- Yük kapasitörü 1pF değerini geçmeyecek şekilde tasarlanacaktır
- Minimum boy değeri kullanılacaktır ve NMOS ve PMOS için eşit alınacaktır. Bu kısıtlamaya göre Ln=Lp=1um dir.

- Mosfet eni en az 2um olmak zorundadır.
- Vdd=3.2V, Vss=0V verilmiştir.
- Vo çıkış voltajının 2.5V değerinden 0.7V değerine geçiş süresi için verilen en yüksek geçiş süresi 1500ps'dir.
- Tasarımda drain ve source alanlarının oluşturduğu kapasitif etkileri işlemlerinizi kolaylaştırabilmek için ihmal edin.

# İpucu:

- → Hesaplamalara öncelikli olarak NMOS için gerekli olan W parametresini hesaplayarak başlayabilirsiniz. Elde edilen sonuçları simetri özelliğini kullanarak PMOS değerini hesaplamada kullanabilirsiniz.
- → Çıkış değeri 2.5V değeri ile 0.7V değeri arasından değişirken NMOS mosfetin doğrusal durumda (linear mode) çalıştığını (Vin=VOH olduğu kabul edilirse) kabullenebilirsiniz. Denk 1'i ve gereken değerleri eşitlikte kullanarak ve denklemin her iki tarafının integralini alarak Wn değerini hesaplayabilirsiniz.

$$C\frac{dV_c}{dt} = -I_{dLIN}$$
 (Denk 1)

- → Tasarımınızda tr=tf istenmektedir. Bu eşitliğin sağlanabilmesi NMOS ve PMOS devrelerinin mobility değerleri farklı olduğu için Wp değerinin Wn değerine oranla daha büyük olması gerekebilir. Bu durumu göz önüne alarak PMOS devrenin Wp değerini hesaplayın.
- Şekil 2'de NMOS kısmı verilen bir tersleyici çizimini örnek alarak;
  - o Cgs1, Cgs2, Cgd1, Cgd2 kapasitörlerini hesaplayın.
  - o Yayılma alanı boyu 2.5um alınacak olursa; Csb1, Csb2, Cdb1, Cdb2 kapasitörlerini hesaplayın.

Hesaplamalarınızda Tablo 1'de verilen MOSFET parametrelerini ve hesapladığınız W değerlerini kullanın. Aşağıda hesaplamada kullanacağınız bazı formüller ve sabit değerler verilmiştir.

$$\begin{split} C_{BS} &= \frac{CJ \text{ SourceArea}}{\sqrt{1 - \frac{V_{BS}}{PB}}} + CJSW \text{ SourcePerimeter} \\ C_{BS} &= \frac{CJ \text{ DrainArea}}{\sqrt{1 - \frac{V_{BS}}{PB}}} + CJSW \text{ DrainPerimeter} \end{split} \tag{Denk 2-3}$$

$$C_{o'X} = \frac{\varepsilon_{oX}}{t_{oX}}$$
 (Denk 4)


$$C_{GS} = W \text{ CGSO}$$
  
 $C_{GD} = W \text{ CGDO}$  (Denk 5)

# Sabitler:

q = 1.6021892E-19; :[As] elektron yükü k = 1.380662E-23; :[J/K] Boltzmann sabiti

EO = 8.85E-14; :[F/cm] Boşluğun permittivity katsayısı KOX = 3.9; :[-] Camın (SiO2) dielelektrik sabiti  $\varepsilon_{OX}$ = KOX\*EO; :[F/cm] Camın permittivity katsayısı

2. Şekil 1'de Cgb kapasitörü verilmemiştir. Fakat Cgs ve Cgd kapasitörleri ile karşılaştırıldığında bu kapasitörün değeri oldukça yüksektir ve toplam gate kapasitörü için önemli bir değeridir. Bu değeri Denk 4'ün yardımıyla nasıl hesaplarsınız. Elde ettiğiniz sonuçları ve Denk 4'ü kullanarak Cgb değerini hesaplayın diğer değerler ile karşılaştırın. Şekil 1'deki çizime bu kapasitörü ekleyin.



Şekil 2 – Psubstrate Primitive NMOS Çizimi

#### Laboratuar Çalışması:

1. Önçalışmanın birinci ve ikinci maddesinde hesaplayarak elde ettiğiniz tersleyiciyicinin Spice ağ listesini oluşturun ve Tablo 3'de verilen parametrelere göre benzetim sonuçlarını elde edin, soruları cevaplayın.

Tablo 3 – Benzetim parametreleri ve sorular

#### Benzetimlerde de kullanılacak ortak parametreler

Hesaplanan L ve W değerlerini MOSFET tanımlamasına ekleyin. AD, AS, PS, PD, NRS, NRD parametrelerine hesapladığınız değerleri girin.

Vin(t)=Pulse(0V,3.2V,0s,1ns,1ns,50ns,100ns) alın. Vdd=3.2V alın.

Mosfetlerin body bağlantıları uygun yerlere bağlamayı unutmayın.

Değişkenler:	Benzetim Grafiği	Sorular
Cint=1pF alın.	Vin(t),Vo(t)	<ul> <li>tr, tf, tp<sub>HL</sub>, tp<sub>LH</sub>,</li> <li>2.5V değeri ile 0.7V arasındaki geçiş süresini ölçün.</li> <li>Hesaplanan değerler ile benzetim sonuçları arasındaki fark nedir? Açıklayın.</li> </ul>
Cint=Cg*10 alın.	Vin(t),Vo(t)	<ul> <li>tr, tf, tp<sub>HL</sub>, tp<sub>LH</sub></li> <li>Diğer benzetim sonucu ile arasındaki fark nedir? Açıklayın.</li> </ul>

# Değerlendirme:

Değerlendirme ile ilgili bilgileri ilgili web sayfasında bulabilirsiniz. Raporlarınızı laboratuar web sayfasına teslim süresinden önce yüklemeniz gerekmektedir. Yükleme ile ilgili detaylar web sayfasında yer almaktadır

http://www.baskent.edu.tr/~engcif