

## EEM411 DERSİ FİNAL SINAV ÇÖZÜMLERİ


- 1) (11p) CMOS IC üretim süreci soruları. Aşağıdaki boşlukları bir sözcük ya da sayı ile doldurunuz. Bir yanlış bir doğruyu silmektedir.
  - VDD ve GND bağlantılı tümleşikdevrede P-Well GND hattına bağlanır.
  - Metal-4 maskesi uygulanmadan önce VIA maskesi uygulanır.
  - Aktif maske altında <u>FOX</u> bulunmaz.
  - MOSFET kanal genişliği (channel width) <u>ACTIVE</u> maskesi ile belirlenir.
  - Poly ile difüzyon bağlantısını **METAL** maskesi sağlar.
  - N+ koruma halkası (guard ring) N kuyusu (well) içindedir.
  - İki metal bağlantısını VIA maskesi sağlar.
  - J=2mA/μm olan metal 100μm uzunluğunda ve 20μm genişliğinde ise toplam 40 mA akım geçirebilir.
  - Cja=10fF/μm2, Cjp=20fF/μm olan n+ difüzyon 60μm uzunluğunda ve 10μm genişliğinde ise toplam 8.8 pF kapasite değerindedir.
  - Rs= $30\Omega$ /kare olan poly  $100\mu m$  uzun ve  $30\mu m$  genişliğinde ise toplam  $\underline{100\Omega}$  direnç değerindedir.
  - Koruma halkası (guard ring) <u>GENİŞ</u> MOSFET'lerde kullanılmalıdır.
  - "Latch-up" sorununun oluşum nedeni CMOS sürecinde oluşan BJT yapılardır.
  - Bir kütüphanede bulunan standart hücrelerin YÜSEKLİĞİ aynıdır.
  - Standart hücre seriminde (standard-cell layout) bitişik bağlantı kanalları arasında bağlantıyı **FEEDTHROUGH** hücresi sağlar.
  - 1000μm uzunluğundaki metal teldeki sinyal gecikmesi <u>0.019</u> ns'dir. Rw=0.1Ω/μm, Cw=0.5fF/ μm verilmiştir.
- 2) Yazım hatası nedeniyle sınav soru kağıdında 2 numaralı soru yer almamıştır. Toplam soru sayısı da 19 yerine 18 olmuştur.
- 3) (5p)




## 4) (5p)



## 5) (3p)



6) (5p)



7)

Re 
$$\frac{1}{2}$$
 Ro  $C = C(R_6) + C(R_5 + R_A) + C(R_5 + R_A)$ 

Re  $\frac{1}{2}$  Ro  $C = C(R_6) + C(R_5 + R_A) + C(R_5 + R_A)$ 

Re  $\frac{1}{2}$  C  $\frac{1}{2}$ 

