|  |
| --- |
| [键入公司名称] |
| **Eops核心板代码结构说明** |
|  |
|  |
|  |
| **2020/6/30** |

目录

[一、 整体结构框图 3](#_Toc44492552)

[二、 Reg模块 4](#_Toc44492553)

[2.1 接口说明 4](#_Toc44492554)

[2.2 功能描述 4](#_Toc44492555)

[三、 DMA控制模块 5](#_Toc44492556)

[3.1 接口 5](#_Toc44492557)

[3.2 功能 5](#_Toc44492558)

[四、 XCOOR模块 5](#_Toc44492559)

[4.1 接口 5](#_Toc44492560)

[4.2 功能 6](#_Toc44492561)

[五、 PRINT\_CTL模块 6](#_Toc44492562)

[5.1 接口 6](#_Toc44492563)

[5.2 功能 6](#_Toc44492564)

[六、 PRINT\_BUF模块 7](#_Toc44492565)

[6.1 接口 7](#_Toc44492566)

[6.2 功能 7](#_Toc44492567)

[七、 EHAD\_CTL模块 7](#_Toc44492568)

[7.1 接口 7](#_Toc44492569)

[7.2 框图 8](#_Toc44492570)

[7.2 功能 8](#_Toc44492571)

## 整体结构框图

SOC内核

外部ddr3存储芯片

外部接口：网口、i2c、can、uart、….

REG模块

DMA模块

XCOOR模块

PRINT\_CTL模块

PRINT\_BUF模块

HEAD\_CTL模块

片上RAM

XADC

PS

PL

AXI

INTERCONNECT

电眼、编码

喷头

DDR3接口

AXI总线

AXI总线

数据

波形

逻辑

打印数据

波形

逻辑

Cmd命令

电眼坐标

## Reg模块

### 2.1 接口说明

1. 时钟（100mhz）、复位信号
2. AXI接口：ARM向FPGA发送一些配置数据；ARM向FPGA读取中断报错；REG模块为从设备。
3. 编码器、电眼配置参数：编码选择、内部编码使能、内部编码频率、编码滤波宽度、编码AB反向；电眼有效沿、编码器方向、电眼编码使能（用于SG喷头）、电眼编码选择；分频倍频；REG模块输出给xcoor模块。
4. 内部电眼参数
5. 中断与错误信息。
6. 闪喷参数。
7. 喷头每排到电眼的距离。
8. 喷头相关接口：RAM选择（波形及逻辑双RAM）、da设置（用于电压矫正）、板卡上电时序相关控制信号、Spdata参数配置接口、波形配置接口、逻辑配置接口、逻辑信号初始化接口、波形逻辑RAM地址接口、波形逻辑选择接口。
9. DMA FIFO接口。
10. 风扇控制接口。

### 2.2 功能描述

1. ARM通过AXI总线向REG模块配置系列参数，读取系列信息包括中断报错。
2. 将ARM配置的系列参数传递给相应模块。
3. 控制喷头的上下电时序（上下电时序因喷头而异，参考喷头资料）。
4. 错误中断控制。
5. 风扇报错控制。
6. AXI总线时序控制。
7. 图宽FIFO缓存。
8. DMA参数缓存。

## DMA控制模块

### 3.1 接口

1. 时钟、复位。
2. 宽度。
3. DMA参数FIFO读接口。
4. 打印数据FIFO写接口。
5. 打印数据FIFO半满标志。
6. AXI接口：DMA模块向ARM读取打印数据。

### 3.2 功能

1. 读取DMA参数FIFO中的数据。
2. 根据DMA参数FIFO中的数据，通过AXI接口向ARM读取打印数据（在打印数据FIFO半满标志为0时执行）。
3. AXI接口控制。

## XCOOR模块

### 4.1 接口

1. 时钟、复位。
2. 外部编码信号。
3. 外部电眼信号。
4. 编码选择。
5. 电眼使能。
6. 内部编码使能。
7. 电眼编码使能（用于SG喷头）。
8. 电眼编码选择。
9. 内部编码频率值。
10. 内部电眼高电平宽度。
11. 内部电眼低电平宽度。
12. 电眼上升沿脉冲信号。
13. 电眼下降沿脉冲信号。
14. 坐标、电眼上升沿/下降沿坐标。
15. 印染模式使能。
16. 印染模式图宽FIFO读接口。
17. 编码器AB反向、分频倍频、滤波。

### 4.2 功能

1. 电眼解码。
2. 内部电眼信号发生器。
3. 内部编码信号发生器。
4. 编码滤波功能。
5. 根据编码信号计算坐标。
6. 记录电眼上升沿/下降沿是坐标。
7. 印染模式自动补电眼。

## PRINT\_CTL模块

### 5.1 接口

1. 时钟、复位信号
2. 电眼使能信号
3. 电眼上升沿/下降沿脉冲信号
4. 坐标值
5. 喷头每排到电眼的距离
6. 点火信号、cmd
7. 闪喷参数
8. 各排点火信号。

### 5.2 功能

1. 打印序列cmd控制（预填充、上平台、震荡、打印、下平台，因喷头而异）。
2. 闪喷控制。
3. 根据电眼坐标生成每排点火坐标，产生点火信号

## PRINT\_BUF模块

### 接口

1. 时钟、复位
2. 打印使能信号
3. 点火开始信号
4. 打印数据FIFO写人接口
5. 打印数据FIFO半满标志
6. 点火数据量
7. 打印数据、全0、全1请求
8. 输出打印数据

### 功能

1. FIFO存储点火数量信息
2. FIFO存储打印数据
3. 点火开始信号时，根据点火数量输出打印数据（全0时输出0，全1时输出1）

## EHAD\_CTL模块

### 接口

1. 时钟（100mhz、10khz用于读qr码功能）、复位
2. 打印数据输入
3. 点火信号及cmd
4. spdata输入接口
5. 波形逻辑地址输入接口
6. 上电、下电请求
7. 全1、全0请求
8. 读qr码使能
9. da细分数
10. da值设置接口
11. da波形超限值
12. 逻辑信号初始化接口
13. 波形逻辑选择接口
14. 波形数据输入接口
15. 逻辑数据输入接口
16. RAM选择信号（波形与逻辑为双RAM）
17. DA超限报错信号
18. 输出到喷头的逻辑信号（LAT、CHA、CHB、NCHG）
19. 输出到喷头的时钟与数据（SCK、DATA）

### 7.2 框图

LVDS\_CTL模块

Print\_CTL模块

Wave\_addr\_CTL模块

Data\_conver模块

Datas\_CTL模块

Logics\_CTL模块

Waves\_CTL模块

WaveReq\_CTL模块

DaDrv\_CTL模块

喷头逻辑与数据信号

外部7218芯片

点火、cmd、data

Data

req

req

Data

Data\_req

Data、sck

Lat、cha、chb、nchg

Wave\_req

Wave\_req

logic\_req

logic\_addr

wave\_addr

Da\_clk、da\_data

Da\_clk、da\_data

逻辑数据接口

波形数据接口

波形逻辑地址接口

报错信息

波形逻辑选择数据接口

超限报错

Spdata接口

### 功能

1. LVDS\_CTL模块：对点火、cmd就行解析，输出相应的req信号（prefill预填充、up上平台、shake\_bf\_pass pass前震荡、print打印、down下平台、shake\_bt\_pass pass间震荡、shake\_bf\_pass\_up、shake\_bf\_pass\_down）;最小点火周期计算。
2. PRINT\_CTL模块：对解析后的req信号进行判断，不符合条件要求时报错；自动下平台功能；
3. Wave\_ctl模块：根据解析后的req，输出对于的逻辑地址与数据地址。
4. DATA\_conver模块：将接收到的打印数据进行结构调整，以满足喷头对数据格式的要求；采用乒乓方式，提高效率；当接收到datas\_ctl模块的req信号时，输出打印数据。
5. Datas\_ctl模块：当接收到logics\_ctl模块的data\_req时，产生sck信号（固定数量）及req信号；整合打印数据及Spdata。
6. Logic\_ctl模块：当接收到print\_ctl的logic\_req信号，根据wave\_addr\_ctl模块给的logic地址，输出logic信号；根据logic信号，产生data\_req信号和wave\_req信号。
7. Wavereq\_ctl模块：根据波形逻辑选择数据，对wave\_req信号进行映射。
8. Waves\_crl模块：当接收到wave\_req信号时，根据wave地址，输出da\_data及da\_clk；当da\_data最大值或斜率不满足限制要求时报错。
9. DaDrv\_ctl模块：将多路da\_data、da\_clk信号调整，以适配7218芯片。