

Fabian Lesniak, Oliver Sander



Т3

T4

Hardware/Software Co-Design

Übungsskript

Institut für Technik der Informationsverarbeitung, Karlsruher Institut für Technologie -

Kapitel 3: Schätzung der Entwurfsqualität

Aufgabe 3.01: Design Space, Pareto Punkte

Die rechte Abbildung zeigt einen Task-Graphen mit vier Tasks (T1 ... T4), die auf verschiedenen Komponenten ausgeführt werden können. Dabei kann z.B. T4 erst ausgeführt werden, wenn T2 und T3 abgearbeitet wurden. T2 und T3 hingegen können parallel ausgeführt werden.

Die folgende Tabelle zeigt alle verfügbaren Komponenten (MIPS, DSP, FPGA, ASIC), die maximale Anzahl einer Komponente, deren Kosten und die Ausführungsgeschwindigkeit der vier Tasks. Zum Beispiel kostet der MIPS Prozessor 200 Einheiten und kann Task T1 in 5 und T4 in 2ms ausführen. Auf einer Komponente kann jeweils nur ein Task zur gleichen Zeit ausgeführt werden.

Vamonanta	Anzahl	Kosten [€]	Ausführungszeit [ms]			
Komponente			T1	T2	Т3	T4
MIPS	1	200	5	-	-	2
DSP	1	100	-	20	18	5
FPGA	1	250	-	12	10	-
ASIC	1	400	_	-	0,8	_

Tabelle 3.1: Eigenschaften der verfügbaren Komponenten

a) Vervollständigen Sie die Ausführungszeit und Kosten der folgenden Tabelle. Sie zeigt sämtliche Realisierungsmöglichkeiten, welcher Task auf welchem Prozessor ausgeführt werden kann.

щ	Tasks				A 6:	Vastor	
#	T1	T2	Т3	T4	Ausführungszeit [ms]	Kosten	
1	MIPS	DSP	DSP	MIPS	5 + 20 + 18 + 2 = 45	200+100= 300	
2	MIPS	DSP	DSP	DSP	5 + 20 + 18 + 5 = 48	200+100= 300	
3	MIPS	DSP	FPGA	MIPS	$5 + \max(20, 18) + 2 = 27$	200+100+250= 550	
4	MIPS	DSP	FPGA	DSP	$5 + \max(20, 18) + 5 = 30$	200+100+250= 550	
5	MIPS	DSP	ASIC	MIPS	$5 + \max(20, 0.8) + 2 = 27$	200+100+400= 700	
6	MIPS	DSP	ASIC	DSP	$5 + \max(20, 0.8) + 5 = 30$	200+100+400= 700	
7	MIPS	FPGA	DSP	MIPS	$5 + \max(12, 18) + 2 = 25$	200+250+100= 550	
8	MIPS	FPGA	DSP	DSP	$5 + \max(12, 18) + 5 = 28$	200+250+100= 550	
9	MIPS	FPGA	FPGA	MIPS	5 + 12 + 10 + 2 = 29	200+250= 450	
10	MIPS	FPGA	FPGA	DSP	5 + 12 + 10 + 5 = 32	200+250+100= 550	
11	MIPS	FPGA	ASIC	MIPS	$5 + \max(12, 0.8) + 2 = 19$	200+250+400= 850	
12	MIPS	FPGA	ASIC	DSP	$5 + \max(12, 0.8) + 5 = 22$	200+250+400+100=950	

Tabelle 3.2: Ausführungszeit und Kosten für sämtliche Realisierungsmöglichkeiten

b) Tragen Sie die Lösungen aus Aufgabe a) in folgendes Kosten-Zeitdiagramm ein und markieren Sie die Pareto-Punkte.




Figure 3.1: Kosten-Zeitdiagramm

c) Was passiert, wenn die Anzahl der Komponenten nicht auf 1 beschränkt ist? Welche zusätzlichen Design-Möglichkeiten ergeben sich? Verändert sich die Menge der Pareto-Punkte?

# Tasks				Ausführungszeit [ms]	Kosten		
#	T1	T2	T3	T4	Austum ungszeit [ms]	Kosten	
13	MIPS	DSP	DSP	MIPS	$5 + \max(20, 18) + 2 = 27$	200+100+100= 400	
14	MIPS	DSP	DSP	DSP	$5 + \max(20, 18) + 5 = 30$	200+100+100= 400	
15	MIPS	FPGA	FPGA	MIPS	$5 + \max(12, 10) + 2 = 19$	200+250+250= 700	
16	MIPS	FPGA	FPGA	DSP	$5 + \max(12, 10) + 5 = 22$	200+250+250+100=800	

Tabelle 3.3: Ausführungszeit und Kosten für zusätzliche Realisierungsmöglichkeiten

Dadurch ändert sich die Menge der Pareto Punkte

- Lösung #15 ist genauso schnell wie Lösung #11, kostet aber weniger.
- Lösung #13 überdeckt Lösung #9 in Kosten und Ausführungszeit.

Aufgabe 3.02: Exaktheit & Treue

In folgender Tabelle sind für vier Entwurfspunkte Metriken und Entwurfsqualität dargestellt, und zwar geschätzte Werte E(D) sowie gemessene Werte M(D).

Entwurfspunkt	E(D)	M(D)
W	112	100
X	128	137
Y	139	121
Z	205	132

Tabelle 3.4: Geschätzte E(D) und gemessene M(D) Werte

a) Bestimmen Sie die Exaktheit (A) des Entwurfspunktes W.

$$A_W = \frac{|E(D_W) - M(D_W)|}{|M(D_W)|} = 1 - \frac{|112 - 100|}{|100|} = 1 - \frac{12}{100} = \frac{88}{100} = 0.88$$

b) Bestimmen Sie die Treue (F) des Schätzverfahrens.

$$F = 100\% \cdot \frac{2}{n(n-1)} \cdot \sum_{i=1}^{n} \sum_{j=i+1}^{n} \mu_{i,j}$$

$$= 100\% \cdot \frac{2}{4 \cdot 3} \cdot (\mu_{W,X} + \mu_{W,Y} + \mu_{W,Z} + \mu_{X,Y} + \mu_{X,Z} + \mu_{Y,Z})$$

$$= 100\% \cdot \frac{1}{6} \cdot (1 + 1 + 1 + 0 + 0 + 1) = 100\% \cdot \frac{4}{6} = 67\%$$

Aufgabe 3.03: Taktschlupf

Gegeben ist eine Menge von funktionalen Einheiten v_k . Die mögliche Taktperiode der Zieltechnologie liegt zwischen 20 und 50 ns.

Funktionale Einheit	k	delay(v _k) [ns]	occ(v _k)
MUL	1	135	9
ADD	2	45	10
SUB	3	55	1

Tabelle 3.5: Eigenschaften der funktionalen Einheiten

a) Was ist der Taktschlupf?

Der Taktschlupf bezeichnet den Anteil einer Taktperiode, der von einer funktionalen Einheit nicht ausgenutzt wird.

b) Was bringt die Taktschlupfminimierung?

Bei der Taktschlupfminimierung wird versucht den durchschnittlichen Taktschlupf pro Operation zu minimieren. Dadurch steigt die Taktauslastung der Hardware und somit die Performanz.

c) Berechnen Sie den *slack* aller funktionalen Einheiten bei einer Taktperiode von 20ns.

$$slack(20ns, v_{MUL}) = \left\lceil \frac{delay(v_{MUL})}{20} \right\rceil * 20 - delay(v_{MUL}) = \left\lceil \frac{135}{20} \right\rceil * 20 - 135 = 5$$

$$slack(20ns, v_{ADD}) = \left\lceil \frac{delay(v_{ADD})}{20} \right\rceil * 20 - delay(v_{ADD}) = \left\lceil \frac{45}{20} \right\rceil * 20 - 45 = 15$$

$$slack(20ns, v_{SUB}) = \left\lceil \frac{delay(v_{SUB})}{20} \right\rceil * 20 - delay(v_{SUB}) = \left\lceil \frac{55}{20} \right\rceil * 20 - 55 = 5$$

d) Berechnen Sie den mittleren Schlupf (average slack) für eine Taktperiode von 20ns.

avgslack(T) =
$$\frac{\sum_{k=1}^{|V_T|} (occ(v_k) * slack(T, v_k))}{\sum_{k=1}^{|V_T|} occ(v_k)}, \quad T = 20 \text{ns}$$

$$= \frac{occ(v_{MUL}) * slack(20ns, v_{MUL}) + occ(v_{ADD}) * slack(20ns, v_{ADD}) + occ(v_{SUB}) * slack(20ns, v_{SUB})}{occ(v_{MUL}) + occ(v_{ADD}) + occ(v_{SUB})}$$

$$= \frac{9 * 5ns + 10 * 15ns + 1 * 5ns}{9 + 10 + 1} = \frac{45ns + 150ns + 5ns}{20} = 10ns$$

e) Raten/Überlegen Sie, welche Taktperiode den niedrigsten mittleren Schlupf hat.




Abbildung 3.1: Niedrigster mittlerer Taktschlupf bei verschiedenen Taktperioden