

株式会社ウーノラボ


https://www.unolabo.co.jp

Efinix FPGA への Trinita 1stage Core の実装手順


Rev.1 2024.07.02



Efinix FPGA に実装されている Sapphire SoC 内部の Vex RISC-V を Trinita 1stage Core に置き換える手順を説明します。Sapphire SoC の Peripheral はそのまま使えるため、置き換え後も Sapphire SoC 用のソフトウェアコードをそのまま流用できます。









Efinity で Sapphire SoC プロジェクトを作る



Sapphire SoC の VexRISC-V を 1stage Core に置換 (スクリプト)



1stage Core で使う クロックを PLL で生成・ タイミング制約追加



1stage Core の パラメータを定義 (.vh ファイル)



トップデザインのポート宣言にクロックを追加し、.vhをインクルード



ソフトウェアをビルドし、 RAM 初期化ファイル生成 (RISC-V IDE とスクリプト)




FPGA デザインを コンパイル (Efinity)



追加 追加するファイル (テンプレートからコピー)

© UNO Laboratories, Ltd.





この資料で紹介する手順は GitHub で公開されています。 チュートリアル動画も YouTube で公開していますので、合わせて参照下さい。









置き換え手順



置き換え作業を始める前に、Sapphire SoC を実装済みのプロジェクトを用意します。 この時点で、所望の Peripheral 構成に固めておくようにしてください。 (あとから構成変更は可能ですが、この時点で固めておくのが楽です)









テンプレートをプロジェクトフォルダにコピー

./template フォルダの内容をプロジェクトフォルダにコピーします。



※ template の embedded_sw 配下の "sap" は Sapphire SoC のインスタンス名を表してい ます。所望のプロジェクトの Sapphire SoC の インスタンス名に変更してからコピーして下 さい。


プロジェクトフォルダ



Land Vex RISC-V を Trinita 1stage Core に置き換える

© UNO Laboratories, Ltd.

プロジェクトの Sapphire SoC のコード (.v) を convtrinita フォルダにコピーして、 Python sap2tri.py sap.v を実行します。これで Trinita 1stage Core が sap.v に実装され るので、これをプロジェクトの sap.v に戻します。(上書きします)



※sap は Sapphire SoC のインスタンス名

上書き

Trinita 1stage Core では位相をずらしたクロックを必要とします。 Efinity の Interface Designer で下記のように PLL を設定します。

- •Trion T20 最大 25 MHz
 - io systemClk: 0 deg
 - io_systemClk2: 270 deg (io_systemClk3 の反転クロック)
 - io_systemClk3 : 90 deg
- •Titanium Ti60 最大 75MHz
 - io_systemClk : 0 deg
 - io_systemClk2 : 225 deg
 - io_systemClk3 : 90 deg

T8 の PLL では、位相をずらした 10 MHz のクロックを生成できないため、ロジック領域で分周・位相設定してクロックを生成します。

•Trion T8 最大 10 MHz

io_systemClk : 0 deg

io_systemClk2 : 252 deg

• io systemClk3: 108 deg



```
create_clock -period 10.001 CLK
create_clock -period 100 -waveform { 0 50.005} io_systemClk
create_clock -period 100 -waveform { 30.003 80.008} io_systemClk3
create_clock -period 100 -waveform { 70.006 20.001} io_systemClk2
```

```
reg io systemClk;
reg io systemClk2;
    io systemClk3;
reg [3:0] cntdiv;
always@(posedge CLK or negedge io pllLocked)
begin
                                       分周
  if (~io pllLocked) begin
    cntdiv \le 0:
  end else if (cntdiv==9) begin
    cntdiv <= 0;
  end else begin
    cntdiv <= cntdiv + 1;</pre>
  end
end
always@(posedge CLK or negedge io pllLocked)
begin
 if (~io pllLocked) begin
    io systemClk <= 0;
                                     位相設定
    io systemClk2 <= 0;
    io systemClk3 <= 0;
  end else begin
            (cntdiv==0) io systemClk <= 1;</pre>
    else if (cntdiv==5) io systemClk <= 0;</pre>
            (cntdiv==3) io systemClk3 <= 1;
    else if (cntdiv==8) io systemClk3 <= 0;</pre>
            (cntdiv==6) io systemClk2 <= 1;
    else if (cntdiv==1) io systemClk2 <= 0;</pre>
  end
end
```

PLL で追加したクロックを .sdc で定義します。

T20 では io_systemClk3 を LogicBlock で not 反転して io_systemClk2 を生成しています。 そのため、下記の例では io_systemClk2 を定義していません。 ※Efinity では not 反転クロックは .sdc で定義しなくても自動的にタイミング解析されるためです。

```
# PLL Constraints
################

create_clock -period 40.0000 io_systemClk

create_clock -waveform {10.0000 30.0000} -period 40.0000 io_systemClk3
```

Trinita 1stage Core のパラメータ(マクロ)を.vhファイルで定義します。

```
define EFINIX 1
                     動作周波数 [MHz]
define FREQ 25
define START ADDRESS 32'hF9000000
                           IMEM の深さ 2^15=32KB
define IMEM AWIDTH
define DMEM AWIDTH
                         」 DMEM の深さ 2^15=32KB
'define FILE IMEM "./romdata/imem.hex"
define FILE IMEMO "./romdata/imem0.hex"
'define FILE IMEM1 "./romdata/imem1.hex"
'define FILE IMEM2 "./romdata/imem2.hex"
`define FILE IMEM3 "./romdata/imem3.hex"
define FILE DMEM
                   "./romdata/dmem.hex"
'define FILE DMEMO "./romdata/dmem0.hex"
`define FILE DMEM1 "./romdata/dmem1.hex"
define FILE DMEM2
                   "./romdata/dmem2.hex"
`define FILE DMEM3
                    Titanium FPGA の場合は、
define TRION 1
                    `define TITANIUM 1 に変更する
define SAPPHIRE 1
```



先ほど PLL で追加した io_systemClk2, 3 をトップデザインの port 宣言に追加し、Sapphire SoC のインスタンスにも接続します。

```
module top

input io_asyncResetn,
input io_systemClk.

//input io_systemClk2,
input io_systemClk3,

output io_systemClk3,

output io_pllResetn,
input io_pllLocked,

input io_pllLocked,
```

```
assign io_systemClk2 = ~io_systemClk3;
```

```
sap u_sap(
    .io_svstemClk ( io_svstemClk ),
    .io_systemClk2 ( io_systemClk2 ),
    .io_systemClk3 ( io_systemClk3 ),
    .jtagCtrl_enable ( jtagCtrl_enable ),
    .jtagCtrl_tdi ( jtagCtrl_tdi ),
    .jtagCtrl_capture ( jtagCtrl_capture ),
    .jtagCtrl_shift ( jtagCtrl_shift ),
    .jtagCtrl_update ( jtagCtrl_update ),
    .jtagCtrl_reset ( jtagCtrl_reset ),
    .jtagCtrl_tdo ( jtagCtrl_tdo ),
    .jtagCtrl_tck ( jtagCtrl_tck ),
    .system_spi_0_io_data_0_read ( system_spi_0_io_dat
```

T20 では io_systemClk3 を LogicBlock で not 反転して io_systemClk2 を生成しています。 そのため、top のポート宣言で io_systemClk2 がコメントアウトされています。

先ほど定義したパラメータ (.vh ファイル) をプロジェクトのトップデザインにインクルード します。下記のように `include 文を追加して下さい。


```
output jtagCtrl_tdo,
input jtagCtrl_tck
);

include "trinita_define.vh"

wire io_systemReset;
```


ソフトウェアのビルド

RISC-V IDE で ./embedded_sw/sap をワークスペースとして開きます。 サンプルソフトウェアである "gpioDemo_Trinita" プロジェクトをインポートします。 このプロジェクトをビルドすると gpioDemo/build 配下に dmem.bin と imem.bin が生成されます。





dmem.bin / imem.bin をプロジェクトフォルダの romdata にコピーし、bin2hex.bat を実行します。これで Sapphire SoC (Trinita) の IMEM と DMEM に埋め込む RAM 初期値データが生成されます。




Efinity でコンパイル

DMEM / IMEM の生成が終わったら Efinity でプロジェクトをコンパイルします。 ビットストリームファイル(.hex)が生成されたら、これを Efinity Programmer でフラッシュ メモリに書き込みます。









補足





Bootloader を使ったソフトウェアの起動

以上の手順で、ソフトウェアのバイナリデータを FPGA ビットストリームファイルに埋め込んだので、FPGA の電源起動の後、自動的にソフトウェアも起動します。

もしソフトウェアを外部フラッシュメモリに格納して、Bootloader でソフトウェアを起動させたい場合は、下記のGitHubのページを参照して下さい。

https://github.com/unolabo/efx-trinitaexa/blob/main/README_Bootloader.m d





株式会社ウーノラボ

https://www.unolabo.co.jp

ありがとうございました