ЕЛЕКТРО ТЕХНИЧКИ ФАКУЛТЕТ
УНИВЕРЗИТЕТ У БЕОГРАДУ

Катедра за рачунарску технику и информатику

Рачунарски ВЛСИ системи (13Е114ВЛСИ, 13С114ВЛСИ)

Школска 2025/2026. година

ПРОЈЕКАТ

САДРЖАЈ

Садржај 2

Прва предиспитна обавеза 3

Комбинациони модули 3

Секвенцијални модули 4

[10 поена] Симулација 5

[10 поена] Модификација 1: Симулација 6

Друга предиспитна обевеза 7

Помоћни модули 7

Параметризовани модули 8

Коначни аутомати 1 10

[10 поена] Синтеза 1 13

[10 поена] Модификација 2: Синтеза 15

[10 поена] Модификација 3: Синтеза 16

Практични део испита 17

Комуникација са тастатуром 17

Комуникација са монитором 18

Коначни аутомати 2 19

[10 поена] Синтеза 2 20

[10 поена] Модификација 4: Верификација 21

[10 поена] Модификација 5: Ресурси процесора 22

ПРВА ПРЕДИСПИТНА ОБАВЕЗА

Комбинациони модули

Написати комбинациони модул **alu** у оквиру засебне датотеке **alu.v** који има следеће портове:

- тробитни улазни сигнал **oc**
- четворобитни улазни податак **a**
- четворобитни улазни податак **b**
- четворобитни излазни податак **f**

Модул представља аритметичко логичку јединицу (*Arithmetic Logic Unit*). Сигналом **oc** (*Operation Code*) се задаје операција која се извршава над податком **a** (први операнд) и податком **b** (други операнд). Податак **f** представља резултат задате операције. Модул занемарује сваки пренос и позајмицу који се догоде приликом извршавања операције. Операције које модул подржава задате су у *Табели 1*.

Код операције	Операција	Операнди	Тип операције	Опис операције
000	ADD	A, B	Аритметичка	Сабирање
001	SUB			Одузимање
010	MUL			Множење
011	DIV			Дељење
100	NOT	A	Логичка	Комплементирање
101	XOR	A, B		Искључиво сабирање
110	OR			Сабирање
111	AND			Множење

Табела 1: Операције аритметичко логичке јединице

Секвенцијални модули

Написати секвенцијални модул **register** у оквиру засебне датотеке **register.v** који има следеће портове:

- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- једнобитни улазни сигнал **cl**
- једнобитни улазни сигнал **ld**
- четворобитни улазни податак **in**
- једнобитни улазни сигнал **inc**
- једнобитни улазни сигнал **dec**
- једнобитни улазни сигнал **sr**
- једнобитни улазни податак **ir**
- једнобитни улазни сигнал **sl**
- једнобитни улазни податак **il**
- четворобитни излазни податак **out**

Модул представља регистар (*Register*). Сигналима **cl**, **ld**, **inc**, **dec**, **sr** и **sl** се задаје одговарајућа операција, при чему су операције наведене у према приоритету у опадајућем поретку. Подаци **in**, **ir** и **il** садрже додатне информације које су неопходне приликом извршавања операција **ld**, **sr** и **sl**, респективно. Податак **out** представља садржај регистра. Операције које модул подржава задате су у *Табели 2*.

Операција	Подаци операције	Опис операције
CLEAR	-	Брисање
LOAD	INPUT	Учитавање
INCREMENT	-	Инкрементирање
DECREMENT	-	Декрементирање
SHIFT RIGHT	INFORMATION RIGHT	Померање удесно
SHIFT LEFT	INFORMATION LEFT	Померање улево

Табела 2: Операције регистра

[10 поена] Симулација

Написати модул **top** (*Top Level Entity*) у оквиру засебне датотеке **top.v** који симулира понашање комбинационог модула **alu** описаног у ставци **Комбинациони модули** и секвенцијалног модула **register** описаног у ставци **Секвенцијални модули**. Изглед модула дат је на *Слици 1*.

Симулација најпре побуђује комбинациони модул **alu** са свим могућим улазним вредностима, прати вредности свих улазних и излазних портова и у тренутку њихове промене врши испис симулационог тренутка и вредности свих улазних и излазних портова. Након побуђивања са свим могућим улазним вредностима за аритметичке операције, а затим и након побуђивања са свим могућим улазним вредностима за логичке операције, симулација се привремено зауставља. Симулација се наставља позивањем наредбе **run -all**.

Симулација затим побуђује секвенцијални модул **register** са хиљаду псеудослучајних улазних вредности, прати вредност искључиво излазних портова и у тренутку њихове промене врши испис симулационог тренутка и вредности свих улазних и излазних портова осим сигнала такта и асинхроног ресета. Након побуђивања са хиљаду псеудослучајних улазних вредности, симулација се завршава.



Слика 1: Модул за симулацију

[10 поена] Модификација 1: Симулација

ДРУГА ПРЕДИСПИТНА ОБАВЕЗА

Помоћни модули

Написати модул **red** у оквиру засебне датотеке **red.v** који има следеће портове:

- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- једнобитни улазни сигнал **in**
- једнобитни излазни сигнал **out**

Модул препознаје узлазну ивицу улазног сигнала **in** (*Rising Edge Detector*).

Написати модул **debouncer** у оквиру засебне датотеке **debouncer.v** који има следеће портове:

- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- једнобитни улазни податак **in**
- једнобитни излазни податак **out**

Модул исправља сметње на улазном сигналу **in** (*Debouncer*).

Написати модул **bcd** у оквиру засебне датотеке **bcd.v** који има следеће портове:

- шестобитни улазни податак **in**
- четворобитни излазни податак **ones**
- четворобитни излазни податак **tens**

Модул врши конверзију двоцифреног бинарног броја **in** у бинарно кодирани децимални број који чине цифра јединица **ones** и цифра десетица **tens** (*Binary Coded Decimal*).

Написати модул **ssd** у оквиру засебне датотеке **ssd.v** који има следеће портове:

- четворобитни улазни податак **in**
- седмобитни излазни податак **out**

Модул омогућава да се податак **in** прикаже на седмосегментном дисплеју (*Seven Segment Display*).

Параметризовани модули

Написати модул **alu** у оквиру засебне датотеке **alu.v** који има следеће параметре и портове:

- параметар **DATA_WIDTH** чија је подразумевана вредност **16**
- тробитни улазни сигнал **oc**
- улазни податак ширине **DATA_WIDTH** бита **a**
- улазни податак ширине **DATA_WIDTH** бита **b**
- излазни податак ширине **DATA_WIDTH** бита **f**

Модул представља аритметичко логичку јединицу (*Arithmetic Logic Unit*) и детаљно је описан у ставци **Комбинациони модули**.

Написати модул **register** у оквиру засебне датотеке **register.v** који има следеће параметре и портове:

- параметар **DATA_WIDTH** чија је подразумевана вредност **16**
- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- једнобитни улазни сигнал **cl**
- једнобитни улазни сигнал **ld**
- улазни податак ширине **DATA_WIDTH** бита **in**
- једнобитни улазни сигнал **inc**
- једнобитни улазни сигнал **dec**
- једнобитни улазни сигнал **sr**
- једнобитни улазни податак **ir**
- једнобитни улазни сигнал **sl**
- једнобитни улазни податак **il**
- излазни податак ширине **DATA_WIDTH** бита **out**

Модул представља регистар (*Register*) и детаљно је описан у ставци **Секвенцијални модули**.

Написати модул **clk_div** у оквиру засебне датотеке **clk_div.v** који има следеће параметре и портове:

- параметар **DIVISOR** чија је подразумевана вредност **50 000 000**
- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- једнобитни излазни сигнал **out**

Модул успорава сигнал такта (*Clock Divider*) онолико пута колико је задато параметром **DIVISOR**.

Дат је модул **memory** у оквиру засебне датотеке **memory.v** који има следеће параметре и портове:

- параметар **FILE_NAME** чија је подразумевана вредност **"mem_init.mif"**
- параметар **ADDR_WIDTH** чија је подразумевана вредност **6**
- параметар **DATA_WIDTH** чија је подразумевана вредност **16**
- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- једнобитни улазни сигнал **we**
- улазни податак ширине **ADDR_WIDTH** бита **addr**
- улазни податак ширине **DATA_WIDTH** бита **data**
- излазни податак ширине **DATA_WIDTH** бита **out**

Модул представља меморију (*Memory*). У зависности од вредности сигнала **we** (*Write Enable*) са адресе задате податком **addr** из се меморије чита податак **out** (вредност 0) или се у меморију пише податак **data** (вредност 1).

Меморија се састоји од 64 меморијске речи. Ширина меморијске речи је 16 бита. Меморија је подељена у две логичке целине: фиксну зону података и слободну зону података. Фиксну зону података чини првих 8 меморијских локација и она обавља улогу регистара опште намене (*General Purpose Register*). У слободној зони података налази се програм (машинске инструкције), подаци и стек (*Stack*). Програм почиње од прве меморијске локације у слободној зони. Стек почиње од последње меморијске локације и расте према нижим меморијским локацијама.

Коначни аутомати 1

Написати модул **cpu** у оквиру засебне датотеке **cpu.v** реализован као машину стања који има следеће параметре и портове:

- параметар **ADDR_WIDTH** чија је подразумевана вредност **6**
- параметар **DATA_WIDTH** чија је подразумевана вредност **16**
- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- улазни податак ширине **DATA_WIDTH** бита **mem**
- улазни податак ширине **DATA_WIDTH** бита **in**
- једнобитни излазни сигнал **we**
- излазни податак ширине **ADDR_WIDTH** бита **addr**
- излазни податак ширине **DATA_WIDTH** бита **data**
- излазни податак ширине **DATA_WIDTH** бита **out**
- излазни податак ширине **ADDR _WIDTH** бита **pc**
- излазни податак ширине **ADDR _WIDTH** бита **sp**

Модул представља процесор (*Central Processing Unit*) са *picoComputer* архитектуром.

Подаци су целобројне величине без знака дужине 16 бита.

У процесору постоји регистар програмског бројача PC (*Program Counter*) дужине 6 бита, указивач на врх стека SP (*Stack Pointer*) дужине 6 бита, прихватни регистар инструкције IR (*Instruction Register*) дужине 32 бита, адресни регистар меморије MAR (*Memory Adress Register*) дужине 6 бита, прихватни регистар података меморије MDR (*Memory Data Register*) дужине 16 бита и регистар акумулатора A (*Accumulator*) дужине 16 бита. Почетна вредност програмског бројача PC је 8. Указивач на врх стека SP указује на прву слободну меморијску локацију. Подаци **pc** и **sp** представљају вредност регистара PC и SP, респективно. Регистре реализовати коришћењем модула **register** описаног у ставци **Параметризовани модули**.

Процесор комуницира са меморијом преко портова **mem**, **we**, **addr** и **data**.

Процесор је са троадресним форматом инструкција. Инструкције су дужине 1 или 2 речи. Највиша 4 бита прве речи инструкције представљају код операције. Преосталих 12 бита инструкције се користе за операнде, за сваки операнд по 4 бита. Највиши од 4 бита садржи информацију да ли је адресирање директно (вредност 0) или индиректно (вредност 1), док преостала 3 бита представљају адресу операнда. Изглед прве речи инструкције приказан је у *Табели 3*.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Код операције				Д/И	Адреса			Д/И	Адреса			Д/И	Адреса		

Табела 3: Прва реч инструкције

Друга реч инструкције је опциони и користи се за смештање константе или адресе. Изглед друге речи инструкције приказан је у *Табели 4*.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Константа/Адреса															

Табела 4: Друга реч инструкције

Инструкција преноса података MOV (*Move*) умножава податак из једне меморијске локације у другу. Код операције је 0000_2. Ако трећи операнд има вредност 0000_2, тада се податак са адресе другог операнда $\mathbf{Y_{3..0}}$ умножава на адресу првог операнда $\mathbf{X_{3..0}}$. Изглед инструкције MOV приказан је у *Табели 5*.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	X_3	X_2	X_1	X_0	Y_3	Y_2	Y_1	Y_0	0	0	0	0

Табела 5: Инструкција MOV

Аритметичке инструкције ADD (*Addition*), SUB (*Substraction*), MUL (*Multiplication*) и DIV (*Division*) извршавају редом операције сабирања, одузимања, множења и дељења. Кодови операција су редом 0001_2, 0010_2, 0011_2 и 0100_2. Операција се извршава између података са адреса другог операнда $\mathbf{Y_{3..0}}$ и трећег операнда $\mathbf{Z_{3..0}}$, а резултат се смешта на адресу првог операнда $\mathbf{X_{3..0}}$. Аритметичке инструкције реализовати коришћењем модула **alu** описаног у ставци **Параметризовани модули**. Аритметичка инструкција DIV не ради. Изглед инструкције ADD приказан је у *Табели 6*.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	X_3	X_2	X_1	X_0	Y_3	Y_2	Y_1	Y_0	Z_3	Z_2	Z_1	Z_0

Табела 6: Инструкција ADD

Улазно-излазна инструкција IN (*Input*) учитава податак са стандардног улаза. Код операције је 0111_2. Податак са стандардног улаза **in** се учитава на адресу првог операнда $\mathbf{X_{3..0}}$, док се други и трећи операнд не користе. Инструкција је блокирајућа. Изглед инструкције IN приказан је у *Табели 7*.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	1	X_3	X_2	X_1	X_0	-	-	-	-	-	-	-	-

Табела 7: Инструкција IN

Улазно-излазна инструкција OUT (*Output*) исписује податак на стандардни излаз. Код операције је 1000_2. Податак **out** се исписује на стандрадни излаз са адресе првог операнда, док се други и трећи операнд не користе. Изглед инструкције OUT приказан је у *Табели 8*.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0	X_3	X_2	X_1	X_0	-	-	-	-	-	-	-	-

Табела 8: Инструкција OUT

Контролна инструкција STOP (*Stop*) зауставља извршавање програма и може опционо да испише до 3 податка на стандардни излаз. Код операције је 1111_2. Уколико било који операнд (**$X_{3..0}$**, **$Y_{3..0}$** или **$Z_{3..0}$**) има вредност различиту од 0000_2, тада се податак са адресе операнда исписује на стандардни излаз. Изглед инструкције STOP приказан је у *Табели 9*.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	X_3	X_2	X_1	X_0	Y_3	Y_2	Y_1	Y_0	Z_3	Z_2	Z_1	Z_0

Табела 9: Инструкција STOP

[10 поена] Синтеза 1

Написати модул **top** у оквиру засебне датотеке **top.v** који има следеће параметре и портове:

- параметар **DIVISOR** чија је подразумевана вредност **50 000 000**
- текстуални параметар **FILE_NAME** чија је подразумевана вредност **mem_init.mif**
- параметар **ADDR_WIDTH** чија је подразумевана вредност **6**
- параметар **DATA_WIDTH** чија је подразумевана вредност **16**
- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- тробитни улазни податак **btn**
- деветобитни улазни податак **sw**
- десетобитни излазни податак **led**
- двадесетосмобитни излазни податак **hex**

Модул представља главну шему (*Top Level Entity*). Меморија и процесор раде на успорен сигнал такта који је 1Hz и који се формира преко сигнала такта **clk** који је 50MHz. Уређај се асинхроно ресетује преко прекидача **sw[9]**. Стандардни улаз представљају прекидачи **sw[3:0]** са којих се учитава податак. Стандардни излаз представљају диоде **led[4:0]**. Вредности регистара PC и SP се приказују преко седмосегментих дисплеја **hex[27:0]**. Изглед модула дат је на *Слици 2*.



Слика 2: Модул за синтезу

Дат је модул **DE0_TOP** у оквиру засебне датотеке **DE0_TOP.v** који има портове који омогућавају комуникацију са **DE0** плочицом која поседује **Cyclone III FPGA** чип. Модул инстанцира главну шему **top** (*Top Level Entity*).

Дат је модул **DE0_CV_TOP** у оквиру засебне датотеке **DE0_CV_TOP.v** који има портове који омогућавају комуникацију са **DE0** плочицом која поседује **Cyclone V FPGA** чип. Модул инстанцира главну шему **top** (*Top Level Entity*).

Дата је датотека за иницијализацију меморије **mem_init.mif** (*Memory Initialization File*) на основу које се попуњавају меморијске локације тако да се смести програм написан на машинском језику за *picoComputer*. Садржај датотеке за иницијализацију меморије приказан је у *Табели 10*.

Адреса	Садржај	Инструкција	Пример
8	7101h	IN A	A = 8
9	8101h	OUT A	8
10	0210h	MOV B, A	B = 8
11	1312h	ADD C, A, B	C = 8 + 8 = 16
12	8301h	OUT C	16
13	7401h	IN D	D = 9
14	2334h	SUB C, C, D	C = 16 – 9 = 7
15	0530h	MOV E, C	E = 7
16	8501h	OUT E	7
17	7301h	IN C	C = 3
18	3553h	MUL E, E, C	E = 7 * 3 = 21
19	8501h	OUT E	21
20	F000h	STOP	

Табела 10: Датотека за иницијализацију меморије

[10 поена] Модификација 2: Синтеза

[10 поена] Модификација 3: Синтеза

ПРАКТИЧНИ ДЕО ИСПИТА

Комуникација са тастатуром

Написати модул **ps2** у оквиру засебне датотеке **ps2.v** који има следеће портове:

- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- једнобитни улазни податак **ps2_clk**
- једнобитни улазни податак **ps2_data**
- шеснаестобитни излазни податак **code**

Модул представља контролер за комуникацију са тастатуром коришћењем PS/2 протокола (*IBM Personal System/2*). Сигнал **ps2_clk** представља сигнал такта тастатуре, док податак **ps2_data** представља податак који се шаље. Податак **code** садржи информацију о последња два успешно прочитана бајта, при чему се последњи бајт чува на нижих осам бита, а претпоследњи на виших осам бита.

Написати модул **scan_codes** у оквиру засебне датотеке **scan_codes.v** који има следеће портове:

- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- шеснаестобитни улазни податак **code**
- једнобитни улазни сигнал **status**
- једнобитни излазни сигнал **control**
- четворобитни излазни податак **num**

Модул преводи притисак тастера на тастатури **code** у одговарајући број **num**. Прати се искључиво отпуштање тастера и искључиво тастери који означавају цифре. Модул преводи само када сигнал **status** има вредност један. Сигнал **control** добија вредност један када се преведе нови број и има ту вредност све док сигнал **status** не добије вредност нула

Комуникација са монитором

Написати модул **color_codes** у оквиру засебне датотеке **color_codes.v** који има следеће портове:

- шестобитни улазни податак **num**
- двадесетчетворобитни излазни податак **code**

Модул преводи сваку цифру двоцифреног броја **num** у одговарајућу боју **code**. Виших дванаест бита податка **code** представља боју цифре десетица, док нижих дванаест бита представља боју цифре јединица. Свака цифра је представљена различитом бојом што је приказано у *Табели 11*. Групе од четири бита у дванаестобитној боји *RGB (Red Green Blue)*, редом означавају присуство црвене, зелене и плаве боје.

Цифра	Боја		RGB
0	Црна		000h
1	Црвена		F00h
2	Наранџаста		F80h
3	Жута		FF0h
4	Зелена		0F0h

Цифра	Боја		RGB
5	Цијан		0FFh
6	Светлоплава		08Fh
7	Плава		00Fh
8	Магента		F0Fh
9	Бела		FFFh

Табела 11: Боје цифара

Написати модул **vga** у оквиру засебне датотеке **vga.v** који има следеће портове:

- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- двадесетчетворобитни улазни податак **code**
- једнобитни излазни сигнал **hsync**
- једнобитни излазни сигнал **vsync**
- четворобитни излазни податак **red**
- четворобитни излазни податак **green**
- четворобитни излазни податак **blue**

Модул представља контролер за комуникацију са монитором коришћењем VGA протокола (*Video Graphics Array*). Податак **code** садржи информацију о две боје које треба да се прикажу на монитору. Виших дванаест бита означава боју која се приказује на левој половини монитора, а нижих дванаест бита боју која се приказује на десној страни монитора. Сигнали **hsync** и **vsync** редом представљају сигнале за хоризонталну и вертикалну синхронизацију са монитором. Подаци **red**, **green** и **blue** се редом користе за приказивање црвене, зелене и плаве боје на монитору.

Коначни аутомати 2

Ажурирати модул **cpu** написан у оквиру засебне датотеке **cpu.v** реализован као машину стања који има следеће параметре и портове:

- параметар **ADDR_WIDTH** чија је подразумевана вредност **6**
- параметар **DATA_WIDTH** чија је подразумевана вредност **16**
- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- улазни податак ширине **DATA_WIDTH** бита **mem**
- улазни податак ширине **DATA_WIDTH** бита **in**
- једнобитни улазни сигнал **control**
- једнобитни излазни сигнал **status**
- једнобитни излазни сигнал **we**
- излазни податак ширине **ADDR_WIDTH** бита **addr**
- излазни податак ширине **DATA_WIDTH** бита **data**
- излазни податак ширине **DATA_WIDTH** бита **out**
- излазни податак ширине **ADDR _WIDTH** бита **pc**
- излазни податак ширине **ADDR _WIDTH** бита **sp**

Модул представља процесор (*Central Processing Unit*) са *picoComputer* архитектуром и детаљно је описан у ставци **Коначни аутомати 1**.

Улазно-излазна инструкција IN (*Input*) учитава податак са стандардног улаза. Код операције је 0111_2. Податак са стандардног улаза **in** се учитава на адресу првог операнда $\mathbf{X_{3..0}}$ када сигнал **control** има вредност један, при чему сигнал **status** има вредност један када је процесор спреман да учита податак. Други и трећи се операнд не користе. Инструкција је блокирајућа.

[10 поена] Синтеза 2

Ажурирати модул **top** написан у оквиру засебне датотеке **top.v** који има следеће параметре и портове:

- параметар **DIVISOR** чија је подразумевана вредност **50 000 000**
- текстуални параметар **FILE_NAME** чија је подразумевана вредност **mem_init.mif**
- параметар **ADDR_WIDTH** чија је подразумевана вредност **6**
- параметар **DATA_WIDTH** чија је подразумевана вредност **16**
- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- двобитни улазни податак **kbd**
- тробитни улазни податак **btn**
- деветобитни улазни податак **sw**
- четрнаестобитни излазни податак **mnt**
- десетобитни излазни податак **led**
- двадесетосмобитни излазни податак **hex**

Модул представља главну шему (*Top Level Entity*) и детаљно је описан у ставци **Синтеза 1**. Нижи бит податка **kbd** представља сигнал такта тастатуре, док виши бит представља податак који се шаље. Прекидачи **sw[3:0]** се више не користе за учитавање податка. Информација да ли је процесор спреман да прими податак приказује се преко диоде **led[5]**. Највиша два бита податка **mnt** редом представљају сигнале за хоризонталну и вертикалну синхронизацију са монитором. Преосталих дванаест бита податка **mnt** у групама од по четири бита, почевиши од највишег бита се редом користе за приказивање црвене, зелене и плаве боје на монитору. Изглед модула дат је на *Слици 3*.



Слика 3: Модул за синтезу

[10 поена] Модификација 4: Верификација

Написати модул **top** (*Top Level Entity*) у оквиру засебне датотеке **top.sv** који верификује понашање секвенцијалног модула **register** описаног у ставци **Секвенцијални модули** коришћењем **UVM** (*Universal Verification Methodology*) стандарда.

Утврдити успешност и квалитет верификације формирањем извештаја о покривености кода (*Code Coverage*).

[10 поена] Модификација 5: Ресурси процесора