

รายงานผลโครงงานการออกแบบวงจรเครื่องคิดเลขโดยใช้ภาษา VHDL

ที่สามารถใช้งาน การบวก การลบ การคูณ และการหาร ตัวเลขฐานสองขนาด N บิต


สมาชิก: 1. คุณาพจน์ สุทธินันท์ (65-010126-3003-4)
2. ภูตะวัน จันทรเรือง (65-010126-3014-0)

ในรายงานฉบับนี้ ประกอบไปด้วย


- สาธิตวิธีการใช้งานเบื้องต้น
- ตัวอย่างผลลัพธ์ที่ได้จากการใช้งาน
- การออกแบบวงจร

สาธิตวิธีการใช้งานเบื้องต้น


กำหนดให้ส่วนประกอบต่าง ๆ แทนชื่อดังนี้



1. เมื่อเริ่มใช้งาน เมนูแรกคือการเลือกตัวเลข โดย BCD2, BCD1, BCD5 และ BCD4 จะแสดงเลขฐานสิบสองหลัก 2 จำนวนตามลำดับ อ้างอิงจากการใช้ SW9-0 เป็นสวิตช์สำหรับกรอกเลข โดยเป็นเลขฐานสองชนิด Signed หากจำนวนที่กรอกมี Sign bit (SW9 และ SW4) เป็นเลข 1 จะส่งผลให้ BCD3 และ/หรือ BCD6 จะมีเครื่องหมายลบกำกับ




2. เมื่อกดปุ่ม START แล้วปล่อย จะเข้าสู่เมนูการเลือก Operator โดย BCD ทุกหลักจะแสดงเลขเป็นเลข 0, 1, 2 หรือ 3 สอดคล้องกับเลขฐาน สอนที่ป้อนจาก SW1 และ SW0 กำหนดให้แต่ละจำนวนสื่อความหมายดังนี้
- a. '000000' เป็นการหาร $A \div B$
 - b. '111111' เป็นการคูณ $A \times B$
 - c. '222222' เป็นการลบ $A - B$
 - d. '333333' เป็นการบวก $A + B$













3. เมื่อกดปุ่ม START แล้วปล่อยอีกครั้ง จะเข้าสู่เมนูการแสดงผล โดยแต่ละ Operator จะมีการแสดงผลแตกต่างกันดังนี้
- หากเป็นการบวก BCD2 และ BCD1 จะแสดงเลขฐานสิบสองหลัก 1 จำนวน หากเป็นจำนวนลบ BCD3 จะแสดงผลเป็นเครื่องหมายลบ BCD6, BCD5 และ BCD4 จะไม่แสดงผลอะไร หากผลลัพธ์เกินขอบเขตเลข -16 ถึง 15 จะแสดงตัวอักษร "Err" บน BCD3, BCD2 และ BCD1 ตามลำดับ จากนั้น ไฟแสดงสถานะ ณ ตำแหน่ง LEDR3_ADD จะติดขึ้น
 - หากเป็นการลบ BCD2 และ BCD1 จะแสดงเลขฐานสิบสองหลัก 1 จำนวน หากเป็นจำนวนลบ BCD3 จะแสดงผลเป็นเครื่องหมายลบ BCD6, BCD5 และ BCD4 จะไม่แสดงผลอะไร หากผลลัพธ์เกินขอบเขตเลข -16 ถึง 15 จะแสดงตัวอักษร "Err" บน BCD3, BCD2 และ BCD1 ตามลำดับ จากนั้น ไฟแสดงสถานะ ณ ตำแหน่ง LEDR2_SUB จะติดขึ้น
 - หากเป็นการคูณ BCD2 และ BCD1 จะแสดงเลขฐานสิบสองหลัก 1 จำนวน หากเป็นจำนวนลบ BCD3 จะแสดงผลเป็นเครื่องหมายลบ BCD6, BCD5 และ BCD4 จะไม่แสดงผลอะไร หากผลลัพธ์เกินขอบเขตเลข -99 ถึง 99 จะแสดงตัวอักษร "Err" บน BCD3, BCD2 และ BCD1 ตามลำดับ จากนั้น ไฟแสดงสถานะ ณ ตำแหน่ง LEDR1_MUL จะติดขึ้น
 - หากเป็นการหาร BCD2 และ BCD1 จะแสดงเลขฐานสิบสองหลัก 1 จำนวน เป็นค่าผลหาร หากผลหารเป็นจำนวนลบ BCD3 จะแสดงผลเป็นเครื่องหมายลบ BCD5 และ BCD4 จะแสดงเลขฐานสิบสองหลัก 1 จำนวน เป็นค่าเศษจากการหาร หากเศษจากการหารเป็นจำนวนลบ BCD6 จะแสดงผลเป็นเครื่องหมายลบ หากตัวหารที่ผู้ใช้ป้อนเข้าในขั้นตอนที่ 1 เป็น 0 จะแสดงตัวอักษร "Err000" บน BCD6, BCD5, BCD4, BCD3, BCD2 และ BCD1 ตามลำดับ จากนั้น ไฟแสดงสถานะ ณ ตำแหน่ง LEDR0_DIV จะติดขึ้น



และเมื่อผู้ใช้ต้องการ Reset เพื่อไปสู่ขั้นตอนที่ 1 อีกครั้ง ให้กดปุ่ม RESET 1 ครั้ง เป็นอันเสร็จสิ้นกระบวนการ



ตัวอย่างผลลัพธ์ที่ได้จากการใช้งาน

เงื่อนไข	รูปภาพ		
กำหนดให้ A = 01 B = 01 Operator เป็นบวก (+) ผลลัพธ์ = 02			
กำหนดให้ A = 01 B = 01 Operator เป็นลบ (-) ผลลัพธ์ = 00			
กำหนดให้ A = 01 B = 01 Operator เป็นคูณ (*) ผลลัพธ์ = 01			
กำหนดให้ A = 01 B = 01 Operator เป็นหาร (/) ผลลัพธ์ = 01 เศษ 00			
กำหนดให้ A = 13 B = -03 Operator เป็นบวก (+) ผลลัพธ์ = 10			

กำหนดให้ A = 13 B = -03 Operator เป็นลบ (2) ผลลัพธ์ = Err			
กำหนดให้ A = 13 B = -03 Operator เป็นคูณ (1) ผลลัพธ์ = -39			
กำหนดให้ A = 13 B = -03 Operator เป็นหาร (0) ผลลัพธ์ = -04 เศษ 01			
กำหนดให้ A = -07 B = -04 Operator เป็นบวก (3) ผลลัพธ์ = -11			
กำหนดให้ A = -07 B = -04 Operator เป็นลบ (2) ผลลัพธ์ = -03			
กำหนดให้ A = -07 B = -04 Operator เป็นคูณ (1) ผลลัพธ์ = 28			

กำหนดให้ $A = -07$ $B = -04$ Operator เป็นหาร (0) ผลลัพธ์ = 02 เศษ -01			
กำหนดให้ $A = -01$ $B = 00$ Operator เป็นหาร (0) ผลลัพธ์ = Err000			


การออกแบบวงจร

การออกแบบวงจรจะแบ่งออกเป็น 15 ส่วนหลักดังนี้

1. **FSM:** เป็นส่วนที่รับค่า Input มาเป็น Clock, Reset, Start และ Switches อีก 10 ตัวเพื่อรับค่าตัวเลขหรือ Operator ซึ่งหลักการทำงานของวงจรนี้ จะแบ่งออกเป็น 3 State ได้แก่
 - a. **Select A and B state :** ใน State นี้ จะรับค่า A และ B ผ่าน Switches ทั้ง 10 ที่รับมาเป็น Input โดย SW5-9 จะเป็นค่า A และ SW0-4 จะเป็นค่า B เมื่อผู้ใช้กดปุ่ม Start หลังจากปรับ Switches ให้เป็นเลขฐานสองจำนวน N-bit ตามที่ต้องการแล้ว ก็จะเก็บค่านั้นไว้ใน A_out และ B_out ของวงจรแล้วกำหนด state_out = "00" และจะเข้าไปสู่ State ถัดไป แต่หากมีการกด Reset จะทำให้ A_out และ B_out ถูก Reset กลับไปเป็นสถานะเดิมและ State จะย้อนกลับมาที่ **Select A and B state** (หรือ State เริ่มต้น)
 - b. **Select Operator state :** ใน State นี้ จะรับค่า State ผ่าน Switches 2 ตัวที่รับมาเป็น Input โดยจะเลือกใช้ SW8-9 เป็นตัวกำหนด Operator สามารถเลือกได้ 4 Operators ได้แก่ บวก ลบ คูณ และหาร โดยจะแทนเป็นเลขฐานสอง 2-bit ดังนี้
 - i. Operation = "11" เป็นการกระทำฟังก์ชันการบวก $A + B$
 - ii. Operation = "10" เป็นการกระทำฟังก์ชันการลบ $A - B$
 - iii. Operation = "01" เป็นการกระทำฟังก์ชันการคูณ $A \times B$
 - iv. Operation = "00" เป็นการกระทำฟังก์ชันการหาร $A \div B$

เมื่อผู้ใช้กดปุ่ม Start หลังจากปรับ Switches ให้เป็นเลขฐานสอง 2-bit ตามที่ต้องการแล้ว ก็จะเก็บค่า Operator นั้นไว้ใน operator_out แล้วกำหนด state_out = "01" และจะเข้าไปสู่ State ถัดไป แต่หากมีการกด Reset จะทำให้ operator_out ถูก Reset กลับไปเป็นสถานะเดิมและ State จะย้อนกลับไปสู่ **Select A and B state** (หรือ State เริ่มต้น)

- c. **Finished** : ใน State นี้จะมีการกำหนด state_out = "10" และ done = 1 ซึ่งหมายถึงว่าทำการรับ Input ทั้งหมดเรียบร้อยแล้ว จึงออกจาก FSM ซึ่งค่าที่ส่งออกจะมี A_out กับ B_out ที่เป็น STD_LOGIC_VECTOR จาก N - 1 bit ถึง 0 bit, operator_out กับ state_out ที่เป็น STD_LOGIC_VECTOR จาก 1 ถึง 0 และ done ที่เป็น STD_LOGIC




```

1  LIBRARY IEEE;
2  USE IEEE.STD_LOGIC_1164.ALL;
3
4  ENTITY FSM IS
5      GENERIC (N : INTEGER := 5); -- 0123
6      PORT (
7          clk, rst_n, start : IN STD_LOGIC;
8          switches : IN STD_LOGIC_VECTOR(2 * N - 1 DOWNTO 0);
9          A_out, B_out : OUT STD_LOGIC_VECTOR(N - 1 DOWNTO 0);
10         operator_out : OUT STD_LOGIC_VECTOR(1 DOWNTO 0);
11         state_out : OUT STD_LOGIC_VECTOR(1 DOWNTO 0);
12         done : OUT STD_LOGIC
13     );
14 END FSM;
15
16 ARCHITECTURE Behavioral OF FSM IS
17     TYPE state_type IS (GET_AandB, GET_OPERATOR, FINISHED);
18     SIGNAL current_state : state_type := GET_AandB;
19
20 BEGIN
21     PROCESS (clk, rst_n, start)
22     BEGIN
23         IF rst_n = '1' THEN
24             done <= '0';
25             current_state <= GET_AandB;
26         ELSIF falling_edge(start) THEN
27             CASE current_state IS
28                 WHEN GET_AandB => current_state <= GET_OPERATOR;
29                 WHEN GET_OPERATOR => current_state <= FINISHED;
30                 WHEN FINISHED => current_state <= FINISHED;
31             END CASE;
32         END IF;
33
34         CASE current_state IS
35             WHEN GET_AandB =>
36                 A_out <= switches(2 * N - 1 DOWNTO (2 * N - 1) - (N - 1));
37                 B_out <= switches(N - 1 DOWNTO 0);
38                 state_out <= "00";
39             WHEN GET_OPERATOR =>
40                 operator_out <= switches(1 DOWNTO 0);
41                 state_out <= "01";
42             WHEN FINISHED =>
43                 done <= '1';
44                 state_out <= "10";
45             END CASE;
46
47     END PROCESS;
48
49 END Behavioral;

```

2. **Operator Selector** : เป็นส่วนที่รับค่า Input มาเป็น Clock, Enable และ operator_in ขนาด 2-bit จาก operator_out จากวงจร FSM โดยจะส่งค่าออกเป็น STD_LOGIC โดยมีชื่อดังนี้ enaop_adder, enaop_subtractor, enaop_multiplier, enaop_divider ซึ่งหน้าที่ของแต่ละขาจะเป็นการ Enable วงจร Adder, Subtractor, Multiplier, Divider เพียงอย่างใดอย่างหนึ่ง วงจรนี้มีหน้าที่เลือก Operator ให้ทำงานผ่านขา enable ต่าง ๆ ซึ่งจะไป trigger วงจรคำนวณให้ทำงานตาม operator ที่ผู้ใช้เลือกไว้





```

1  LIBRARY IEEE;
2  USE IEEE.STD_LOGIC_1164.ALL;
3  USE IEEE.STD_LOGIC_ARITH.ALL;
4
5  ENTITY OperatorSelector IS
6      PORT (
7          clk, enable, resetop : IN STD_LOGIC; -- 'enable' will derived from the "DONE" signal
8          operator_in : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
9          enaop_adder, enaop_subtractor, enaop_multiplier, enaop_divider : OUT STD_LOGIC -- will be used to enable the adder, subtractor, multiplier and divider
10     );
11 END OperatorSelector;
12
13 ARCHITECTURE Behavioral OF OperatorSelector IS
14 BEGIN
15     PROCESS (clk, enable, resetop, operator_in)
16     BEGIN
17         IF rising_edge(clk) THEN
18             IF resetop = '1' THEN
19                 enaop_divider <= '0';
20                 enaop_subtractor <= '0';
21                 enaop_multiplier <= '0';
22                 enaop_adder <= '0';
23             ELSIF enable = '1' THEN
24                 CASE operator_in IS
25                     WHEN "00" => -- Division
26                         enaop_divider <= '1';
27                         enaop_subtractor <= '0';
28                         enaop_multiplier <= '0';
29                         enaop_adder <= '0';
30                     WHEN "01" => -- Multiplication
31                         enaop_divider <= '0';
32                         enaop_subtractor <= '0';
33                         enaop_multiplier <= '1';
34                         enaop_adder <= '0';
35                     WHEN "10" => -- Subtraction
36                         enaop_divider <= '0';
37                         enaop_subtractor <= '1';
38                         enaop_multiplier <= '0';
39                         enaop_adder <= '0';
40                     WHEN "11" => -- Addition
41                         enaop_divider <= '0';
42                         enaop_subtractor <= '0';
43                         enaop_multiplier <= '0';
44                         enaop_adder <= '1';
45                 END CASE;
46             END IF;
47         END IF;
48     END PROCESS;
49 END Behavioral;

```

3. **SignDetectorPreview** : เป็นส่วนที่รับค่า Input มาเป็น Clock และ A_out กับ B_out จากวงจร FSM ซึ่งทำหน้าที่ตรวจจับค่าที่เป็นลบ แล้วทำ 2's complement และมี Output minus ที่อ้างอิงจาก MSB ของค่า s_detect และเลือก Output ตาม Sign bit
- พบ MSB (Sign bit) เป็น 0 ให้ Output o เป็นค่าเดิมที่รับมาจาก s_detect
 - พบ MSB (Sign bit) เป็น 1 ให้ Output o เป็นค่าของ s_detect ที่ผ่านการทำ 2's complement
- ซึ่งวงจรดังกล่าวนี้จะควบคุมการแสดงผล Preview ของทั้งค่า A และค่า B




```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3  USE ieee.std_logic_signed.ALL;
4
5  ENTITY SignDetectorPreview IS
6      GENERIC (N : INTEGER := 5);
7      PORT (
8          s_detect : IN STD_LOGIC_VECTOR(N - 1 DOWNT0 0);
9          clk : IN STD_LOGIC;
10         minus : OUT STD_LOGIC;
11         o : OUT STD_LOGIC_VECTOR(N - 1 DOWNT0 0));
12 END SignDetectorPreview;
13
14 ARCHITECTURE Structural OF SignDetectorPreview IS
15     SIGNAL complemented : STD_LOGIC_VECTOR(N - 1 DOWNT0 0);
16     SIGNAL zero : STD_LOGIC_VECTOR(N - 1 DOWNT0 0) := (OTHERS => '0');
17
18 BEGIN
19     adder : ENTITY work.BinaryAdderAndSubtractor(Structural) GENERIC MAP (N) -- Add 1 to the input
20     PORT MAP(
21         a => zero, b => s_detect, m => '1', clock => clk, enable => '1', s => complemented -- complemented is the output of the adders
22     );
23
24     minus <= s_detect(N - 1);
25
26     WITH s_detect(N - 1) SELECT -- Detect MSB
27     o <= s_detect WHEN '0', -- If MSB is 0, output is s_detect
28         complemented WHEN OTHERS; -- If MSB is 1, output is complemented
29 END ARCHITECTURE;

```

4. **BinaryToBCDConverterPreview** : เป็นส่วนที่รับค่า Input มาเป็น Clock, minus_con ที่รับค่ามาจาก minus และ data ที่รับค่ามาจาก o ของ **SignDetectorPreview** ซึ่งในวงจรนี้จะเป็นการแปลง data ที่เป็น STD_LOGIC_VECTOR N-bit เป็นจำนวน Integer ในแต่ละหลัก ซึ่งใน Component นี้จะแบ่งเป็น
- BCD_digit_1, BCD_digit_2 ที่เป็นการแปลง Integer เป็น STD_LOGIC_VECTOR ขนาด N-1 bit
 - เมื่อ minus_con = '1' จะทำให้ BCD_digit_3 = "1011" ซึ่งคือเครื่องหมายลบ (Segment g)
 - เมื่อ minus_con = '0' จะทำให้ BCD_digit_3 = "1010" ซึ่งคือการไม่แสดงผลใด ๆ บน 7-Segment หลักที่ 3




```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3  USE ieee.STD_LOGIC_ARITH.ALL;
4
5  ENTITY BinaryToBCDConverterPreviewA IS
6      GENERIC (
7          N : INTEGER := 5
8      );
9      PORT (
10         clk : IN STD_LOGIC;
11         minus_con : IN STD_LOGIC;
12         data : IN STD_LOGIC_VECTOR(N - 1 DOWNTO 0);
13         BCD_digit_1 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0);
14         BCD_digit_2 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0);
15         BCD_digit_3 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0)
16     );
17 END BinaryToBCDConverterPreviewA;
18
19 ARCHITECTURE Structural OF BinaryToBCDConverterPreviewA IS
20     SIGNAL signal_integer1 : INTEGER := 0;
21     SIGNAL signal_integer2 : INTEGER := 0;
22 BEGIN
23     PROCESS (clk)
24     BEGIN
25         IF rising_edge(clk) THEN
26             signal_integer1 <= conv_integer(unsigned(data)) MOD 10;
27             signal_integer2 <= (conv_integer(unsigned(data)) / 10) MOD 10;
28
29             BCD_digit_1 <= conv_std_logic_vector(signal_integer1, N - 1);
30             BCD_digit_2 <= conv_std_logic_vector(signal_integer2, N - 1);
31
32             IF (minus_con = '1') THEN -- if MSB is 1
33                 BCD_digit_3 <= "1011"; -- minus
34             ELSE
35                 BCD_digit_3 <= "1010"; -- none
36             END IF;
37         END IF;
38     END PROCESS;
39 END Structural;

```

5. **BinaryToBCDConverterPreviewOperator** : เป็นส่วนรับค่า Input เป็น data จาก operator_out ของ FSM และเป็น STD_LOGIC_VECTOR ขนาด 2-bit หน้าที่คือการเพิ่ม bit ให้กับค่า operator_out ที่มาจาก FSM และส่งค่าออกให้กับ BCDto7Segment เพื่อนำไปแสดงผลต่อไป



```
1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3
4  ENTITY BinaryToBCDConverterPreviewOperator IS
5      PORT (
6          clk : IN STD_LOGIC;
7          data : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
8          BCD_digit_1 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)
9      );
10 END BinaryToBCDConverterPreviewOperator;
11
12 ARCHITECTURE Structural OF BinaryToBCDConverterPreviewOperator IS
13     SIGNAL signal_integer : INTEGER := 0;
14 BEGIN
15     PROCESS (clk)
16     BEGIN
17         IF rising_edge(clk) THEN
18             BCD_digit_1 <= "00" & data;
19         END IF;
20     END PROCESS;
21 END Structural;
```

6. MUX18to3_Result : เป็นส่วนที่ควบคุมการเลือกแสดงค่าบน 7-Segment โดยขา control จะรับจากขา state_out ขนาด 2 bit ที่มาจาก FSM

เมื่อ control = 00 และ control = 01 จะแสดงค่า Preview ตาม **Select A and B state** (เฉพาะส่วนตัวเลข A) กับ **Select Operator state** และจะแสดงค่า Result ใน Finished state เมื่อ control = 10 ซึ่งจะแบ่งเป็นเงื่อนไขดังนี้

- Operation = "11" เป็นการกระทำฟังก์ชันการบวก $A + B$
- Operation = "10" เป็นการกระทำฟังก์ชันการลบ $A - B$
- Operation = "01" เป็นการกระทำฟังก์ชันการคูณ $A \times B$
- Operation = "00" เป็นการกระทำฟังก์ชันการหาร $A \div B$

และค่า Output จะออกเป็น BCD ขนาด N-2 bit จำนวน 3 หลัก เพื่อจะนำไปเชื่อมต่อกับ BCD to 7-Segment จำนวน 3 หลัก



7. MUX18to3_Remainder : เป็นส่วนที่ควบคุมการเลือกแสดงค่าบน 7-Segment โดยขา control จะรับจากขา state_out ขนาด 2 bit ที่มาจาก FSM


เมื่อ control = 00 และ control = 01 จะแสดงค่า Preview ตาม **Select A and B state** (เฉพาะส่วนตัวเลข B) กับ **Select Operator state** และจะแสดงค่า Result ใน Finished state เมื่อ control = 10 ซึ่งจะแบ่งเป็นเงื่อนไขดังนี้

- Operation = “11” เป็นการกระทำฟังก์ชันการบวก $A + B$ (ออกมาเป็นเครื่องหมาย - - -)
- Operation = “10” เป็นการกระทำฟังก์ชันการลบ $A - B$ (ออกมาเป็นเครื่องหมาย - - -)
- Operation = “01” เป็นการกระทำฟังก์ชันการคูณ $A \times B$ (ออกมาเป็นเครื่องหมาย - - -)
- Operation = “00” เป็นการกระทำฟังก์ชันการหาร $A \div B$

และค่า Output จะออกเป็น BCD ขนาด N-2 bit จำนวน 3 หลัก เพื่อจะนำไปเชื่อมต่อกับ BCD to 7-Segment จำนวน 3 หลัก สำหรับ ฟังก์ชันการบวก ลบ และคูณ จะแสดงค่า BCD ออกมาเป็นค่า ‘1011’ โดยเมื่อนำไปเชื่อมต่อกับ BCD to 7-Segment จำนวน 3 หลัก จะแสดงออกมาเป็น ‘---’




8. **BCDto7Segment** : เป็นส่วนที่แปลง BCD เป็น 7-Segment ที่เป็น STD_LOGIC_VECTOR ขนาด 7 bit โดยจะเลือกกรณีการป้อนสัญญาณ 7 Segment จาก BCD_i หากเป็นค่าเท่าไร ก็จะแสดงค่าออกมาเป็นเลขนั้น



```
1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3
4  ENTITY BCDto7Segment IS
5      GENERIC (N : INTEGER := 5); -- N is the number of bits of the input
6      PORT (
7          BCD_i : IN STD_LOGIC_VECTOR (N - 2 DOWNT0 0);
8          clk_i : IN STD_LOGIC;
9          seven_seg : OUT STD_LOGIC_VECTOR (6 DOWNT0 0)); -- gfedcba
10 END BCDto7Segment;
11
12 ARCHITECTURE data_process OF BCDto7Segment IS -- data_process is the name of the architecture
13 BEGIN
14     PROCESS (clk_i) -- sensitivity list
15     BEGIN
16         IF clk_i'event AND clk_i = '1' THEN
17             CASE BCD_i IS --gfedcba (This 7-segment is active low, common anode)
18                 WHEN "0000" => seven_seg <= "1000000"; --7-segment display number 0
19                 WHEN "0001" => seven_seg <= "1111001"; --7-segment display number 1
20                 WHEN "0010" => seven_seg <= "0100100"; --7-segment display number 2
21                 WHEN "0011" => seven_seg <= "0110000"; --7-segment display number 3
22                 WHEN "0100" => seven_seg <= "0011001"; --7-segment display number 4
23                 WHEN "0101" => seven_seg <= "0010010"; --7-segment display number 5
24                 WHEN "0110" => seven_seg <= "0000010"; --7-segment display number 6
25                 WHEN "0111" => seven_seg <= "1111000"; --7-segment display number 7
26                 WHEN "1000" => seven_seg <= "0000000"; --7-segment display number 8
27                 WHEN "1001" => seven_seg <= "0010000"; --7-segment display number 9
28
29                 WHEN "1011" => seven_seg <= "0111111"; --7-segment display minus
30
31                 WHEN "1100" => seven_seg <= "0000110"; --7-segment display E
32                 WHEN "1101" => seven_seg <= "0101111"; --7-segment display r
33
34                 WHEN OTHERS => seven_seg <= "1111111"; --7-segment display none
35             END CASE;
36         END IF;
37     END PROCESS;
38 END data_process;
```

9. **BinaryAdder และ BinarySubtractor** : เป็นส่วนที่รับค่า Input มาเป็น Clock, Enable และ A กับ B ขนาด N-bit จาก A out และ B out ที่เก็บค่าจากวงจร FSM โดยจะส่งค่าออกเป็น STD_LOGIC_VECTOR เป็นค่า sum ขนาด N-bit ที่ได้จากการคำนวณและ STD_LOGIC เป็นค่า V ซึ่งเป็นค่า overflow โดยจะส่งค่านี้ไปที่ BinaryToBCDConverter เพื่อประมวลผลการแสดงผลต่อไป หน้าที่ของวงจรนี้คือการบวกหรือลบจำนวน 2 จำนวนด้วยวงจร Binary adder and subtractor โดยหากเป็นการบวก กำหนดค่า m เป็น 0 และหากเป็นการลบ กำหนดค่า m เป็น 1




```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3  USE ieee.STD_LOGIC_ARITH.ALL;
4  USE ieee.STD_LOGIC_UNSIGNED.ALL;
5
6  ENTITY BinaryAdderAndSubtractor IS
7      GENERIC (N : INTEGER := 5);
8      PORT (
9          a, b : IN STD_LOGIC_VECTOR(N - 1 DOWNTO 0);
10         m, clock, enable : IN STD_LOGIC;
11         s : OUT STD_LOGIC_VECTOR(N - 1 DOWNTO 0);
12         c : OUT STD_LOGIC_VECTOR(N DOWNTO 1);
13         v : OUT STD_LOGIC
14     );
15 END BinaryAdderAndSubtractor;
16
17 ARCHITECTURE Structural OF BinaryAdderAndSubtractor IS
18     COMPONENT FullAdder IS
19         PORT (
20             x, y, z, clk, enable_fulladder : IN STD_LOGIC;
21             s, c : OUT STD_LOGIC
22         );
23     END COMPONENT;
24     SIGNAL c_internal : STD_LOGIC_VECTOR(1 TO N);
25 BEGIN
26     FA0 : FullAdder
27     PORT MAP(
28         x => a(0),
29         y => m XOR b(0),
30         z => m,
31         clk => clock,
32         enable_fulladder => enable,
33         s => s(0),
34         c => c_internal(1)
35     );
36
37     FA_gen : FOR i IN 1 TO N - 1 GENERATE
38         FA1 : FullAdder
39         PORT MAP(
40             x => a(i),
41             y => m XOR b(i),
42             z => c_internal(i),
43             clk => clock,
44             enable_fulladder => enable,
45             s => s(i),
46             c => c_internal(i + 1)
47         );
48     END GENERATE;
49
50     v <= c_internal(N) XOR c_internal(N - 1); -- Calculate overflow
51
52 END Structural;

```


10. **BinaryMultiplier** : เป็นส่วนที่รับค่า Input มาเป็น Clock, Enable, Reset และ A กับ B ขนาด N-bit จาก A out และ B out ที่เก็บค่าจากวงจร FSM โดยจะส่งค่าออกเป็น STD_LOGIC_VECTOR เป็นค่า result ขนาด $2*N$ -bit ที่ได้จากการคำนวณ โดยจะส่งค่านี้ไปที่ BinaryToBCDConverter เพื่อประมวลผลการแสดงผลต่อไป หน้าที่ของวงจรนี้คือการคูณจำนวน 2 จำนวน หากค่า A หรือ B ที่ได้มีค่าใดค่าหนึ่งมี MSB = 1 จะทำ 2 complement ก่อนที่จะเข้าสู่กระบวนการคูณ

```
1  LIBRARY IEEE;
2  USE IEEE.STD_LOGIC_1164.ALL;
3  USE IEEE.NUMERIC_STD.ALL;
4  USE IEEE.std_logic_unsigned.ALL;
5
6  ENTITY BinaryMultiplier IS
7    GENERIC (N : INTEGER := 5);
8    PORT (
9      clk : IN STD_LOGIC;
10     enable : IN STD_LOGIC;
11     reset : IN STD_LOGIC;
12     A, B : IN STD_LOGIC_VECTOR (N - 1 DOWNTO 0) := (OTHERS => '0');
13     R : OUT STD_LOGIC_VECTOR (2 * N - 1 DOWNTO 0) := (OTHERS => '0');
14     DONE : OUT STD_LOGIC := '0';
15   END BinaryMultiplier;
16
17   ARCHITECTURE Behavioral OF BinaryMultiplier IS
18     TYPE state_type IS (s0, s1, s2);
19     SIGNAL state : state_type := s0;
20     SIGNAL s_start : STD_LOGIC := '1';
21     SIGNAL normalised_data_A : STD_LOGIC_VECTOR (N - 1 DOWNTO 0) := (OTHERS => '0');
22     SIGNAL normalised_data_B : STD_LOGIC_VECTOR (N - 1 DOWNTO 0) := (OTHERS => '0');
23     SIGNAL data_A : STD_LOGIC_VECTOR (2 * N - 1 DOWNTO 0) := (OTHERS => '0');
24     SIGNAL data_B : STD_LOGIC_VECTOR (N - 1 DOWNTO 0) := (OTHERS => '0');
25     SIGNAL data_R : STD_LOGIC_VECTOR (2 * N - 1 DOWNTO 0) := (OTHERS => '0');
26     SIGNAL counter : INTEGER := 0;
27   BEGIN
28     PROCESS (clk, reset, enable)
29     BEGIN
30       IF reset = '1' THEN
31         -- toggle reset
32         state <= s0;
33         s_start <= '1';
34         DONE <= '0';
35         counter <= 0;
36         R <= (OTHERS => '0');
37         data_A <= (OTHERS => '0');
38         data_B <= (OTHERS => '0');
39         data_R <= (OTHERS => '0');
40       END IF;
41
42       -- detect a sign bit. If it's 1, do 2 complement.
43       IF A(N - 1) = '1' THEN
44         normalised_data_A <= NOT A + 1;
45       END IF;
46       IF B(N - 1) = '1' THEN
47         normalised_data_B <= NOT B + 1;
48       END IF;
49       IF A(N - 1) = '0' THEN
50         normalised_data_A <= A;
51       END IF;
52       IF B(N - 1) = '0' THEN
53         normalised_data_B <= B;
54       END IF;
55
56       -- FSM for BinaryMultiplier
57       CASE state IS
58         WHEN s0 =>
59           IF enable = '1' AND s_start = '1' THEN
60             data_A (N - 1 DOWNTO 0) <= normalised_data_A;
61             data_B <= normalised_data_B;
62             state <= s1;
63           ELSE
64             state <= s0;
65           END IF;
66         WHEN s1 =>
67           IF (counter <= N) THEN
68             state <= s1;
69             IF data_B(counter) = '1' THEN
70               data_R <= data_R + data_A;
71               data_A <= STD_LOGIC_VECTOR(shift_left(unsigned(data_A), 1));
72               R <= data_R;
73               counter <= counter + 1;
74             ELSE
75               data_A <= STD_LOGIC_VECTOR(shift_left(unsigned(data_A), 1));
76               R <= data_R;
77               counter <= counter + 1;
78             END IF;
79           ELSE
80             state <= s2;
81           END IF;
82         WHEN OTHERS =>
83           DONE <= '1';
84           --state <= s0;
85       END CASE;
86     END PROCESS;
87   END Behavioral;
```



11. **BinaryDivider** : เป็นส่วนที่รับค่า Input มาเป็น Clock, Enable, Reset และ A กับ B ขนาด N-bit จาก A out และ B out ที่เก็บค่าจากวงจร FSM โดยจะส่งค่าออกเป็น STD_LOGIC_VECTOR เป็นค่า Quotient ขนาด N-bit, STD_LOGIC_VECTOR เป็นค่า Remainder ขนาด 2*N-bit, STD_LOGIC เป็นค่า MINUS_QUOTIENT และ STD_LOGIC เป็นค่า MINUS_REMAINDER ที่ได้จากการคำนวณ โดยการแสดงค่าผลการหารว่าจะกำหนดให้เป็นบวกหรือเป็นลบก็จะแตกต่างกันตามค่า MINUS_QUOTIENT และ MINUS_REMAINDER ซึ่งถูกกำหนดโดย Sign bit ของ Input (แทนบวกเป็น 0 แทนลบเป็น 1) เช่น

- หาก A เป็น + และ B เป็น + ให้กำหนดค่า MINUS_QUOTIENT เป็น 0 และ MINUS_REMAINDER เป็น 0
- หาก A เป็น - และ B เป็น + ให้กำหนดค่า MINUS_QUOTIENT เป็น 1 และ MINUS_REMAINDER เป็น 0
- หาก A เป็น + และ B เป็น - ให้กำหนดค่า MINUS_QUOTIENT เป็น 1 และ MINUS_REMAINDER เป็น 1
- หาก A เป็น - และ B เป็น - ให้กำหนดค่า MINUS_QUOTIENT เป็น 0 และ MINUS_REMAINDER เป็น 1



```


1  LIBRARY IEEE;
2  USE IEEE.STD_LOGIC_1164.ALL;
3  USE IEEE.NUMERIC_STD.ALL;
4  USE IEEE.std_logic_unsigned.ALL;
5
6  ENTITY BinaryDivider IS
7  GENERIC (N : INTEGER := 5);
8  PORT (
9      clk : IN STD_LOGIC;
10     enable : IN STD_LOGIC;
11     reset : IN STD_LOGIC;
12     Divident, Divisor : IN STD_LOGIC_VECTOR (N - 1 DOWNTO 0) := (OTHERS => '0');
13     Quotient : OUT STD_LOGIC_VECTOR (N - 1 DOWNTO 0) := (OTHERS => '0');
14     Remainder : OUT STD_LOGIC_VECTOR (2 * N - 1 DOWNTO 0) := (OTHERS => '0');
15     MINUS_QUOTIENT : OUT STD_LOGIC;
16     MINUS_REMAINDER : OUT STD_LOGIC;
17     ERR : OUT STD_LOGIC;
18     DONE : OUT STD_LOGIC := '0';
19 END BinaryDivider;
20
21 ARCHITECTURE Behavioral OF BinaryDivider IS
22     TYPE state_type IS (s0, s1, s2);
23     SIGNAL state : state_type := s0;
24     SIGNAL s_start : STD_LOGIC := '1';
25     SIGNAL normalised_data_Divident : STD_LOGIC_VECTOR (N - 1 DOWNTO 0) := (OTHERS => '0');
26     SIGNAL normalised_data_Divisor : STD_LOGIC_VECTOR (N - 1 DOWNTO 0) := (OTHERS => '0');
27     SIGNAL data_Divisor : STD_LOGIC_VECTOR (2 * N - 1 DOWNTO 0) := (OTHERS => '0');
28     SIGNAL data_Quotient : STD_LOGIC_VECTOR (N - 1 DOWNTO 0) := (OTHERS => '0');
29     SIGNAL data_Remainer : STD_LOGIC_VECTOR (2 * N - 1 DOWNTO 0) := (OTHERS => '0');
30     SIGNAL counter : INTEGER := 0;
31 BEGIN
32
33     PROCESS (clk, reset, enable)
34     BEGIN
35         IF Divisor = "00000" THEN
36             ERR <= '1';
37         ELSE
38             ERR <= '0';
39             IF reset = '1' THEN
40                 -- toggle reset
41                 state <= s0;
42                 s_start <= '1';
43                 counter <= 0;
44                 DONE <= '0';
45                 Quotient <= (OTHERS => '0');
46                 Remainder <= (OTHERS => '0');
47                 data_Divisor <= (OTHERS => '0');
48                 data_Quotient <= (OTHERS => '0');
49                 data_Remainer <= (OTHERS => '0');
50             ELSIF rising_edge(clk) THEN
51
52                 -- detect a sign bit. If it's 1, do 2 compliment.
53                 IF Divident(N - 1) = '1' THEN
54                     normalised_data_Divident <= NOT Divident + 1;
55                 END IF;
56                 IF Divisor(N - 1) = '1' THEN
57                     normalised_data_Divisor <= NOT Divisor + 1;
58                 END IF;
59                 IF Divident(N - 1) = '0' THEN
60                     normalised_data_Divident <= Divident;
61                 END IF;
62                 IF Divisor(N - 1) = '0' THEN
63                     normalised_data_Divisor <= Divisor;
64                 END IF;
65
66                 -- FSM for BinaryDivider
67                 CASE state IS
68                     WHEN s0 =>
69                         IF enable = '1' AND s_start = '1' THEN
70                             data_Divisor <= STD_LOGIC_VECTOR(normalised_data_Divisor) & STD_LOGIC_VECTOR(to_unsigned(0, N));
71                             data_Remainer <= STD_LOGIC_VECTOR(to_unsigned(0, N)) & STD_LOGIC_VECTOR(normalised_data_Divident);
72                             state <= s1;
73                         ELSE
74                             state <= s0;
75                             DONE <= '0';
76                         END IF;
77
78                     WHEN s1 =>
79                         IF (counter <= N) THEN
80                             state <= s1;
81                             IF data_Remainer < data_Divisor THEN
82                                 data_Divisor <= STD_LOGIC_VECTOR(shift_right(unsigned(data_Divisor), 1));
83                                 data_Quotient <= STD_LOGIC_VECTOR(shift_left(unsigned(data_Quotient), 1));
84                                 counter <= counter + 1;
85                             ELSIF data_Remainer >= data_Divisor THEN
86                                 data_Remainer <= STD_LOGIC_VECTOR(unsigned(data_Remainer) - unsigned(data_Divisor));
87                                 data_Divisor <= STD_LOGIC_VECTOR(shift_right(unsigned(data_Divisor), 1));
88                                 data_Quotient <= STD_LOGIC_VECTOR(data_Quotient(N - 2 DOWNTO 0) & "1");
89                                 counter <= counter + 1;
90                             END IF;
91                         ELSE
92                             IF Divident(N - 1) = '0' AND Divisor(N - 1) = '0' THEN
93                                 Quotient <= data_Quotient;
94                                 Remainder <= data_Remainer;
95                                 MINUS_QUOTIENT <= '0';
96                                 MINUS_REMAINDER <= '0';
97                             ELSIF Divident(N - 1) = '1' AND Divisor(N - 1) = '0' THEN
98                                 Quotient <= data_Quotient;
99                                 Remainder <= data_Remainer;
100                                MINUS_QUOTIENT <= '1';
101                                MINUS_REMAINDER <= '0';
102                            ELSIF Divident(N - 1) = '0' AND Divisor(N - 1) = '1' THEN
103                                Quotient <= data_Quotient;
104                                Remainder <= data_Remainer;
105                                MINUS_QUOTIENT <= '1';
106                                MINUS_REMAINDER <= '0';
107                            ELSIF Divident(N - 1) = '1' AND Divisor(N - 1) = '1' THEN
108                                Quotient <= data_Quotient;
109                                Remainder <= data_Remainer;
110                                MINUS_QUOTIENT <= '0';
111                                MINUS_REMAINDER <= '1';
112                            END IF;
113                            state <= s2;
114                        END IF;
115                    WHEN OTHERS =>
116                        DONE <= '1';
117                END CASE;
118            END IF;
119        END IF;
120    END PROCESS;
121 END Behavioral;

```

12. SignDetectorAdder และ SignDetectorSubtractor : เป็นส่วนที่รับค่ามาจากขา s ของ BinaryAdder กับ BinarySubtractor ซึ่งต่อเข้ากับขา s_detector ซึ่งทั้งคู่เป็น STD_LOGIC_VECTOR ขนาด N-bit และเลือก Output ตาม Sign bit

- พบ MSB เป็น 0 ให้ Output o เป็นค่าเดิมที่รับมาจาก s_detector
- พบ MSB เป็น 1 ให้ Output o เป็นค่าของ s_detector ที่ผ่านการทำ 2's complement

9





```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3  USE ieee.std_logic_signed.ALL;
4
5  ENTITY SignDetector IS
6      GENERIC (N : INTEGER := 5);
7      PORT (
8          s_detector : IN STD_LOGIC_VECTOR(N - 1 DOWNTO 0);
9          clk : IN STD_LOGIC;
10         minus : OUT STD_LOGIC;
11         o : OUT STD_LOGIC_VECTOR(N - 1 DOWNTO 0));
12 END SignDetector;
13
14 ARCHITECTURE Structural OF SignDetector IS
15     SIGNAL complemented : STD_LOGIC_VECTOR(N - 1 DOWNTO 0);
16     SIGNAL plusone : STD_LOGIC_VECTOR(N - 1 DOWNTO 0) := (0 => '1', OTHERS => '0');
17
18 BEGIN
19     -- Add 1 to the input
20     adder : ENTITY work.BinaryAdderAndSubtractor(Structural) -- Add 1 to the input
21     PORT MAP(
22         a => NOT s_detector,
23         b => plusone,
24         m => '0',
25         clock => clk,
26         enable => '1',
27         s => complemented -- complemented is the output of the adders
28     );
29
30     minus <= s_detector(N - 1);
31
32     WITH s_detector(N - 1) SELECT -- Detect MSB
33     o <= s_detector WHEN '0', -- If MSB is 0, output is s_detector
34         complemented WHEN OTHERS; -- If MSB is 1, output is complemented
35
36 END Structural;

```

13. **BinaryToBCDConverterAdder** และ **BinaryToBCDConverterSubtractor** : เป็นส่วนที่รับค่า Input มาเป็น Clock, minus_con ที่รับค่ามาจาก minus และ data ที่รับค่ามาจาก o ของ SignDetector_Adder และ SignDetector_Subtractor และมีขา Input V ที่เป็นขาสำหรับรับค่า Overflow จาก Sign Detector ของ Adder และ Subtractor โดยในวงจรนี้จะเป็นการแปลง data ที่เป็น STD_LOGIC_VECTOR N-bit เป็นจำนวน Integer ในแต่ละหลัก ซึ่งใน Component นี้จะแบ่งเป็น
- BCD_digit_1, BCD_digit_2 ที่เป็นการแปลง Integer เป็น STD_LOGIC_VECTOR ขนาด N-1 bit
 - เมื่อ minus_con = '1' จะทำให้ BCD_digit_3 = "1011" ซึ่งคือเครื่องหมายลบ (Segment g)
 - เมื่อ minus_con = '0' จะทำให้ BCD_digit_3 = "1010" ซึ่งคือการไม่แสดงผลใด ๆ บน 7-Segment หลักที่ 3



```


1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3  USE ieee.STD_LOGIC_ARITH.ALL;
4
5  ENTITY BinaryToBCDConverterADD IS
6      GENERIC (
7          N : INTEGER := 5
8      );
9      PORT (
10         clk : IN STD_LOGIC;
11         v : IN STD_LOGIC;
12         minus_con : IN STD_LOGIC;
13         data : IN STD_LOGIC_VECTOR(N - 1 DOWNTO 0);
14         BCD_digit_1 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0);
15         BCD_digit_2 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0);
16         BCD_digit_3 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0)
17     );
18 END BinaryToBCDConverterADD;
19
20 ARCHITECTURE Structural OF BinaryToBCDConverterADD IS
21     SIGNAL signal_integer1 : INTEGER := 0;
22     SIGNAL signal_integer2 : INTEGER := 0;
23 BEGIN
24     PROCESS (clk)
25     BEGIN
26         IF rising_edge(clk) THEN
27             IF v = '1' THEN
28                 BCD_digit_1 <= "1101";
29                 BCD_digit_2 <= "1101";
30                 BCD_digit_3 <= "1100";
31             ELSE
32                 signal_integer1 <= conv_integer(unsigned(data)) MOD 10;
33                 signal_integer2 <= (conv_integer(unsigned(data)) / 10) MOD 10;
34
35                 BCD_digit_1 <= conv_std_logic_vector(signal_integer1, N - 1);
36                 BCD_digit_2 <= conv_std_logic_vector(signal_integer2, N - 1);
37
38                 IF (minus_con = '1') THEN -- if MSB is 1
39                     BCD_digit_3 <= "1011"; -- minus
40                 ELSE
41                     BCD_digit_3 <= "1010"; -- none
42                 END IF;
43             END IF;
44         END IF;
45     END PROCESS;
46 END Structural;

```

14. **BinaryToBCDConverterMultiplier** : เป็นส่วนที่รับค่า Input มาเป็น Clock, minus_con ที่รับค่ามาจาก minus และ data ที่รับค่ามาจาก o ของ SignDetector_Multiplier ซึ่งในวงจรนี้จะเป็นการแปลง data ที่เป็น STD_LOGIC_VECTOR N-bit เป็นจำนวน Integer ในแต่ละหลัก ซึ่งใน Component นี้จะแบ่งเป็น

- BCD_digit_1, BCD_digit_2 ที่เป็นการแปลง Integer เป็น STD_LOGIC_VECTOR ขนาด N-1 bit
- เมื่อ minus_con = '1' จะทำให้ BCD_digit_3 = "1011" ซึ่งคือเครื่องหมายลบ (Segment g)
- เมื่อ minus_con = '0' จะทำให้ BCD_digit_3 = "1010" ซึ่งคือการไม่แสดงผลใด ๆ บน 7-Segment หลักที่ 3

BinaryToBCDConverterMUL:BinaryToBCDConverter_Multiplier




```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3  USE ieee.STD_LOGIC_ARITH.ALL;
4
5  ENTITY BinaryToBCDConverterMUL IS
6      GENERIC (
7          N : INTEGER := 5
8      );
9      PORT (
10         clk : IN STD_LOGIC;
11         minus_con : IN STD_LOGIC;
12         data : IN STD_LOGIC_VECTOR(2 * N - 1 DOWNTO 0);
13         rst : IN STD_LOGIC;
14         BCD_digit_1 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0);
15         BCD_digit_2 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0);
16         BCD_digit_3 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0)
17     );
18 END BinaryToBCDConverterMUL;
19
20 ARCHITECTURE Structural OF BinaryToBCDConverterMUL IS
21     SIGNAL signal_integer1 : INTEGER := 0;
22     SIGNAL signal_integer2 : INTEGER := 0;
23 BEGIN
24     PROCESS (clk)
25     BEGIN
26         IF rising_edge(clk) THEN
27             IF (unsigned(data) > 99) THEN
28                 BCD_digit_1 <= "1101";
29                 BCD_digit_2 <= "1101";
30                 BCD_digit_3 <= "1100";
31             ELSE
32                 signal_integer1 <= conv_integer(unsigned(data)) MOD 10;
33                 signal_integer2 <= (conv_integer(unsigned(data)) / 10) MOD 10;
34
35                 BCD_digit_1 <= conv_std_logic_vector(signal_integer1, N - 1);
36                 BCD_digit_2 <= conv_std_logic_vector(signal_integer2, N - 1);
37
38                 IF (minus_con = '1') THEN -- if MSB is 1
39                     BCD_digit_3 <= "1011"; -- minus
40                 ELSE
41                     BCD_digit_3 <= "1010"; -- none
42                 END IF;
43             END IF;
44         END IF;
45     END PROCESS;
46 END Structural;

```

15. **BinaryToBCDConverterDivider** : เป็นส่วนที่รับค่า Input มาเป็น Clock, data_err, data_q, data_r, minus_q และ minus_r โดย data_err รับค่ามาจาก output ERR ของ BinaryDivider, data_q รับค่ามาจาก Output Quotient ของ BinaryDivider, data_r รับค่ามาจาก Output Remainder ของ BinaryDivider, minus_q รับค่ามาจาก Output MINUS_QUOTIENT ของ BinaryDivider และ minus_r รับค่ามาจาก Output MINUS_REMAINDER ของ BinaryDivider ซึ่งในวงจรนี้จะเป็นการแปลง data ที่เป็น STD_LOGIC_VECTOR N-bit เป็นจำนวน Integer ในแต่ละหลัก ซึ่งใน Component นี้จะแบ่งเป็น
- BCD_digit_1, BCD_digit_2 ที่เป็นการแปลงค่าจาก data_q และ data_r เป็น STD_LOGIC_VECTOR ขนาด N-1 bit
 - BCD_digit_4, BCD_digit_5 ที่เป็นการแปลงค่าจาก minus_q และ minus_r เป็น STD_LOGIC_VECTOR ขนาด N-1 bit
 - เมื่อ minus_con = '1' จะทำให้ BCD_digit_3 = "1011" ซึ่งคือเครื่องหมายลบ (Segment g)
 - เมื่อ minus_con = '0' จะทำให้ BCD_digit_3 = "1010" ซึ่งคือการไม่แสดงผลใด ๆ บน 7-Segment หลักที่ 3
 - เมื่อ minus_con = '1' จะทำให้ BCD_digit_6 = "1011" ซึ่งคือเครื่องหมายลบ (Segment g)
 - เมื่อ minus_con = '0' จะทำให้ BCD_digit_6 = "1010" ซึ่งคือการไม่แสดงผลใด ๆ บน 7-Segment หลักที่ 6



```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3  USE ieee.STD_LOGIC_ARITH.ALL;
4
5  ENTITY BinaryToBCDConverterDIV IS
6      GENERIC (
7          N : INTEGER := 5
8      );
9      PORT (
10         clk : IN STD_LOGIC;
11         minus_q : IN STD_LOGIC;
12         minus_r : IN STD_LOGIC;
13         data_err : IN STD_LOGIC;
14         data_q : IN STD_LOGIC_VECTOR(N - 1 DOWNTO 0);
15         data_r : IN STD_LOGIC_VECTOR(2 * N - 1 DOWNTO 0);
16         BCD_digit_1 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0);
17         BCD_digit_2 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0);
18         BCD_digit_3 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0);
19         BCD_digit_4 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0);
20         BCD_digit_5 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0);
21         BCD_digit_6 : OUT STD_LOGIC_VECTOR(N - 2 DOWNTO 0)
22     );
23 END BinaryToBCDConverterDIV;
24
25 ARCHITECTURE Structural OF BinaryToBCDConverterDIV IS
26     -- signal integer quotient
27     SIGNAL signal_integer1 : INTEGER := 0;
28     SIGNAL signal_integer2 : INTEGER := 0;
29     -- signal integer remainder
30     SIGNAL signal_integer3 : INTEGER := 0;
31     SIGNAL signal_integer4 : INTEGER := 0;
32 BEGIN
33     PROCESS (clk)
34     BEGIN
35         IF rising_edge(clk) THEN
36             --IF (unsigned(data_q) > 11111) THEN -- ERR overflow
37                 -- BCD_digit_1 <= "1101"; -- R
38                 -- BCD_digit_2 <= "1101"; -- R
39                 -- BCD_digit_3 <= "1100"; -- E
40                 -- BCD_digit_4 <= "1101"; -- R
41                 -- BCD_digit_5 <= "1101"; -- R
42                 -- BCD_digit_6 <= "1100"; -- E
43             -- ELSIF (unsigned(data_r) > 0001100011) THEN -- ERR overflow
44                 -- BCD_digit_1 <= "1101"; -- R
45                 -- BCD_digit_2 <= "1101"; -- R
46                 -- BCD_digit_3 <= "1100"; -- E
47                 -- BCD_digit_4 <= "1101"; -- R
48                 -- BCD_digit_5 <= "1101"; -- R
49                 -- BCD_digit_6 <= "1100"; -- E
50             IF (data_err = '1') THEN -- ERR div by zero
51                 BCD_digit_1 <= "1101"; -- R
52                 BCD_digit_2 <= "1101"; -- R
53                 BCD_digit_3 <= "1100"; -- E
54                 BCD_digit_4 <= "0000"; -- 0
55                 BCD_digit_5 <= "0000"; -- 0
56                 BCD_digit_6 <= "0000"; -- 0
57             ELSE -- normal mod and div operations
58                 signal_integer1 <= conv_integer(unsigned(data_q)) MOD 10;
59                 signal_integer2 <= (conv_integer(unsigned(data_q)) / 10) MOD 10;
60                 signal_integer3 <= conv_integer(unsigned(data_r)) MOD 10;
61                 signal_integer4 <= (conv_integer(unsigned(data_r)) / 10) MOD 10;
62
63                 BCD_digit_1 <= conv_std_logic_vector(signal_integer1, N - 1);
64                 BCD_digit_2 <= conv_std_logic_vector(signal_integer2, N - 1);
65                 BCD_digit_4 <= conv_std_logic_vector(signal_integer3, N - 1);
66                 BCD_digit_5 <= conv_std_logic_vector(signal_integer4, N - 1);
67
68                 IF (minus_q = '1') and (minus_r = '0') THEN
69                     BCD_digit_3 <= "1011";
70                     BCD_digit_6 <= "1111";
71                 ELSIF (minus_q = '0') and (minus_r = '1') THEN
72                     BCD_digit_3 <= "1111";
73                     BCD_digit_6 <= "1011";
74                 ELSIF (minus_q = '1') and (minus_r = '1') THEN
75                     BCD_digit_3 <= "1011";
76                     BCD_digit_6 <= "1011";
77                 ELSE
78                     BCD_digit_3 <= "1111";
79                     BCD_digit_6 <= "1111";
80                 END IF;
81             END IF;
82         END IF;
83     END PROCESS;
84 END Structural;
85

```